JP6085433B2 - 描画装置、露光描画装置、プログラム及び描画方法 - Google Patents

描画装置、露光描画装置、プログラム及び描画方法 Download PDF

Info

Publication number
JP6085433B2
JP6085433B2 JP2012179935A JP2012179935A JP6085433B2 JP 6085433 B2 JP6085433 B2 JP 6085433B2 JP 2012179935 A JP2012179935 A JP 2012179935A JP 2012179935 A JP2012179935 A JP 2012179935A JP 6085433 B2 JP6085433 B2 JP 6085433B2
Authority
JP
Japan
Prior art keywords
substrate
exposed
pattern
coordinate data
deviation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012179935A
Other languages
English (en)
Other versions
JP2014038175A (ja
Inventor
浩明 菊池
浩明 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adtec Engineering Co Ltd
Original Assignee
Adtec Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adtec Engineering Co Ltd filed Critical Adtec Engineering Co Ltd
Priority to JP2012179935A priority Critical patent/JP6085433B2/ja
Priority to KR1020157003800A priority patent/KR102094728B1/ko
Priority to CN201380042910.XA priority patent/CN104583873B/zh
Priority to PCT/JP2013/062291 priority patent/WO2014027483A1/ja
Priority to TW102117818A priority patent/TWI620999B/zh
Publication of JP2014038175A publication Critical patent/JP2014038175A/ja
Application granted granted Critical
Publication of JP6085433B2 publication Critical patent/JP6085433B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/166Alignment or registration; Control of registration
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components

Description

本発明は、描画装置、露光描画装置、プログラム及び描画方法に係り、特に、基板に対して描画パターンを描画する描画装置、基板に対して描画パターンを露光により描画する露光描画装置、上記描画装置により実行されるプログラム、及び、基板に対して描画パターンを描画する描画方法に関する。
従来、ガラス布に対して含浸処理を行い乾燥させたプリプレグや、剛性機能の優れた金属板などをコア基板とし、これらのコア基板上に樹脂層と配線層とを多層に積み重ねた多層配線構造を有する多層配線基板が知られている。また、近年、この多層配線基板に対して薄型化及び省スペース化が要求されていることから、コア層を有さない薄型の多層配線基板が提案されている。
これらの多層配線基板では、化学処理によって基板が反ってしまったり、強度不足により基板が変形してしまったりすることにより、各層に描画される回路パターン(配線パターン)の層間の位置合わせが困難になる場合がある。それにも関わらず、回路パターンの高密度化によって回路パターンにおけるランド径及び穴径が微細化されているため、高精度な層間の位置合わせが要求されている。
この要求を満たすために、基板の反り及び変形によって発生する基板の歪みに応じて回路パターンを変形させた上で基板に描画する技術が提案されてきた。この技術によると、層間の位置合わせの精度は向上するが、層を重ねるごとに歪みが蓄積するため、上位層に描画される回路パターンの形状が設計上の回路パターンの形状から乖離し、基板上への電子部品の実装が困難になることが懸念される。
また、回路パターンを示す画像を複数の領域に分割し、分割領域毎に基板の歪みに応じて上記画像を回転移動させる技術も提案されている。この技術によると、各分割領域において、設計上の回路パターンの形状と実際に描画される回路パターンの形状とのずれ量が低減される。しかし、この技術では、画像を複数の領域に分割するため、画像処理が複雑になるという課題、及び回路パターンを層間で接続するための位置決め孔を各分割領域に対して形成する機構が必要となるという課題があった。
これらの課題を解決するための技術として、特許文献1及び特許文献2には、画像処理が複雑になることなく、描画される回路パターンの設計上の回路パターンからのずれを抑制することができる描画装置が開示されている。
すなわち、上記特許文献1の描画装置は、基板の変形情報を予め取得しておき、当該変形情報に基づいて、変形後の基板に記録された回路パターンがラスターデータによって示される回路パターンと同一形状となるように当該ラスターデータを変換する。そして、変換されたラスターデータに基づいて変形前の基板に回路パターンを記録する。
また、上記特許文献2の描画装置は、描画対象とする対象領域を規定する位置座標と、上記対象領域に設けられた基準点の位置とを有する描画データを用いて、基板の位置座標の変位態様に基づいて基準点の位置を補正する。そして、補正した基準点の位置に基づいて上記対象領域の形状を維持したまま上記対象領域内の各座標を補正する。
特開2005−157326号公報 特開2011−95742号公報
ここで、多層配線基板の各層に回路パターンを描画する際、描画対象の層の上位側と下位側とに各々回路パターンの層が設けられる場合がある。この場合に、基板の歪みに応じた回路パターンの変形を行うと、上位側または下位側において実装用のパッドのピッチが電子部品の電極のピッチからずれ、最終的に基板上への電子部品の実装が困難になってしまう可能性があるという課題があった。また、基板に描画された回路パターン上に回路を保護するためのソルダーレジストパターンを描画する際、基板の歪みに応じてソルダーレジストパターンの変形を行うと同様の課題が発生する。
しかしながら、特許文献1に開示されている技術では、予め把握した変形状態に基づいて回路パターンを変形させるため、既に下位側の層に回路パターンが設けられている場合には下位側における層間の配線を接続させるための位置合わせの精度が悪化する。その場合には、基板上への電子部品の実装が困難になってしまう可能性がある。
また、特許文献2に開示されている技術では、各対象領域の大きさが補正前の対象領域の大きさから変化することに伴って、実装用のパッドのピッチが設定上の数値から大きく変化する可能性がある。この場合にも、基板上への電子部品の実装が困難になってしまう。
本発明は上記課題に鑑みてなされたものであり、基板の歪みに応じて描画パターンを変形させた場合でも電子部品を基板上へ高精度で実装することができる描画装置、露光描画装置、プログラム及び描画方法を提供することを目的とする。
上記目的を達成するために、本発明に係る描画装置は、被露光基板の対象領域の4隅に設けられた複数の基準マークの設計上の位置である第1の位置を示す座標データ、前記第1の位置を基準として定められた前記被露光基板に描画する描画パターンを示す座標データ、及び前記複数の基準マークの各々の実際の位置である第2の位置を示す座標データを取得する取得手段と、前記複数の基準マークの各々毎に、前記第1の位置と前記第2の位置とのずれに基づくオフセット量、伸縮倍率、及び回転量を用いて、前記被露光基板の歪みに応じて前記描画パターンを補正するためのずれ補正量を導出する導出手段と、前記導出手段で導出されたずれ補正量の各々を予め定められた割合で低減する低減手段と、前記第2の位置を示す座標データを基準として前記被露光基板に前記描画パターンを描画する場合、前記低減手段で低減されたずれ補正量に基づいて前記描画パターンを示す座標データを補正する補正手段と、を備えている。
本発明に係る描画装置によれば、取得手段により、被露光基板の対象領域の4隅に設けられた複数の基準マークの設計上の位置である第1の位置を示す座標データ、前記第1の位置を基準として定められた前記被露光基板に描画する描画パターンを示す座標データ、及び前記複数の基準マークの各々の実際の位置である第2の位置を示す座標データが取得され、導出手段により、前記複数の基準マークの各々毎に、前記第1の位置と前記第2の位置とのずれに基づくオフセット量、伸縮倍率、及び回転量を用いて、前記被露光基板の歪みに応じて前記描画パターンを補正するためのずれ補正量が導出される。
ここで、本発明に係る描画装置では、低減手段により、前記導出手段で導出されたずれ補正量の各々が予め定められた割合で低減される。
また、本発明に係る描画装置では、補正手段により、前記第2の位置を示す座標データを基準として前記被露光基板に前記描画パターンを描画する場合、前記低減手段で低減されたずれ補正量に基づいて前記描画パターンを示す座標データが補正される。
すなわち、本発明に係る描画装置は、描画する描画パターンを示す座標データを被露光基板の歪みに応じて補正する場合、被露光基板の歪みによるずれ補正量を低減させた上で、当該ずれ補正量に基づいて描画パターンを示す座標データを補正する。本発明に係る描画装置は、このようにして被露光基板の歪みによる基準マークのずれに対する位置合わせ(変形)の度合いを低減させる。
このように、本発明に係る描画装置によれば、被露光基板の歪みによる基準マークのずれに対する位置合わせの度合いを低減させ形状性を向上させているので、本発明を適用しない場合と比較して、基板の歪みに応じて描画パターンを変形させた場合でも電子部品を基板上へ高精度で実装することができる。さらに、本発明を多層配線基板への描画パターンの形成に適用することで、層を重ねる毎に徐々に形状性が保たれた描画パターンに補正され、最終的に、より精度の高い部品実装を実現することができる。
なお、本発明に係る描画装置は、前記低減手段が、前記ずれ補正量に1未満の値を乗算すること、前記ずれ補正量を1を超える値で除算すること、及び前記ずれ補正量から予め定められた量を減算することのうちの少なくとも1つを行うことにより、前記導出されたずれ補正量の各々を予め定められた割合で低減するようにしても良い。これにより、位置合わせの度合いは悪くなるが、パターン変形を軽減することができる。
また、本発明に係る描画装置は、前記描画パターンが、電子配線を示す回路パターンであり、前記割合が、前記描画パターンにおけるランドの内部に導通ビアが収まるように定められた割合であるようにしても良い。これらにより、製品不良の原因となるランド欠け(導通ビアのランド外へのはみ出し)を防止することができる。
また、本発明に係る描画装置は、前記描画パターンが、ソルダーレジスト層の部品実装用の開口穴を示すソルダーレジストパターンであり、前記割合が、前記開口穴が部品と接合するための導体パッドの内部に納まるように定められた割合であるようにしても良い。これにより、製品不良となる導体パッドと開口穴とのずれを防止ことができる。
また、本発明に係る描画装置は、前記導出手段が、前記被露光基板の平行移動によるずれ、回転によるずれ、及び伸縮によるずれの少なくとも1つを差し引いたずれ量から前記ずれ補正量を導出するようにしても良い。これにより、被露光基板の歪みによるずれ量をより正確に導出することができる。
また、本発明に係る描画装置は、前記描画パターンが、前記被露光基板における複数の領域の各々に描画され、前記基準マークが、前記描画パターンが描画される前記複数の領域の各々毎に設けられ、前記低減手段が、前記複数の領域の各々毎に前記ずれ補正量の各々を低減するようにしても良い。これにより、機能としての複雑度は増すものの、歪みに対してロバストとなり、より高精度で電子部品を基板上へ実装することができる。
また、本発明に係る描画装置は、前記導出手段で導出されたずれ補正量の各々を低減させるための調整パラメータの入力を受け付ける受付手段をさらに備え、前記低減手段が、前記受付手段で受け付けられた調整パラメータを基に前記割合を算出するようにしても良い。これにより、ユーザによっての利便性をより向上させることができる。
また、本発明に係る描画装置は、前記導出手段が、前記被露光基板に描画パターンを複数積層させて描画する場合で、かつ前記被露光基板の最上位の層に描画パターンを描画する場合、前記ずれ補正量を0とするようにしても良い。これにより、より確実に電子部品を基板上へ実装することができる。
一方、上記目的を達成するために、本発明に係る露光描画装置は、本発明に係る描画装置と、前記描画装置の前記補正手段で補正された座標データに基づいて前記被露光基板に前記描画パターンを露光して描画する露光手段と、を備えている。
従って、本発明に係る露光描画装置によれば、本発明に係る描画装置と同様に作用するので、当該描画装置と同様に、基板の歪みに応じて描画パターンを変形させた場合でも電子部品を基板上へ高精度で実装することができる。
また、上記目的を達成するために、本発明に係るプログラムは、コンピュータを、被露光基板の対象領域の4隅に設けられた複数の基準マークの設計上の第1の位置を示す座標データ、前記第1の位置を基準として定められた前記被露光基板に描画する描画パターンを示す座標データ、及び前記複数の基準マークの各々の実際の第2の位置を示す座標データを取得する取得手段と、前記複数の基準マークの各々毎に、前記第1の位置と前記第2の位置とのずれに基づくオフセット量、伸縮倍率、及び回転量を用いて、前記被露光基板の歪みに応じて前記描画パターンを補正するためのずれ補正量を導出する導出手段と、前記導出手段で導出されたずれ補正量の各々を予め定められた割合で低減する低減手段と、前記第2の位置を示す座標データを基準として前記被露光基板に前記描画パターンを描画する場合、前記低減手段で低減されたずれ補正量に基づいて前記描画パターンを示す座標データを補正する補正手段と、として機能させる。
従って、本発明に係るプログラムによれば、コンピュータを本発明に係る描画装置と同様に作用させることができるので、当該描画装置と同様に、基板の歪みに応じて描画パターンを変形させた場合でも電子部品を基板上へ高精度で実装することができる。
さらに、上記目的を達成するために、本発明に係る描画方法は、被露光基板の対象領域の4隅に設けられた複数の基準マークの設計上の第1の位置を示す座標データ、前記第1の位置を基準として定められた前記被露光基板に描画する描画パターンを示す座標データ、及び前記複数の基準マークの各々の実際の第2の位置を示す座標データを取得する取得ステップと、前記複数の基準マークの各々毎に、前記第1の位置と前記第2の位置とのずれに基づくオフセット量、伸縮倍率、及び回転量を用いて、前記被露光基板の歪みに応じて前記描画パターンを補正するためのずれ補正量を導出する導出ステップと、前記導出ステップで導出されたずれ補正量の各々を予め定められた割合で低減する低減ステップと、前記第2の位置を示す座標データを基準として前記被露光基板に前記描画パターンを描画する場合、前記低減ステップで低減されたずれ補正量に基づいて前記描画パターンを示す座標データを補正する補正ステップと、を備えている。
従って、本発明に係る描画方法によれば、本発明に係る描画装置と同様に作用するので、当該描画装置と同様に、基板の歪みに応じて描画パターンを変形させた場合でも電子部品を基板上へ高精度で実装することができる。
本発明によれば、基板の歪みに応じて描画パターンを変形させた場合でも電子部品を基板上へ高精度で実装することができる、という効果を奏する。
実施形態に係る露光描画装置の外観を示す斜視図である。 実施形態に係る露光描画装置の主要部の構成を示す斜視図である。 実施形態に係る露光描画装置の露光ヘッドの構成を示す斜視図である。 実施形態に係る露光描画装置において被露光基板に形成される露光済み領域を示す平面図である。 実施形態に係る露光描画装置の電気系の構成を示すブロック図である。 実施形態に係る露光描画装置における露光制御処理の原理の説明に供する平面図である。 第1実施形態及び第2実施形態に係る露光描画装置において、被露光基板の歪みに応じた座標変換の対象とする領域を示す平面図である。 第1実施形態に係る露光制御処理プログラムの処理の流れを示すフローチャートである。 第1実施形態に係る露光制御処理における設計上のマークの位置と計測されたマークの位置とを示す平面図である。 第1実施形態に係る露光制御処理における被露光基板の歪みに応じた座標変換の方法の説明に供する平面図である。 第1実施形態に係る露光描画装置による座標変換後の画像の一例を示す平面図であり、(A)は被露光基板の歪みに応じた座標変換を行っていない場合を示し、(B)は被露光基板の歪みに応じた座標変換を歪み補正量を低減させて行った場合を示し、(C)は被露光基板の歪みに応じた座標変換を歪み補正量を低減させずに行った場合を示す図である。 第1実施形態に係る露光描画装置において被露光基板に多層に回路パターンを描画した場合の被露光基板の一例を示す断面図である。 第1実施形態に係る露光描画装置において被露光基板に多層に回路パターンを描画した場合の各層に描画される画像の一例を示す平面図である、 アニュラーリングの説明に供する平面図である。 第2実施形態に係る露光制御処理プログラムの処理の流れを示すフローチャートである。 第2実施形態に係る露光描画装置による座標変換後の画像の一例を示す平面図であり、(A)は被露光基板の歪みに応じた座標変換を行っていない場合を示し、(B)は被露光基板の歪みに応じた座標変換をアニュラーリングに基づいた制限を設けて行った場合を示し、(C)は被露光基板の歪みに応じた座標変換を上記制限を設けずに行った場合を示す図である。 第2実施形態に係る露光制御処理における被露光基板の歪みに応じた座標変換の方法の説明に供する平面図である。 第3実施形態に係る露光制御処理プログラムの処理の流れを示すフローチャートである。 第4実施形態に係る露光描画装置において被露光基板の歪みに応じた座標変換の対象とする領域を示す平面図である。 第4実施形態に係る露光描画装置において被露光基板の歪みに応じた座標変換の対象とする領域を示す平面図である。 第4実施形態に係る露光制御処理プログラムの処理の流れを示すフローチャートである。
〔第1実施形態〕
以下、実施形態に係る露光描画装置について添付図面を用いて詳細に説明する。なお、本実施形態では、本発明を、被露光基板(後述する被露光基板C)に光ビームを露光して回路パターン、ソルダーレジスト層の部品実装用の開口穴を示すソルダーレジストパターンなどの描画パターンを描画する露光描画装置に適用した場合を例に挙げて説明する。また、被露光基板Cは、プリント配線基板、フラットパネルディスプレイ用ガラス基板などの平板基板である。
図1及び図2に示すように、本実施形態に係る露光描画装置10は、被露光基板Cを固定するための平板状のステージ12を備えている。ステージ12の上面には、空気を吸入する複数の吸入孔(図示省略)が設けられている。これにより、ステージ12の上面に被露光基板Cが載置された際に、被露光基板C及びステージ12間の空気が吸入されることで被露光基板Cがステージ12に真空吸着される。
なお、以下では、ステージ12が移動する方向をY方向と定め、このY方向に対して水平面内で直交する方向をX方向と定め、Y方向に鉛直面内で直交する方向をZ方向と定める。
また、ステージ12は、卓状の基体14の上面に移動可能に設けられた平板状の基台16に支持されている。すなわち、基体14の上面には、1本または複数本(本実施形態では、2本)のガイドレール18が設けられている。基台16は、ガイドレール18に沿ってY方向に自在に移動できるように支持されており、モータなどにより構成された駆動機構(後述するステージ駆動部42)により駆動されて移動する。ステージ12は、基台16の移動に連動してガイドレール18に沿ってY方向に移動する。
基体14の上面には、2本のガイドレール18を跨ぐように立設された門型のゲート20が設けられている。ステージ12に載置された被露光基板Cは、ゲート20の開口部をガードレール18に沿って出入りするようにして移動する。ゲート20の開口部の上部には、当該開口部に向けて光ビームを露光する露光部22が取り付けられている。この露光部22により、ステージ12がガイドレール18に沿って移動して上記開口部に位置している場合に、ステージ12に載置された被露光基板Cの上面に光ビームが露光される。
本実施形態に係る露光部22は、複数個(本実施形態では、10個)の露光ヘッド22aを含んで構成されている。また、露光部22には、後述する光源ユニット24から引き出された光ファイバ26と、後述する画像処理ユニット28から引き出された信号ケーブル30とがそれぞれ接続されている。
露光ヘッド22aの各々は、反射型の空間光変調素子としてのデジタルマイクロミラーデバイス(DMD)を有している。露光ヘッド22aは、画像処理ユニット28から入力される画像情報に基づいてDMDを制御することで光源ユニット24からの光ビームを変調する。露光描画装置10は、この変調した光ビームを被露光基板Cに照射することにより被露光基板Cに対する露光を行う。なお、空間光変調素子は反射型に限定されず、液晶などの透過型の空間光変調素子であっても良い。
基体14の上面には、さらに、2本のガイドレール18を跨ぐように立設された門型のゲート32が設けられている。ステージ12に載置された被露光基板Cは、ゲート32の開口部をガードレール18に沿って出入りするようにして移動する。
ゲート32の開口部の上部には、開口部を撮影するための1個または複数個(本実施形態では、2個)の撮影部34が取り付けられている。撮影部34は、1回の発光時間が極めて短いストロボを内蔵したCCDカメラなどである。また、ゲート32の開口部の上部には、水平面内においてステージ12の移動方向(Y方向)に対して垂直な方向(X方向)に沿ってレール34aが設けられ、撮影部34の各々はレール34aに案内されて移動可能に設けられている。この撮影部34により、ステージ12がガイドレール18に沿って移動して上記開口部に位置している場合に、ステージ12に載置された被露光基板Cの上面が撮影される。
次に、本実施形態に係る露光ヘッド22aによる露光処理について説明する。
図3に示すように、露光ヘッド22aで露光される領域である画像領域P1は、一方の辺が、ステージ12の移動方向(Y方向)に対して予め定められた傾斜角で傾斜した矩形状である。また、ステージ12がゲート20の開口部を移動している際に露光ヘッド22aにより光ビームが露光されると、ステージ12の移動に伴って被露光基板Cに露光ヘッド22a毎に帯状の露光済み領域P2が形成される。
また、図4に示すように、マトリクス状に配列された露光ヘッド22aの各々は、X方向に、画像領域P1の長辺の長さを自然数倍(本実施形態では、1倍)した距離ずつずらして配置されている。そして、露光済み領域P2の各々は、隣接する露光済み領域P2と部分的に重ねられて形成される。
次に、本実施形態に係る露光描画装置10の電気系の構成について説明する。
図5に示すように、露光描画装置10には、装置各部にそれぞれ電気的に接続されるシステム制御部40が設けられており、このシステム制御部40により露光描画装置10の各部が統括的に制御される。また、露光描画装置10は、ステージ駆動部42、操作装置44、撮影駆動部46、及び外部入出力部48を有している。
システム制御部40は、CPU(Central Processing Unit)、RAM(Random Access Memory)、ROM(Read Only Memory)、及びHDD(Hard Disk Drive)を有している。また、システム制御部40は、上記CPUにより、光源ユニット24から光ビームを出射させると共に、ステージ12の移動に応じたタイミングで対応する画像情報を画像処理ユニット28により出力させることで、被露光基板Cに対する光ビームの露光を制御する。
ステージ駆動部42は、モータまたは油圧ポンプなどにより構成された駆動機構を有しており、システム制御部40の制御によってステージ12を駆動する。
操作装置44は、システム制御部40の制御により各種情報を表示する表示部と、ユーザ操作により各種情報を入力する入力部とを有している。
撮影駆動部46は、モータまたは油圧ポンプなどにより構成された駆動機構を有しており、システム制御部40の制御によって撮影部34を駆動する。
外部入出力部48は、露光描画装置10に接続されたパーソナルコンピュータなどの情報処理装置との間で各種情報の入出力を行う。
ここで、本実施形態に係る露光描画装置10は、上述したように、被露光基板Cに対して、画像情報によって示される描画パターンなどの画像を描画する。一方、図2に示すように、被露光基板Cには、画像が描画される際の位置決めの基準とされるアライメントマーク(以下、「基準マーク」という。)Mが設けられている。露光描画装置10は、被露光基板Cに対して光ビームを露光する前に、撮影部34によって基準マークMを撮影し、撮影した画像から基準マークMの位置を計測する。そして露光描画装置10は、計測した位置に応じて、画像を描画させる領域を決定する。
すなわち、図6(A)に示すように、本実施形態に係る被露光基板Cには上述した4つの基準マークM1乃至M4(以下、4つをまとめて基準マークMともいう。)が設けられている。また、被露光基板Cには、通常、基準マークM1乃至M4に対して予め定められた相対位置に画像62が描画される。なお、本実施形態では、図6の正面視左上の位置に基準マークM1、右上の位置に基準マークM2、左下の位置に基準マークM3、及び右下の位置に基準マークM4が各々設けられている。露光描画装置10は、計測した基準マークM1乃至M4の各々の位置の、設計上の基準マークM1乃至M4の位置からのずれ量に基づいて、被露光基板Cの歪みを推測する。そして、露光描画装置10は、推測した被露光基板Cの歪みに応じて、一例として図6(B)に示すように画像62を変形させ、変形させた画像62を被露光基板Cに描画する。
なお、本実施形態に係る露光描画装置10では、被露光基板Cの歪みに応じて画像を変形させる際に、一例として図7(A)に示すように、描画の対象とする領域全体を、座標変換の対象である対象領域(図7においてドット模様で示す領域)64とすると良い。しかし、上記対象領域64はこれに限定されず、基準マークM1乃至M4に対する相対位置が予めわかっていれば任意の大きさ及び形状に設けられていて良い。例えば、図7(B)に示すように、4つの基準マークM1乃至M4で囲まれた矩形状の領域を対象領域64としても良い。
また、被露光基板Cの端部などに、被露光基板Cの識別番号などの回路パターン以外の画像を描画する場合には、当該画像の描画領域については座標変換を行わずに回路パターンの描画領域のみ座標変換を行うようにすると良い。例えば被露光基板Cの識別番号を示す画像を露光描画する場合などには、当該画像を被露光基板Cの歪みに応じて変形させない方が描画内容を確認しやすいからである。
次に、図8を参照して、本実施形態に係る露光描画装置10の作用を説明する。なお、図8は、操作装置44を介して実行指示が入力された際に露光描画装置10のシステム制御部40によって実行される露光制御処理プログラムの処理の流れを示すフローチャートである。当該プログラムは、システム制御部40に設けられた不図示のROMの所定領域に予め記憶されている。
まず、ステップS101では、被露光基板Cに描画する画像(本実施形態では、外郭形状が矩形状とされた描画パターンを示す画像)を示す座標データ(本実施形態では、ベクトルデータ)である画像情報を取得する。この際、システム制御部40は、HDDに記憶された画像情報を読み出すか、あるいは外部入出力部48を介して外部から画像情報を入力することにより、画像情報を取得する。本実施形態では、画像情報によって示される画像の外郭形状は矩形状であるが、これに限定されず、任意の形状であって良い。また、本実施形態では、上記画像情報は描画パターンなどを示すベクトルデータであるが、これに限定されず、ラスターデータであっても良い。
次のステップS103では、被露光基板Cにおける設計上の基準マークM1乃至M4の位置(第1の位置)を示す位置情報を座標データとして取得する。この際、システム制御部40は、HDDに予め記憶されている位置情報を読み出すか、あるいは外部入出力部48を介して外部から位置情報を入力することにより、当該位置情報を取得する。
または、被露光基板Cの識別情報と設計上の基準マークM1乃至M4の位置を示す位置情報とを対応付けた対応表をHDDに予め記憶しておき、当該対応表に基づいて設計上の基準マークM1乃至M4の位置を導出しても良い。より具体的には、後述するステップS107のマーク計測によって得られた基準マークM1乃至M4の位置に応じて被露光基板Cを識別すると共に、識別によって得られた被露光基板Cの識別情報に対応付けられた位置情報を取得しても良い。
次のステップS105では、基準マークM1乃至M4の各々が撮影部34の撮影領域に含まれる位置に被露光基板Cが位置されるまで、ステージ12を移動させる。
次のステップS107では、実際の基準マークM1乃至M4の位置(第2の位置)を計測する。この際、システム制御部40は、撮影部34によって撮影された画像から基準マークM1乃至M4に対応する領域を抽出し、基準マークMの位置座標を導出する。本実施形態では、上記撮影された画像における基準マークMの領域の重心の座標を基準マークM1乃至M4の位置座標とする。なお、本実施形態では、撮影された画像から基準マークMの位置座標を導出するが、これに限定されず、計測で得られた基準マークMの位置座標を示す情報を外部から入力しても良い。
一例として図9に示すように、計測された基準マークM1乃至M4の位置は、設計上の基準マークM1乃至M4の位置から各々ずれている場合がある。なお、図9では、計測された基準マークM1乃至M4の位置を実線で示し、設計上の基準マークM1乃至M4の位置を点線で示している。また、以下では、図9に示すように、被露光基板Cの正面視左右方向をx方向とし、正面視上下方向をy方向として説明する。
次のステップS109では、ステップS103で取得した設計上の基準マークM1乃至M4の位置とステップS107で計測した基準マークM1乃至M4の位置とのずれ量から、被露光基板Cの回転量、オフセット量、伸縮倍率の少なくとも1つを導出する。なお、ここでいう上記回転量は、予め定められた直交座標系(本実施の形態では、一例として図9に示すx−y座標系)における設計上の基準マークMの位置から対応する実際の基準マークMの位置に至る回転角度である。また、ここでいう上記オフセット量は、上記直交座標系における設計上の基準マークMの位置から対応する実際の基準マークMの位置に至る平行移動量である。さらに、ここでいう上記伸縮倍率は、上記直交座標系における設計上の基準マークMの位置から対応する実際の基準マークMの位置に至る拡大または縮小倍率である。本実施形態では、被露光基板Cの回転量、オフセット量、伸縮倍率の全てを導出する。この際、4つの基準マークM1乃至M4の各座標を用いた最小二乗法により、被露光基板Cについて、x方向のオフセット量ofsx、y方向のオフセット量ofsy、x方向の伸縮倍率kx、y方向の伸縮倍率ky、回転量θの各パラメータを導出する。
すなわち、上記各パラメータを導出する際、設計上の基準マークM1乃至M4の位置とステップS107の処理で計測した基準マークM1乃至M4の位置とが上記各パラメータを含んで一義的な関係にあるとする。この場合、上記各パラメータの平均的な偏差が最小になるように上記各パラメータを決定する(一例として特開昭61−44429号公報などを参照)。この上記各パラメータを決定する方法は、アフィン変換などで用いられる既知の方法であるため、これ以上のここでの説明を省略する。
次のステップS111では、被露光基板Cの歪みを補正するための歪み補正量(dx,dy)を導出する。なお、被露光基板Cの歪み量は、4つの基準マークM1乃至M4の各々のずれ量によって示される。よって、この被露光基板Cの歪みを補正するための歪み補正量を基準マークM1乃至M4毎にそれぞれ(dx0,dy0)乃至(dx3,dy3)と表す。本実施形態では、各基準マークM1乃至M4の歪み補正量を、ステップS109で導出されたオフセット量、伸縮倍率、及び回転量に基づいた補正を行った後の、設計上の基準マークM1乃至M4の位置と計測した基準マークM1乃至M4の位置との残差(ずれ量)とする。
次のステップS113では、被露光基板Cの歪み補正量に応じて上記画像情報における各座標を補正する際の調整パラメータ(Mx,My)(0<Mx<1,0<My<1)を示す情報を、上記HDDから読み出す。なお、Mxはx方向の調整パラメータであり、Myはy方向の調整パラメータである。本実施形態における調整パラメータ(Mx,My)によって、被露光基板Cの歪みによる基準マークM1乃至M4のずれに対する位置合わせの度合いが決定される。本実施形態では、当該調整パラメータを、歪み補正量を低減させる割合(以下、「補正の割合」ともいう。)とする。すなわち、調整パラメータ(Mx,My)=(0,0)の場合には被露光基板Cの歪みに応じた補正を行わず、調整パラメータが(Mx,My)=(1,1)の場合には被露光基板Cの歪みに応じた補正を補正量を低減させずに行う。また、調整パラメータが0より大きく1より小さい場合には、被露光基板Cの歪みに応じた補正を、調整パラメータに応じて歪み補正量を低減しつつ行う。
本実施形態では、この調整パラメータを示す情報は、ユーザにより予め操作装置44を介して入力されて上記HDDに記憶されている。なお、当該ステップS113において操作装置44を介する調整パラメータを示す情報の入力を受け付けても良い。また、本実施形態では、0<Mx<1,0<My<1とする。しかし、これに限定されず、被露光基板Cの歪みに応じた補正を行わない場合、及び当該補正を補正量を低減させずに行う場合を含め、0≦Mx≦1,0≦My≦1としても良い。
次のステップS115では、ステップS113において読み出した調整パラメータ(Mx,My)に基づいて被露光基板Cの歪み補正量(dx,dy)を低減させる。なお、本実施形態では、次の(1)式により歪み補正量(dx,dy)を低減させた歪み補正量(dx’,dy’)を算出する。
Figure 0006085433
次のステップS117では、ステップS115の処理により得られた歪み補正量(dx’,dy’)を用いて、上記画像情報において座標変換の対象する座標(xl,yl)を、被露光基板Cの歪みに応じて補正した座標(xm,ym)に変換する。
この際、本実施形態では、システム制御部40により、一例として図10に示すように、座標変換の対象とする座標に基づいて、上記画像情報によって示される画像を複数(本実施形態では、4つ)の領域に分割し、各分割領域の面積SA0乃至SA3を導出する。ここで、当該分割を行う際には、同図に示すように、上記画像情報によって示される画像において、上記画像の各辺に対して平行でかつ上記変換対象とする座標を通る直線を引くことにより、上記4つの領域に分割する。本実施形態では、各分割領域について、図10の正面視左上の領域の面積をSA0、右上の領域の面積をSA1、左下の領域の面積をSA2、右下の領域の面積をSA3と各々表す。
また、システム制御部40は、このようにして得られた分割領域SA0乃至SA3の面積と、ステップS115の処理により得られた歪み補正量(dx’,dy’)とを、下記の(2)式に代入する。これにより得られる値が、上記画像情報において座標変換の対象とされる各座標(xl,yl)の歪み補正量(ddx,ddy)である。
Figure 0006085433
例えば、図10に示すように、dx0’=1,dx1’=2,dx2’=5,dx3’=10,SA0=1,SA1=3,SA2=3,SA3=9,SS=16であった場合には、ddx=(10×9+5×3+2×3+1×1)/16=7となる。
なお、歪み補正量(ddx,ddy)の導出方法はこれに限定されない。すなわち、描画対象とされる画像の座標データにおける位置座標をP(x、y)とした場合、基準矩形の各辺に対する内分比が求められる。補正後の画像に対してその内分比に応じた位置P’を定め、位置Pと位置P’とのずれ量を歪み補正量(ddx,ddy)として定めても良い。
さらに、システム制御部40は、上記画像情報における各座標の歪み補正量(ddx,ddy)と、x方向のオフセット量ofsx、y方向のオフセット量ofsy、x方向の伸縮倍率kx、y方向の伸縮倍率ky、回転量θを次の(3)式に代入する。これにより得られた値が、各座標(xl,yl)を、被露光基板Cの歪み補正量に基づいて補正した座標(xm,ym)となる。
Figure 0006085433
次のステップS119では、露光部22から出射される光ビームによって被露光基板Cの上面が露光される位置まで、ステージ12を移動させるようにステージ駆動部42を制御する。
次のステップS121では、上記ステップS117の処理によって得られた座標(xm,ym)を用いて被露光基板Cに上記画像情報によって示される画像を描画させるように光源ユニット24及び画像処理ユニット28を介して露光ヘッド22aを制御する。この際、システム制御部40は、ステージ12を予め定められた速度で移動させるようにステージ駆動部42を制御することにより被露光基板Cを移動させつつ、被露光基板Cに上記画像を描画させるように露光ヘッド22aを制御する。
次のステップS123では、被露光基板Cがステージ12から取り外される位置まで、ステージ12を移動させて、本露光制御処理プログラムの実行を終了する。
例えば、露光制御処理プログラムのステップS113で読み出した調整パラメータが0%(Mx=0,My=0)であった場合、すなわち被露光基板Cの歪みに応じた補正を行わない場合には、図11(A)に示すように、被露光基板Cの歪みとは無関係に矩形状の描画パターンが描画される。
また、上記調整パラメータが50%(半分)であった場合、一例として図11(B)に示すように、基準マークMの歪み補正量を50%とした上で、当該歪み補正量に基づいて描画パターンが変形されて描画される。
さらに、上記調整パラメータが100%(Mx=1,My=1)であった場合、一例として図11(C)に示すように、基準マークMの歪み補正量そのものを用いて画像が変形されて描画される。この場合には、基準マークM1乃至M4の位置に応じて画像が変形されるため、被露光基板Cの歪みに応じた形状に描画パターンが変形されて描画される。
また、例えば、図12に示すように、被露光基板Cに複数の層(例えば4層)の回路パターン62A乃至62Dを下位側から順に積層させて描画する場合、各層における描画が終了する毎に現像、エッチング、剥離などの化学処理を行う。さらにレイヤを重ねるために、プリプレグ層の積層、導通ビアの加工、フィルドビアメッキ、粗化処理、DFR(Dry Film photoResist)のラミネーションなどが行われる。そのため、図13に示すように、1層目の回路パターン62A、2層目の回路パターン62B、3層目の回路パターン62C、4層目の回路パターン62Dと、層を重ねる毎に被露光基板Cの歪みが大きくなっていくことが想定される。
なお、図11(A)乃至(C)では、描画対象とされる回路パターンに、ランド66と導通ビア68との位置関係がわかりやすいように、描画対象とする層の基準マークMの位置にランド66が設けられ、他の層の基準マークMの位置に導通ビア68が設けられている。本実施形態では、回路パターンを描画する際に、層毎に、被露光基板Cの歪みに応じた補正の補正量を、被露光基板Cにおけるランド66の内部に導通ビア68を収まるように低減させる。これにより、被露光基板Cの歪みに応じて回路パターンを変形させた場合でも電子部品を基板上へ高精度で実装することができる。
また、本実施形態では、各基準マークM1乃至M4の歪み補正量に対して1より小さい値(調整パラメータ(Mx,My))を乗算することにより、上記歪み補正量を低減させるが、これに限定されない。すなわち、上記歪み補正量を1を超える値で除算すること、または上記歪み補正量から予め定められた量を減算することにより、上記歪み補正量を低減させても良い。あるいは、上記乗算、除算、減算を複数組み合わせて上記歪み補正量を低減させても良い。
さらに、被露光基板Cに回路パターンを複数積層させて描画する場合で、かつ被露光基板Cの最上位の層に回路パターンを描画する場合、歪み補正量(dx’,dy’)を(0,0)として上記(3)式の計算を行っても良い。すなわち、多層配線基板の最上位の層に予め定められた形状(例えば矩形状)の電子部品を積載させる場合、最上位に描画する回路パターンの歪み補正量が大きいと、描画した回路パターンが大きく変形して当該電子部品を実装できない可能性がある。しかしながら、最上位の層において歪みを補正しないことで、最上位の層における回路パターンの変形が回避され、被露光基板Cに当該電子部品を確実に実装することができる。
そして、本実施形態では、本発明を、被露光基板Cに光ビームを露光して回路パターンを描画する露光描画装置10に適用する場合について説明したが、これに限定されない。すなわち、本発明を、被描画体に設けられた基準マークの位置に基づいて、描画対象とされる画像を描画する任意の描画装置に適用することができる。また、本発明を、回路パターンを描画する各層の層間を電気的に接続する導通ビアなどを形成するレーザ加工装置及びドリル加工装置に適用しても良い。また、基板の回路パターンを保護するためのソルダーレジスト層における部品実装用穴を形成するための露光装置及び加工装置に適用しても良い。これにより、より確実に電子部品を基板上へ実装することができる。
〔第2実施形態〕
以下、本発明の第2実施形態に係る露光描画装置10について説明する。
第2実施形態に係る露光描画装置10は、第1実施形態に係る露光描画装置10と同様に、図1乃至図6に示す構成とされている。
第2実施形態に係る露光描画装置10は、被露光基板Cの歪みに応じて補正を行う際に、アニュラーリングの値に応じて歪み補正量(dx,dy)に制限を設けている。図14に示すように、アニュラーリングは、ランド66の内部に導通ビア68が空けられている場合の導通ビア68の全周を囲む環状領域であり、ランド径をD、穴径をdとした場合の環状領域の幅であるアニュラーリングの幅Lは、L=(D−d)/2で表される。
次に、図15を参照して、本実施形態に係る露光描画装置10の作用を説明する。なお、図15は、操作装置44を介して実行指示が入力された際に第2実施形態に係る露光描画装置10のシステム制御部40によって実行される露光制御処理プログラムの処理の流れを示すフローチャートである。当該プログラムは、システム制御部40のROMの所定領域に予め記憶されている。また、図15における図8と同一の処理を行うステップには図8と同一のステップ番号を付して、その説明を極力省略する。
始めに、ステップS101乃至ステップS111では、それぞれ第1実施形態のステップS101乃至ステップS111と同様の処理を行う。
次のステップS201では、アニュラーリングの幅Lを導出する。本実施形態では、ランド66のランド径D及び導通ビア68の穴径dを示す情報を取得し、ランド径D及び穴径dを次の(4)式に代入することにより、アニュラーリングの幅Lを得る。
Figure 0006085433
なお、ランド径D及び穴径dは、回路パターンの設計値に基づいてユーザが操作装置44を介して入力しても良い。なお、アニュラーリングの幅Lの導出方法はこれに限定されず、例えば、外部に接続された情報処理装置から外部入出力部48を介して入力されても良く、RAM、HDDなどの記憶手段に予め記憶しておいても良い。また、描画誤差を考慮してアニュラーリングの幅Lを実際より小さめに設定し、ランド66から導通ビア68がはみ出すことがないように余裕をもたせるようにしても良い。
次のステップS203では、次の(5)式により示される、被露光基板Cの歪みによる基準マークM1乃至M4の何れかのずれ量dEが、アニュラーリングの幅Lより大きいか否かを判定する。
Figure 0006085433
ステップS203で基準マークM1乃至M4のずれ量dEがアニュラーリングの幅Lより大きいと判定した場合、ステップS205に移行し、導通ビア68ががランド66に収まりつつ、可能な限り形状性を保持する歪み補正量(dx,dy)となるように歪み補正量(dx,dy)を制限する。これは、被露光基板Cに複数層で回路パターンを描画する際に、層間のランド66と導通ビア68との位置がずれることを回避しつつ、可能な限り形状性を保持するための処理である。本実施形態では、次の(6)式にずれ量dE、アニュラーリングの幅L、上記歪み補正量(dx,dy)を代入することにより、ステップS111の処理によって導出した歪み補正量(dx,dy)を、歪み補正量(dx’,dy’)に補正する。これにより、歪み補正量(dx,dy)が、導通ビア68がランド66の内部に収まる範囲内で最大の歪み補正量(dx’,dy’)に補正される。なお、描画パターンとして、ソルダーレジスト層の部品実装用の開口穴を示すソルダーレジストパターンを描画する場合、開口穴が部品と接合するための導体パッドの内部に収まるように歪み補正量(dx,dy)を制限すると良い。
Figure 0006085433
一方、ステップS203で基準マークM1乃至M4のずれ量dEがアニュラーリングの幅L以下であると判定された場合、ステップS207に移行し、補正に用いる歪み補正量(dx,dy)に制限を設けないものとする。すなわち、次の(7)式を用いて、ステップS111で導出した歪み補正量(dx,dy)を、そのまま歪み補正量(dx’,dy’)に置き換える。
Figure 0006085433
次のステップS117乃至ステップS123では、それぞれ第1実施形態のステップS117乃至ステップS123と同様の処理を行い、本露光制御処理プログラムの実行を終了する。
例えば、被露光基板Cの歪みに応じた補正を行わない場合には、図16(A)に示すように、被露光基板Cの歪みとは無関係に矩形状の画像が描画される。この場合には、被露光基板Cの歪みが発生していても描画する画像が変形されていないため、必ずしも導通ビア68をランド66の内部に収めることができるとは限らない。なお、図11と同様に、図16(A)乃至(C)においても、描画対象とされる回路パターンに、ランド66と導通ビア68との位置関係がわかりやすいように、描画対象とする層の基準マークMの位置にランド66が設けられ、他の層の基準マークMの位置に導通ビア68が設けられている。
また、ステップS207で導出したアニュラーリングの幅Lが所定値(例えば20μm)であり、かつ上記ずれ量がアニュラーリングの幅Lより大きい場合には、一例として図16(B)に示すように、基準マークMの歪み補正量が低減された上で、当該歪み補正量に基づいて画像が変形されて描画される。この際、図17に示すように、ランド66の内部に導通ビア68が収まるように、歪み補正量(dx,dy)に対する補正量が制限された上で被露光基板Cの歪みに応じて画像が変形される。これにより、導通ビア68をランド66の内部に収めることができ、電子部品を被露光基板C上へ確実に実装することができる。
さらに、上記アニュラーリングの幅Lが所定値(例えば20μm)であり、かつ上記ずれ量がアニュラーリングの幅L以下である場合には、一例として図16(C)に示すように、基準マークMの歪み補正量そのものを用いて画像が変形されて描画される。この場合には、被露光基板Cの歪みに応じて描画する画像を変形するため、導通ビア68をランド66の内部に確実に収めることができるが、上記歪みが大きい場合などに電子部品の実装領域が変形することにより、必ずしも電子部品を被露光基板C上へ実装することができるとは限らない。
〔第3実施形態〕
以下、本発明の第3実施形態に係る露光描画装置10について説明する。
第3実施形態に係る露光描画装置10は、第1実施形態及び第2実施形態に係る露光描画装置10と同様に、図1乃至図6に示す構成とされている。
第3実施形態に係る露光描画装置10は、被露光基板Cの歪みに応じて補正を行う際に、調整パラメータ(Mx,My)に応じて歪み補正量(dx,dy)を低減させると共に、アニュラーリングの幅Lに応じて歪み補正量(dx,dy)に制限を設けている。
次に、図18を参照して、本実施形態に係る露光描画装置10の作用を説明する。なお、図18は、操作装置44を介して実行指示が入力された際に露光描画装置10のシステム制御部40によって実行される露光制御処理プログラムの処理の流れを示すフローチャートである。当該プログラムは、システム制御部40のROMの所定領域に予め記憶されている。
また、図18における図8または図15と同一の処理を行うステップには図8または図15と同一のステップ番号を付して、その説明を極力省略する。
始めに、ステップS101乃至ステップS113では、それぞれ第1実施形態のステップS101乃至ステップS113と同様の処理を行う。次のステップS201及びステップS203では、第2実施形態のステップS201及びステップS203と同様の処理を行う。
ステップS203で基準マークM1乃至M4のずれ量dEがアニュラーリングの幅Lより大きいと判定した場合、ステップS301に移行し、導通ビア68がランド66に収まりつつ、可能な限り形状性を保持する歪み補正量(dx,dy)となるように歪み補正量(dx,dy)を制限する。本実施形態では、次の(8)式に歪み補正量(dx,dy)、ずれ量dE、アニュラーリングの幅L、及びステップS113で読み出した調整パラメータ(Mx,My)を代入することにより、ステップS111で導出した歪み補正量(dx,dy)を、歪み補正量(dx’,dy’)に補正する。これにより、歪み補正量(dx,dy)が、導通ビア68がランド66の内部に収まり、かつ形状性が調整された歪み補正量(dx’,dy’)に補正される。
Figure 0006085433
一方、ステップS203で基準マークM1乃至M4のずれ量dEがアニュラーリングの幅L以下であると判定された場合、ステップS303に移行し、補正に用いる歪み補正量(dx,dy)に制限を設けないものとする。すなわち、次の(9)式にステップS113で読み出した調整パラメータ(Mx,My)を代入して、ステップS111で導出した歪み補正量(dx,dy)を、歪み補正量(dx’,dy’)に補正する。
Figure 0006085433
次のステップS117乃至ステップS123では、それぞれ第1実施形態のステップS117乃至ステップS123と同様の処理を行い、本露光制御処理プログラムの実行を終了する。
〔第4実施形態〕
以下、本発明の第4実施形態に係る露光描画装置10について説明する。
第4実施形態に係る露光描画装置10は、第1実施形態乃至第3実施形態に係る露光描画装置10と同様に、図1乃至図6に示す構成とされている。
第1実施形態乃至第3実施形態に係る露光描画装置10は、1つの対象領域64において、4つの基準マークM1乃至M4に基づき、被露光基板Cの歪みに応じた座標変換を行う。一方、第4実施形態に係る露光描画装置10は、複数の対象領域64について、それぞれ別個の基準マークMに基づき、被露光基板Cの歪みに応じた座標変換を行う。
例えば、上記複数の対象領域64は、図19(A)に示すように、画像情報によって示される画像を複数(例えば4つ)の領域に分割した各々の領域とすると良い。なお、上記画像を分割する際、格子状に配列するように設けられた基準マークMのうちの2行2列に配列された4つの基準マークMが各分割領域に含まれるように分割する。
または、図19(B)に示すように、上記画像の外周部を非対象領域とした上で、上記画像から非対象領域を除いた領域を複数(例えば4つ)の領域に分割した領域を対象領域64としても良い。なお、上記画像を分割する際、マトリクス状に配列するように設けられた基準マークMのうちの2行2列に配列された4つの基準マークMに囲まれた領域が各分割領域となるように分割する。
または、図19(C)に示すように、上記画像のうちの一部の領域を複数(例えば4つ)抽出し、抽出したそれぞれの領域を対象領域64としても良い。なお、マトリクス状に配列するように設けられた基準マークMのうちの2行2列に配列された4つの基準マークMの各々の近辺に、各対象領域64の角部がそれぞれ位置するように、上記一部の領域の各々が抽出されると良い。
または、上記複数の対象領域64は、図20(A)に示すように、画像情報によって示される画像を複数(例えば4つ)の領域に分割した各々の領域としても良い。なお、上記複数の対象領域64の各々に、2行2列に配列された4つの基準マークMが含まれるように分割する。
または、図20(B)に示すように、上記画像の外周部を非対象領域とした上で、上記画像から非対象領域を除いた領域を複数(例えば4つ)の領域に分割した領域を対象領域64としても良い。なお、上記複数の対象領域64の各々に、2行2列に配列された4つの基準マークMが含まれるように分割する。
または、図20(C)に示すように、上記画像のうちの一部の領域を複数(例えば4つ)抽出し、抽出したそれぞれの領域を対象領域64としても良い。なお、各対象領域64の形状または大きさに応じて、各対象領域64の内部または各対象領域64の外周付近に2行2列に配列された4つの基準マークMが形成されるようにする。
次に、図21を参照して、本実施形態に係る露光描画装置10の作用を説明する。なお、図21は、操作装置44を介して実行指示が入力された際に露光描画装置10のシステム制御部40によって実行される露光制御処理プログラムの処理の流れを示すフローチャートである。当該プログラムは、システム制御部40のROMの所定領域に予め記憶されている。
また、図21における図8と同一の処理を行うステップには図8と同一のステップ番号を付して、その説明を極力省略する。
始めに、ステップS101乃至ステップS107では、それぞれ第1実施形態のステップS101乃至ステップS107と同様の処理を行う。
次のステップS401では、複数の対象領域64のうちの1つの対象領域64に対応する基準マークMについて、ステップS109と同様の手法で被露光基板Cの回転量、オフセット量、伸縮倍率を導出する。
次のステップS111乃至ステップS117では、それぞれ第1実施形態のステップS111乃至ステップS117と同様の処理を行う。
次のステップS403では、複数の対象領域64のうちの全ての対象領域64に対応する基準マークMについて、ステップS117での座標変換を行ったか否かを判定する。ステップS117において否定判定であった場合、ステップS401に戻る。
一方、ステップS117において肯定判定であった場合、ステップS119に移行する。ステップS119乃至ステップS123では、それぞれ第1実施形態のステップS119乃至ステップS123と同様の処理を行い、本露光制御処理プログラムの実行を終了する。
なお、被露光基板Cにおける複数の領域の各々に描画させる回路パターンを変形させた場合に、隣接する領域間で描画させる回路パターンが重なり合わないように、回路パターンの描画領域を平行移動または回転移動により調整しても良い。
また、第4実施形態は、被露光基板Cにおける複数の領域の各々に回路パターンを描画すると共に、複数の領域の各々毎に歪み補正量を低減する構成を第1実施形態に適用する実施形態であるが、上記構成を適用する実施形態はこれに限定されない。すなわち、第4実施形態の構成を第2実施形態または第3実施形態に適用させても良い。
10 露光描画装置
12 ステージ
22 露光部
22a 露光ヘッド
34 撮影部
40 システム制御部
62 画像
C 被露光基板
M、M1乃至M4 基準マーク

Claims (11)

  1. 被露光基板の対象領域の4隅に設けられた複数の基準マークの設計上の位置である第1の位置を示す座標データ、前記第1の位置を基準として定められた前記被露光基板に描画する描画パターンを示す座標データ、及び前記複数の基準マークの各々の実際の位置である第2の位置を示す座標データを取得する取得手段と、
    前記複数の基準マークの各々毎に、前記第1の位置と前記第2の位置とのずれに基づくオフセット量、伸縮倍率、及び回転量を用いて、前記被露光基板の歪みに応じて前記描画パターンを補正するためのずれ補正量を導出する導出手段と、
    前記導出手段で導出されたずれ補正量の各々を予め定められた割合で低減する低減手段と、
    前記第2の位置を示す座標データを基準として前記被露光基板に前記描画パターンを描画する場合、前記低減手段で低減されたずれ補正量に基づいて前記描画パターンを示す座標データを補正する補正手段と、
    を備えた描画装置。
  2. 前記低減手段は、前記ずれ補正量に1未満の値を乗算すること、前記ずれ補正量を1を超える値で除算すること、及び前記ずれ補正量から予め定められた量を減算することのうちの少なくとも1つを行うことにより、前記導出されたずれ補正量の各々を予め定められた割合で低減する
    請求項1記載の描画装置。
  3. 前記描画パターンは、電子配線を示す回路パターンであり、
    前記割合は、前記描画パターンにおけるランドの内部に導通ビアが収まるように定められた割合である
    請求項1または2記載の描画装置。
  4. 前記描画パターンは、ソルダーレジスト層の部品実装用の開口穴を示すソルダーレジストパターンであり、
    前記割合は、前記開口穴が部品と接合するための導体パッドの内部に納まるように定められた割合である
    請求項1または2記載の描画装置。
  5. 前記導出手段は、前記被露光基板の平行移動によるずれ、回転によるずれ、及び伸縮によるずれの少なくとも1つを差し引いたずれ量から前記ずれ補正量を導出する
    請求項1乃至4の何れか1項記載の描画装置。
  6. 前記描画パターンは、前記被露光基板における複数の領域の各々に描画され、
    前記基準マークは、前記描画パターンが描画される前記複数の領域の各々毎に設けられ、
    前記低減手段は、前記複数の領域の各々毎に前記ずれ補正量の各々を低減する
    請求項1乃至5の何れか1項記載の描画装置。
  7. 前記導出手段で導出されたずれ補正量の各々を低減させるための調整パラメータの入力を受け付ける受付手段をさらに備え、
    前記低減手段は、前記受付手段で受け付けられた調整パラメータを基に前記割合を算出する
    請求項1乃至6の何れか1項記載の描画装置。
  8. 前記導出手段は、前記被露光基板に描画パターンを複数積層させて描画する場合で、かつ前記被露光基板の最上位の層に描画パターンを描画する場合、前記ずれ補正量を0とする
    請求項1乃至7の何れか1項記載の描画装置。
  9. 請求項1乃至8の何れか1項記載の描画装置と、
    前記描画装置の前記補正手段で補正された座標データに基づいて前記被露光基板に前記描画パターンを露光して描画する露光手段と、
    を備えた露光描画装置。
  10. コンピュータを、
    被露光基板の対象領域の4隅に設けられた複数の基準マークの設計上の第1の位置を示す座標データ、前記第1の位置を基準として定められた前記被露光基板に描画する描画パターンを示す座標データ、及び前記複数の基準マークの各々の実際の第2の位置を示す座標データを取得する取得手段と、
    前記複数の基準マークの各々毎に、前記第1の位置と前記第2の位置とのずれに基づくオフセット量、伸縮倍率、及び回転量を用いて、前記被露光基板の歪みに応じて前記描画パターンを補正するためのずれ補正量を導出する導出手段と、
    前記導出手段で導出されたずれ補正量の各々を予め定められた割合で低減する低減手段と、
    前記第2の位置を示す座標データを基準として前記被露光基板に前記描画パターンを描画する場合、前記低減手段で低減されたずれ補正量に基づいて前記描画パターンを示す座標データを補正する補正手段と、
    として機能させるためのプログラム。
  11. 被露光基板の対象領域の4隅に設けられた複数の基準マークの設計上の第1の位置を示す座標データ、前記第1の位置を基準として定められた前記被露光基板に描画する描画パターンを示す座標データ、及び前記複数の基準マークの各々の実際の第2の位置を示す座標データを取得する取得ステップと、
    前記複数の基準マークの各々毎に、前記第1の位置と前記第2の位置とのずれに基づくオフセット量、伸縮倍率、及び回転量を用いて、前記被露光基板の歪みに応じて前記描画パターンを補正するためのずれ補正量を導出する導出ステップと、
    前記導出ステップで導出されたずれ補正量の各々を予め定められた割合で低減する低減ステップと、
    前記第2の位置を示す座標データを基準として前記被露光基板に前記描画パターンを描画する場合、前記低減ステップで低減されたずれ補正量に基づいて前記描画パターンを示す座標データを補正する補正ステップと、
    を備えた描画方法。
JP2012179935A 2012-08-14 2012-08-14 描画装置、露光描画装置、プログラム及び描画方法 Active JP6085433B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012179935A JP6085433B2 (ja) 2012-08-14 2012-08-14 描画装置、露光描画装置、プログラム及び描画方法
KR1020157003800A KR102094728B1 (ko) 2012-08-14 2013-04-25 묘화 장치, 노광 묘화 장치, 묘화 방법 및 프로그램을 기억한 기록 매체
CN201380042910.XA CN104583873B (zh) 2012-08-14 2013-04-25 描绘装置、曝光描绘装置、描绘方法及存储有程序的记录介质
PCT/JP2013/062291 WO2014027483A1 (ja) 2012-08-14 2013-04-25 描画装置、露光描画装置、描画方法、及び、プログラムを記憶した記録媒体
TW102117818A TWI620999B (zh) 2012-08-14 2013-05-21 描繪裝置、曝光描繪裝置、描繪方法及記錄媒體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012179935A JP6085433B2 (ja) 2012-08-14 2012-08-14 描画装置、露光描画装置、プログラム及び描画方法

Publications (2)

Publication Number Publication Date
JP2014038175A JP2014038175A (ja) 2014-02-27
JP6085433B2 true JP6085433B2 (ja) 2017-02-22

Family

ID=50286371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012179935A Active JP6085433B2 (ja) 2012-08-14 2012-08-14 描画装置、露光描画装置、プログラム及び描画方法

Country Status (5)

Country Link
JP (1) JP6085433B2 (ja)
KR (1) KR102094728B1 (ja)
CN (1) CN104583873B (ja)
TW (1) TWI620999B (ja)
WO (1) WO2014027483A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017199010A (ja) * 2017-06-14 2017-11-02 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラム及び描画方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6956777B2 (ja) * 2016-07-19 2021-11-02 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 区分的位置合わせモデリング方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3087899B2 (ja) * 1989-06-16 2000-09-11 株式会社日立製作所 厚膜薄膜混成多層配線基板の製造方法
JPH1048835A (ja) * 1996-08-06 1998-02-20 Ibiden Co Ltd プリント配線板の製造装置及び製造方法
JP2002184684A (ja) * 2000-12-19 2002-06-28 Fujitsu Ltd 縮小投影露光装置の位置合わせ方法
JP2002190655A (ja) * 2000-12-21 2002-07-05 Hitachi Ltd プリント配線板の製造方法と露光方法
JP2003008238A (ja) * 2001-06-21 2003-01-10 Toppan Printing Co Ltd 多層プリント板用穴明け加工機及びそれを用いた製造方法。
JP2005157326A (ja) * 2003-10-29 2005-06-16 Fuji Photo Film Co Ltd 画像記録装置及び画像記録方法
KR100519252B1 (ko) * 2003-11-24 2005-10-06 삼성전자주식회사 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법
JP4273030B2 (ja) * 2004-03-29 2009-06-03 富士フイルム株式会社 露光装置の校正方法及び露光装置
CN1766738A (zh) * 2004-09-30 2006-05-03 富士胶片株式会社 描绘方法及装置
JP2006251160A (ja) * 2005-03-09 2006-09-21 Fuji Photo Film Co Ltd 描画方法および装置
JP2008058797A (ja) * 2006-09-01 2008-03-13 Fujifilm Corp 描画装置及び描画方法
JP2008078464A (ja) * 2006-09-22 2008-04-03 Nec Toppan Circuit Solutions Inc 印刷配線板の製造方法および穴明け装置
JP2008251797A (ja) * 2007-03-30 2008-10-16 Fujifilm Corp 基準位置計測装置及び方法、並びに描画装置
JP2009223262A (ja) * 2008-03-19 2009-10-01 Orc Mfg Co Ltd 露光システムおよび露光方法
JP5449702B2 (ja) * 2008-05-30 2014-03-19 株式会社オーク製作所 描画データを補正可能な露光装置
US20100296074A1 (en) * 2009-04-30 2010-11-25 Nikon Corporation Exposure method, and device manufacturing method
JP2011022329A (ja) * 2009-07-15 2011-02-03 Fujifilm Corp 描画装置、プログラム及び描画方法
JP2011039264A (ja) * 2009-08-11 2011-02-24 Sony Chemical & Information Device Corp 積層基板の製造方法
US8271919B2 (en) * 2009-10-30 2012-09-18 Ibiden Co., Ltd. Method for correcting image rendering data, method for rendering image, method for manufacturing wiring board, and image rendering system
JP5441633B2 (ja) * 2009-11-16 2014-03-12 富士フイルム株式会社 マーク認識装置
JP5467975B2 (ja) 2010-09-01 2014-04-09 株式会社日立ハイテクノロジーズ 露光装置、露光方法、及び表示用パネル基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017199010A (ja) * 2017-06-14 2017-11-02 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラム及び描画方法

Also Published As

Publication number Publication date
JP2014038175A (ja) 2014-02-27
TW201407294A (zh) 2014-02-16
KR102094728B1 (ko) 2020-03-30
TWI620999B (zh) 2018-04-11
CN104583873B (zh) 2017-05-10
KR20150043329A (ko) 2015-04-22
CN104583873A (zh) 2015-04-29
WO2014027483A1 (ja) 2014-02-20

Similar Documents

Publication Publication Date Title
US20080052925A1 (en) Drawings device and drawing method
KR101480589B1 (ko) 묘화 데이터의 보정 장치 및 묘화 장치
JP6470484B2 (ja) 描画装置、露光描画装置、プログラム及び描画方法
JP6085433B2 (ja) 描画装置、露光描画装置、プログラム及び描画方法
JP2013071455A (ja) 印刷回路基板及びその製造方法
JP5975785B2 (ja) 描画装置、露光描画装置、プログラム及び描画方法
TW201417903A (zh) 基板製造方法及基板製造裝置
JP6326170B2 (ja) 描画装置、露光描画装置、プログラム及び描画方法
JP6637120B2 (ja) 描画装置、露光描画装置、プログラム及び描画方法
US8404410B2 (en) Method of aligning photomask with base material and method of manufacturing printed circuit board
JP6723648B2 (ja) 位置検出装置及び位置検出方法
JP6595870B2 (ja) 補正情報生成装置、描画装置、補正情報生成方法および描画方法
JP6234694B2 (ja) 描画装置、露光描画装置、プログラム及び描画方法
JP2011181675A (ja) 回路部品の実装装置
JP2006285186A (ja) 描画方法および装置
JP2012013841A (ja) 露光装置
JP2006253249A (ja) 基板マーク認識装置
JP5752970B2 (ja) パターン描画装置、パターン描画方法
KR20240041212A (ko) 템플릿 생성 장치, 묘화 시스템, 템플릿 생성 방법 및 기록 매체에 기록된 프로그램
JP2003022954A (ja) 重ね合わせ誤差測定装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140129

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170130

R150 Certificate of patent or registration of utility model

Ref document number: 6085433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250