CN115480443A - 掩膜版图形的修正方法、装置以及半导体器件的制作方法 - Google Patents

掩膜版图形的修正方法、装置以及半导体器件的制作方法 Download PDF

Info

Publication number
CN115480443A
CN115480443A CN202110605120.4A CN202110605120A CN115480443A CN 115480443 A CN115480443 A CN 115480443A CN 202110605120 A CN202110605120 A CN 202110605120A CN 115480443 A CN115480443 A CN 115480443A
Authority
CN
China
Prior art keywords
correction
sub
teg
areas
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110605120.4A
Other languages
English (en)
Inventor
李树平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110605120.4A priority Critical patent/CN115480443A/zh
Priority to PCT/CN2021/110608 priority patent/WO2022252387A1/zh
Priority to US17/647,730 priority patent/US20220382142A1/en
Publication of CN115480443A publication Critical patent/CN115480443A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本申请提供了一种掩膜版图形的修正方法、装置以及半导体器件的制作方法，该掩膜版图形的修正方法包括：获取掩膜版的初始图形，初始图形包括划片槽区域以及多个间隔的芯片区域，划片槽区域位于相邻的两个芯片区域之间，芯片区域包括芯片子区域以及第一子TEG区域，划片槽区域包括划片槽子区域以及第二子TEG区域，第一子TEG区域以及第二子TEG区域相邻，第一子TEG区域以及第二子TEG区域构成TEG区域；对初始图形的除TEG区域之外的区域进行光学邻近效应修正，得到最终图形。该方法保证了OPC后得到的最终图形不会产生细缝，避免了现有技术中OPC后的掩膜版上有细缝的问题，保证了形成的最终图形的效果较好。

Description

掩膜版图形的修正方法、装置以及半导体器件的制作方法
技术领域
本申请涉及半导体领域，具体而言，涉及一种掩膜版图形的修正方法、装置、计算机可读存储介质、处理器、电子设备以及半导体器件的制作方法。
背景技术
在光罩制作前期的设计过程中，一些层是需要采用OPC(Optical ProximityCorrection，光学邻近效应修正)来对掩膜版上的图形进行修正的。如图1所示，掩膜版的图形包括芯片区域102以及划片槽区域100，现有技术中先将芯片区域102与划片槽区域100分开进行OPC，再将OPC后的芯片区域与划片槽区域100进行合并，然而，合并后的划片槽区域100与芯片区域102的连接处会有细缝103，如图2所示，产生细缝图案，从而影响光罩质量，影响后续曝光效果。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种掩膜版图形的修正方法、装置、计算机可读存储介质、处理器、电子设备以及半导体器件的制作方法，以解决现有技术中OPC后的掩膜版上有细缝的问题。
根据本发明实施例的一个方面，提供了一种掩膜版图形的修正方法，包括：获取掩膜版的初始图形，所述初始图形包括划片槽区域以及多个间隔的芯片区域，所述划片槽区域位于相邻的两个所述芯片区域之间，所述芯片区域包括芯片子区域以及第一子TEG区域，所述划片槽区域包括划片槽子区域以及第二子TEG区域，所述第一子TEG区域以及所述第二子TEG区域相邻，所述第一子TEG区域以及所述第二子TEG区域构成TEG区域；对所述初始图形的除所述TEG区域之外的区域进行光学邻近效应修正，得到最终图形。
可选地，对所述初始图形的除所述TEG区域之外的区域进行光学邻近效应修正，包括：生成用于所述光学邻近效应修正的脚本，所述脚本具有识别所述TEG区域的边界且不对所述TEG区域进行所述光学邻近效应修正的功能；采用所述脚本对所述初始图形进行所述光学邻近效应修正，得到所述最终图形。
可选地，采用所述脚本对所述初始图形进行所述光学邻近效应修正，得到所述最终图形，包括：采用所述脚本将所述初始图形分解为多个第一修正区域和多个第二修正区域，所述第一修正区域包括所述芯片子区域，所述第二修正区域包括所述划片槽子区域，所述第一修正区域与所述第二修正区域不具有重叠部分；分别对多个所述第一修正区域以及多个所述第二修正区域进行所述光学邻近效应修正；将修正后的各所述第一修正区域和修正后的各所述第二修正区域进行匹配及合并，得到所述最终图形。
可选地，在将修正后的各所述第一修正区域和修正后的各所述第二修正区域进行匹配及合并之后，所述方法还包括：检测合并后的所述第一修正区域的边界以及对应的合并后的所述第二修正区域的边界的重叠长度是否大于或者等于预定长度；在所述重叠长度大于或者等于所述预定长度的情况下，确定合并成功。
可选地，所述初始图形还包括保护环区域，所述保护环区域位于所述TEG区域内。
可选地，多个所述保护环区域中的部分位于所述第一子TEG区域内，其他的所述保护环区域位于所述第二子TEG区域内。
根据本发明实施例的另一方面，还提供了一种掩膜版图形的修正装置，包括获取单元和修正单元，其中，所述获取单元用于获取掩膜版的初始图形，所述初始图形包括划片槽区域以及多个间隔的芯片区域，所述划片槽区域位于相邻的两个所述芯片区域之间，所述芯片区域包括芯片子区域以及第一子TEG区域，所述划片槽区域包括划片槽子区域以及第二子TEG区域，所述第一子TEG区域以及所述第二子TEG区域相邻，所述第一子TEG区域以及所述第二子TEG区域构成TEG区域；所述修正单元用于对所述初始图形的除所述TEG区域之外的区域进行光学邻近效应修正，得到最终图形。
可选地，所述修正单元包括生成模块以及修正模块，其中，所述生成模块用于生成用于所述光学邻近效应修正的脚本，所述脚本具有识别所述TEG区域的边界且不对所述TEG区域进行所述光学邻近效应修正的功能；所述修正模块用于采用所述脚本对所述初始图形进行所述光学邻近效应修正，得到所述最终图形。
可选地，所述修正模块包括分解子模块、修正子模块以及匹配子模块，其中，所述分解子模块用于采用所述脚本将所述初始图形分解为多个第一修正区域和多个第二修正区域，所述第一修正区域包括所述芯片子区域，所述第二修正区域包括所述划片槽子区域，所述第一修正区域与所述第二修正区域不具有重叠部分；所述修正子模块用于分别对多个所述第一修正区域以及多个所述第二修正区域进行所述光学邻近效应修正；所述匹配子模块用于将修正后的各所述第一修正区域和修正后的各所述第二修正区域进行匹配及合并，得到所述最终图形。
可选地，所述装置还包括检测单元以及确定单元，其中，所述检测单元用于在将修正后的各所述第一修正区域和修正后的各所述第二修正区域进行匹配及合并之后，检测合并后的所述第一修正区域的边界以及对应的合并后的所述第二修正区域的边界的重叠长度是否大于或者等于预定长度；所述确定单元用于在所述重叠长度大于或者等于所述预定长度的情况下，确定合并成功。
可选地，所述初始图形还包括保护环区域，所述保护环区域位于所述TEG区域内。
根据本发明实施例的另一方面，还提供了一种计算机可读存储介质，所述计算机可读存储介质包括存储的程序，其中，所述程序执行任意一种所述的方法。
根据本发明实施例的另一方面，还提供了一种处理器，所述处理器用于运行程序，其中，所述程序运行时执行任意一种所述的方法。
根据本发明实施例的另一方面，还提供了一种电子设备，包括：一个或多个处理器，存储器以及一个或多个程序，其中，所述一个或多个程序被存储在所述存储器中，并且被配置为由所述一个或多个处理器执行，所述一个或多个程序包括用于执行任意一种所述的方法。
根据本发明实施例的另一方面，还提供了一种半导体器件的制作方法，包括：提供待处理的晶圆，待处理的所述晶圆表面的结构层为光刻胶层；在所述光刻胶层上放置掩膜版，得到待曝光组件，所述掩膜版的图形为采用任一种所述的修正方法得到的；对所述待曝光组件进行曝光；对曝光后的所述晶圆进行显影。
本申请所述的掩膜版图形的修正方法中，首先获取掩膜版的初始图形，所述初始图形包括划片槽区域以及多个间隔的芯片区域，所述划片槽区域位于相邻的两个所述芯片区域之间，所述芯片区域包括芯片子区域以及第一子TEG区域，所述划片槽区域包括划片槽子区域以及第二子TEG区域，且所述第一子TEG区域以及所述第二子TEG区域相邻，所述第一子TEG区域以及所述第二子TEG区域构成TEG区域，也就是说，所述TEG区域与所述芯片子区域以及所述划片槽子区域分别邻接；然后，再对所述初始图形的除所述TEG区域之外的区域进行光学邻近效应修正，得到最终图形。相比现有技术中分别对芯片区域与框架进行OPC，再将OPC后的芯片区域与框架进行合并，造成合并后的划片槽与芯片区域的连接处有细缝的问题，本申请的所述方法在对所述初始图形进行OPC的过程中，不对所述芯片子区域以及所述划片槽子区域之间的TEG区域进行OPC，使得修正后的芯片子区域多出的多边形边缘，以及修正后的划片槽子区域多出的多边形边缘都会延伸至TEG区域，这样保证了OPC后得到的所述最终图形不会产生细缝，避免了现有技术中OPC后的掩膜版上有细缝的问题，保证了形成的最终图形的效果较好，从而保证了后续根据所述最终图形对晶圆进行曝光显影后，得到的光刻胶图形的效果较好。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了现有技术中的掩膜版的图形示意图；
图2示出了现有技术中掩膜版的图形进行OPC处理的示意图；
图3示出了根据本申请的实施例的掩膜版图形的修正方法生成的流程示意图；
图4示出了根据本申请的实施例的掩膜版的初始图形的示意图；
图5示出了根据本申请的实施例的掩膜版图形的修正装置的示意图。
其中，上述附图包括以下附图标记：
100、划片槽区域；101、TEG区域；102、芯片区域；103、细缝；104、芯片子区域；105、划片槽子区域；106、第一子TEG区域；107、第二子TEG区域；108、第一保护环区域；109、第二保护环区域。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
为了便于描述，以下对本申请实施例涉及的部分名词或术语进行说明：
OPC：光学邻近效应修正，掩膜上的图形通过曝光系统投影到光刻胶上，由于光学系统的不完善性和衍射效应，光刻胶上的图形和掩膜上的图形不完全一致，光学邻近效应修正就是使用计算方法对掩膜上的图形做修正。
正如背景技术中所说的，现有技术中的OPC后的掩膜版上有细缝，为了解决上述问题，本申请的一种典型的实施方式中，提供了一种掩膜版图形的修正方法、装置、计算机可读存储介质、处理器、电子设备以及半导体器件的制作方法。
根据本申请的实施例，提供了一种掩膜版图形的修正方法。
图3是根据本申请实施例的掩膜版图形的修正方法的流程图。如图3所示，该方法包括以下步骤：
步骤S101，获取掩膜版的初始图形，如图4所示，上述初始图形包括划片槽区域100以及多个间隔的芯片区域102，上述划片槽区域100位于相邻的两个上述芯片区域102之间，上述芯片区域102包括芯片子区域104以及第一子TEG区域106，上述划片槽区域100包括划片槽子区域105以及第二子TEG区域107，上述第一子TEG区域106以及上述第二子TEG区域107相邻，上述第一子TEG区域106以及上述第二子TEG区域107构成TEG区域101；
步骤S102，对上述初始图形的除上述TEG区域101之外的区域进行光学邻近效应修正，得到最终图形。
上述的掩膜版图形的修正方法中，首先获取掩膜版的初始图形，上述初始图形包括划片槽区域以及多个间隔的芯片区域，上述划片槽区域位于相邻的两个上述芯片区域之间，上述芯片区域包括芯片子区域以及第一子TEG区域，上述划片槽区域包括划片槽子区域以及第二子TEG区域，且上述第一子TEG区域以及上述第二子TEG区域相邻，上述第一子TEG区域以及上述第二子TEG区域构成TEG区域，也就是说，上述TEG区域与上述芯片子区域以及上述划片槽子区域分别邻接；然后，再对上述初始图形的除上述TEG区域之外的区域进行光学邻近效应修正，得到最终图形。相比现有技术中分别对芯片区域与框架进行OPC，再将OPC后的芯片区域与框架进行合并，造成合并后的划片槽与芯片区域的连接处有细缝的问题，本申请的上述方法在对上述初始图形进行OPC的过程中，不对上述芯片子区域以及上述划片槽子区域之间的TEG区域进行OPC，使得修正后的芯片子区域多出的多边形边缘，以及修正后的划片槽子区域多出的多边形边缘都会延伸至TEG区域，这样保证了OPC后得到的上述最终图形不会产生细缝，避免了现有技术中OPC后的掩膜版上有细缝的问题，保证了形成的最终图形的效果较好，从而保证了后续根据上述最终图形对晶圆进行曝光显影后，得到的光刻胶图形的效果较好。
需要说明的是，上述划片槽区域对应待光刻的晶圆上的划片槽位置，上述芯片区域对应上述晶圆上的芯片位置，上述TEG区域对应上述晶圆上的TEG图案位置。
在实际的应用过程中，上述芯片子区域内以及上述划片槽子区域内都有大量图形，都需要进行OPC。
为了进一步地保证较为简单高效地对上述初始图形中除上述TEG区域外的其他区域进行光学邻近效应修正，根据本申请的一种具体的实施例，对上述初始图形的除上述TEG区域之外的区域进行光学邻近效应修正，包括：生成用于上述光学邻近效应修正的脚本，上述脚本具有识别上述TEG区域的边界且不对上述TEG区域进行上述光学邻近效应修正的功能；采用上述脚本对上述初始图形进行上述光学邻近效应修正，得到上述最终图形。上述方法通过上述脚本运算，进一步地保证了对上述初始图形进行光学邻近效应修正时不对TEG区域进行修正，从而进一步地保证了得到的组中图形无细缝。
本申请的另一种具体的实施例中，采用上述脚本对上述初始图形进行上述光学邻近效应修正，得到上述最终图形，包括：采用上述脚本将上述初始图形分解为多个第一修正区域和多个第二修正区域，上述第一修正区域包括上述芯片子区域，上述第二修正区域包括上述划片槽子区域，上述第一修正区域与上述第二修正区域不具有重叠部分；分别对多个上述第一修正区域以及多个上述第二修正区域进行上述光学邻近效应修正；将修正后的各上述第一修正区域和修正后的各上述第二修正区域进行匹配及合并，得到上述最终图形。
在实际的应用过程中，对上述初始图形的光学邻近效应修正方法并不限于上述的方法，本领域技术人员还可以采用现有技术中任意可行的光学邻近效应修正方法对上述初始图形进行修正，只要保证不对上述初始图形的TEG区域进行修正即可。
本申请的再一种具体的实施例中，在将修正后的各上述第一修正区域和修正后的各上述第二修正区域进行匹配及合并之后，上述方法还包括：检测合并后的上述第一修正区域的边界以及对应的合并后的上述第二修正区域的边界的重叠长度是否大于或者等于预定长度；在上述重叠长度大于或者等于上述预定长度的情况下，确定合并成功。上述方法，通过对合并后的上述第一修正区域的边界以及对应的合并后的上述第二修正区域的边界的重叠长度进行检测，进一步地实现了对各上述第一修正区域和修正后的各上述第二修正区域的合并效果的监控。
根据本申请的又一种具体的实施例，上述初始图形还包括保护环区域，上述保护环区域位于TEG区域内。通过上述保护环区域，实现了对芯片子区域以及切割道子区域的保护。
在实际的应用过程中，如图4所示，多个上述保护环区域中的部分为第一保护环区域108，上述第一保护环区域108位于上述第一子TEG区域106内，其他的上述保护环区域为第二保护环区域109，上述第二保护环区域109位于上述第二子TEG区域107内。
具体地，除上述的保护环区域外，上述TEG区域内还包括多个测试元件组区域，且上述TEG区域具有上下边界。
在实际的应用过程中，上述掩膜版的第一图形文件包括上述掩膜版的最终图形，上述第一图形文件为GDS或者OAS格式的文件，上述第一图形文件包括上述掩膜版的所有工艺参数。光罩厂根据GDS或者OAS格式的上述第一图形文件，经显影工艺后，得到第二图形文件，上述第二图形文件为MEBES格式的文件。上述显影工艺可以为正显影，也可以为负显影。
需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
本申请实施例还提供了一种掩膜版图形的修正装置，需要说明的是，本申请实施例的掩膜版图形的修正装置可以用于执行本申请实施例所提供的用于掩膜版图形的修正方法。以下对本申请实施例提供的掩膜版图形的修正装置进行介绍。
图5是根据本申请实施例的掩膜版图形的修正装置的示意图。如图5所示，该装置包括获取单元10和修正单元20，其中，上述获取单元10用于获取掩膜版的初始图形，如图4所示，上述初始图形包括划片槽区域100以及多个间隔的芯片区域102，上述划片槽区域100位于相邻的两个上述芯片区域102之间，上述芯片区域102包括芯片子区域104以及第一子TEG区域106，上述划片槽区域100包括划片槽子区域105以及第二子TEG区域107，上述第一子TEG区域106以及上述第二子TEG区域107相邻，上述第一子TEG区域106以及上述第二子TEG区域107构成TEG区域101；上述修正单元20用于对上述初始图形的除上述TEG区域101之外的区域进行光学邻近效应修正，得到最终图形。
上述的掩膜版图形的修正装置中，通过上述获取单元获取掩膜版的初始图形，上述初始图形包括划片槽区域以及多个间隔的芯片区域，上述划片槽区域位于相邻的两个上述芯片区域之间，上述芯片区域包括芯片子区域以及第一子TEG区域，上述划片槽区域包括划片槽子区域以及第二子TEG区域，且上述第一子TEG区域以及上述第二子TEG区域相邻，上述第一子TEG区域以及上述第二子TEG区域构成TEG区域，也就是说，上述TEG区域与上述芯片子区域以及上述划片槽子区域分别邻接；通过上述修正单元对上述初始图形的除上述TEG区域之外的区域进行光学邻近效应修正，得到最终图形。相比现有技术中分别对芯片区域与框架进行OPC，再将OPC后的芯片区域与框架进行合并，造成合并后的划片槽与芯片区域的连接处有细缝的问题，本申请的上述装置在对上述初始图形进行OPC的过程中，不对上述芯片子区域以及上述划片槽子区域之间的TEG区域进行OPC，使得修正后的芯片子区域多出的多边形边缘，以及修正后的划片槽子区域多出的多边形边缘都会延伸至TEG区域，这样保证了OPC后得到的上述最终图形不会产生细缝，避免了现有技术中OPC后的掩膜版上有细缝的问题，保证了形成的最终图形的效果较好，从而保证了后续根据上述最终图形对晶圆进行曝光显影后，得到的光刻胶图形的效果较好。
需要说明的是，上述划片槽区域对应待光刻的晶圆上的划片槽位置，上述芯片区域对应上述晶圆上的芯片位置，上述TEG区域对应上述晶圆上的TEG图案位置。
在实际的应用过程中，上述芯片子区域内以及上述划片槽子区域内都有大量图形，都需要进行OPC。
为了进一步地保证较为简单高效地对上述初始图形中除上述TEG区域外的其他区域进行光学邻近效应修正，根据本申请的一种具体的实施例，上述修正单元包括生成模块以及修正模块，其中，上述生成模块用于生成用于上述光学邻近效应修正的脚本，上述脚本具有识别上述TEG区域的边界且不对上述TEG区域进行上述光学邻近效应修正的功能；上述修正模块用于采用上述脚本对上述初始图形进行上述光学邻近效应修正，得到上述最终图形。上述装置通过上述脚本运算，进一步地保证了对上述初始图形进行光学邻近效应修正时不对TEG区域进行修正，从而进一步地保证了得到的组中图形无细缝。
本申请的另一种具体的实施例中，上述修正模块包括分解子模块、修正子模块以及匹配子模块，其中，上述分解子模块用于采用上述脚本将上述初始图形分解为多个第一修正区域和多个第二修正区域，上述第一修正区域包括上述芯片子区域，上述第二修正区域包括上述划片槽子区域，上述第一修正区域与上述第二修正区域不具有重叠部分；上述修正子模块用于分别对多个上述第一修正区域以及多个上述第二修正区域进行上述光学邻近效应修正；上述匹配子模块用于将修正后的各上述第一修正区域和修正后的各上述第二修正区域进行匹配及合并，得到上述最终图形。
本申请的再一种具体的实施例中，上述装置还包括检测单元以及确定单元，其中，上述检测单元用于在将修正后的各上述第一修正区域和修正后的各上述第二修正区域进行匹配及合并之后，检测合并后的上述第一修正区域的边界以及对应的合并后的上述第二修正区域的边界的重叠长度是否大于或者等于预定长度；上述确定单元用于在上述重叠长度大于或者等于上述预定长度的情况下，确定合并成功。上述装置，通过对合并后的上述第一修正区域的边界以及对应的合并后的上述第二修正区域的边界的重叠长度进行检测，进一步地实现了对各上述第一修正区域和修正后的各上述第二修正区域的合并效果的监控。
根据本申请的又一种具体的实施例，上述初始图形还包括保护环区域，上述保护环区域位于TEG区域内。通过上述保护环区域，实现了对芯片子区域以及切割道子区域的保护。
在实际的应用过程中，如图4所示，多个上述保护环区域中的部分为第一保护环区域108，上述第一保护环区域108位于上述第一子TEG区域106内，其他的上述保护环区域为第二保护环区域109，上述第二保护环区域109位于上述第二子TEG区域107内。
具体地，除上述的保护环区域外，上述TEG区域内还包括多个测试元件组区域，且上述TEG区域具有上下边界。
在实际的应用过程中，上述掩膜版的第一图形文件包括上述掩膜版的最终图形，上述第一图形文件为GDS或者OAS格式的文件，上述第一图形文件包括上述掩膜版的所有工艺参数。光罩厂根据GDS或者OAS格式的上述第一图形文件，经显影工艺后，得到第二图形文件，上述第二图形文件为MEBES格式的文件。上述显影工艺可以为正显影，也可以为负显影。
上述掩膜版图形的修正装置包括处理器和存储器，上述获取单元和上述修正单元等均作为程序单元存储在存储器中，由处理器执行存储在存储器中的上述程序单元来实现相应的功能。
处理器中包含内核，由内核去存储器中调取相应的程序单元。内核可以设置一个或以上，通过调整内核参数来解决现有技术中OPC后的掩膜版上有细缝的问题。
存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)，存储器包括至少一个存储芯片区域。
本发明实施例提供了一种计算机可读存储介质，其上存储有程序，该程序被处理器执行时实现上述掩膜版图形的修正方法。
本发明实施例提供了一种处理器，上述处理器用于运行程序，其中，上述程序运行时执行上述掩膜版图形的修正方法。
本发明实施例提供了一种设备，设备包括处理器、存储器及存储在存储器上并可在处理器上运行的程序，处理器执行程序时实现至少以下步骤：
步骤S101，获取掩膜版的初始图形，上述初始图形包括划片槽区域以及多个间隔的芯片区域，上述划片槽区域位于相邻的两个上述芯片区域之间，上述芯片区域包括芯片子区域以及第一子TEG区域，上述划片槽区域包括划片槽子区域以及第二子TEG区域，上述第一子TEG区域以及上述第二子TEG区域相邻，上述第一子TEG区域以及上述第二子TEG区域构成TEG区域；
步骤S102，对上述初始图形的除上述TEG区域之外的区域进行光学邻近效应修正，得到最终图形。
本文中的设备可以是服务器、PC、PAD、手机等。
本申请还提供了一种计算机程序产品，当在数据处理设备上执行时，适于执行初始化有至少如下方法步骤的程序：
步骤S101，获取掩膜版的初始图形，上述初始图形包括划片槽区域以及多个间隔的芯片区域，上述划片槽区域位于相邻的两个上述芯片区域之间，上述芯片区域包括芯片子区域以及第一子TEG区域，上述划片槽区域包括划片槽子区域以及第二子TEG区域，上述第一子TEG区域以及上述第二子TEG区域相邻，上述第一子TEG区域以及上述第二子TEG区域构成TEG区域；
步骤S102，对上述初始图形的除上述TEG区域之外的区域进行光学邻近效应修正，得到最终图形。
根据本申请的再一种典型的实施例，还提供了一种半导体器件的制作方法，包括：提供待处理的晶圆，待处理的上述晶圆表面的结构层为光刻胶层；在上述光刻胶层上放置掩膜版，得到待曝光组件，上述掩膜版的图形为采用任一种上述的修正方法得到的；对上述待曝光组件进行曝光；对曝光后的上述晶圆进行显影。
上述半导体器件的制作方法，首先提供待处理的晶圆，待处理的上述晶圆表面的结构层为光刻胶层；然后，在上述光刻胶层上放置掩膜版，得到待曝光组件，其中，上述掩膜版的图形为采用任一种上述的修正方法得到的；最后，对上述待曝光组件进行曝光；对曝光后的上述晶圆进行显影。上述方法采用任一种上述的修正方法得到上述掩膜版的图形，并用上述掩膜版对上述待处理的晶圆进行曝光和显影，由于上述修正方法在对掩膜版的初始图形进行OPC的过程中，不对TEG区域进行OPC，使得OPC后得到的图形不会产生细缝，避免了现有技术中OPC后的掩膜版上有细缝的问题，保证了修正后上述掩膜版的图形的效果较好，从而保证了曝光以及显影后的上述晶圆的光刻胶图形的效果较好，避免了光刻胶图形产生细缝图形。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例上述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请上述的掩膜版图形的修正方法中，首先获取掩膜版的初始图形，上述初始图形包括划片槽区域以及多个间隔的芯片区域，上述划片槽区域位于相邻的两个上述芯片区域之间，上述芯片区域包括芯片子区域以及第一子TEG区域，上述划片槽区域包括划片槽子区域以及第二子TEG区域，且上述第一子TEG区域以及上述第二子TEG区域相邻，上述第一子TEG区域以及上述第二子TEG区域构成TEG区域，也就是说，上述TEG区域与上述芯片子区域以及上述划片槽子区域分别邻接；然后，再对上述初始图形的除上述TEG区域之外的区域进行光学邻近效应修正，得到最终图形。相比现有技术中分别对芯片区域与框架进行OPC，再将OPC后的芯片区域与框架进行合并，造成合并后的划片槽与芯片区域的连接处有细缝的问题，本申请的上述方法在对上述初始图形进行OPC的过程中，不对上述芯片子区域以及上述划片槽子区域之间的TEG区域进行OPC，使得修正后的芯片子区域多出的多边形边缘，以及修正后的划片槽子区域多出的多边形边缘都会延伸至TEG区域，这样保证了OPC后得到的上述最终图形不会产生细缝，避免了现有技术中OPC后的掩膜版上有细缝的问题，保证了形成的最终图形的效果较好，从而保证了后续根据上述最终图形对晶圆进行曝光显影后，得到的光刻胶图形的效果较好。
2)、本申请上述的掩膜版图形的修正装置中，通过上述获取单元获取掩膜版的初始图形，上述初始图形包括划片槽区域以及多个间隔的芯片区域，上述划片槽区域位于相邻的两个上述芯片区域之间，上述芯片区域包括芯片子区域以及第一子TEG区域，上述划片槽区域包括划片槽子区域以及第二子TEG区域，且上述第一子TEG区域以及上述第二子TEG区域相邻，上述第一子TEG区域以及上述第二子TEG区域构成TEG区域，也就是说，上述TEG区域与上述芯片子区域以及上述划片槽子区域分别邻接；通过上述修正单元对上述初始图形的除上述TEG区域之外的区域进行光学邻近效应修正，得到最终图形。相比现有技术中分别对芯片区域与框架进行OPC，再将OPC后的芯片区域与框架进行合并，造成合并后的划片槽与芯片区域的连接处有细缝的问题，本申请的上述装置在对上述初始图形进行OPC的过程中，不对上述芯片子区域以及上述划片槽子区域之间的TEG区域进行OPC，使得修正后的芯片子区域多出的多边形边缘，以及修正后的划片槽子区域多出的多边形边缘都会延伸至TEG区域，这样保证了OPC后得到的上述最终图形不会产生细缝，避免了现有技术中OPC后的掩膜版上有细缝的问题，保证了形成的最终图形的效果较好，从而保证了后续根据上述最终图形对晶圆进行曝光显影后，得到的光刻胶图形的效果较好。
3)、本申请上述半导体器件的制作方法，首先提供待处理的晶圆，待处理的上述晶圆表面的结构层为光刻胶层；然后，在上述光刻胶层上放置掩膜版，得到待曝光组件，其中，上述掩膜版的图形为采用任一种上述的修正方法得到的；最后，对上述待曝光组件进行曝光；对曝光后的上述晶圆进行显影。上述方法采用任一种上述的修正方法得到上述掩膜版的图形，并用上述掩膜版对上述待处理的晶圆进行曝光和显影，由于上述修正方法在对掩膜版的初始图形进行OPC的过程中，不对TEG区域进行OPC，使得OPC后得到的图形不会产生细缝，避免了现有技术中OPC后的掩膜版上有细缝的问题，保证了修正后上述掩膜版的图形的效果较好，从而保证了曝光以及显影后的上述晶圆的光刻胶图形的效果较好，避免了光刻胶图形产生细缝图形。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种掩膜版图形的修正方法，其特征在于，包括：
获取掩膜版的初始图形，所述初始图形包括划片槽区域以及多个间隔的芯片区域，所述划片槽区域位于相邻的两个所述芯片区域之间，所述芯片区域包括芯片子区域以及第一子TEG区域，所述划片槽区域包括划片槽子区域以及第二子TEG区域，所述第一子TEG区域以及所述第二子TEG区域相邻，所述第一子TEG区域以及所述第二子TEG区域构成TEG区域；
对所述初始图形的除所述TEG区域之外的区域进行光学邻近效应修正，得到最终图形。
2.根据权利要求1所述的方法，其特征在于，对所述初始图形的除所述TEG区域之外的区域进行光学邻近效应修正，包括：
生成用于所述光学邻近效应修正的脚本，所述脚本具有识别所述TEG区域的边界且不对所述TEG区域进行所述光学邻近效应修正的功能；
采用所述脚本对所述初始图形进行所述光学邻近效应修正，得到所述最终图形。
3.根据权利要求2所述的方法，其特征在于，采用所述脚本对所述初始图形进行所述光学邻近效应修正，得到所述最终图形，包括：
采用所述脚本将所述初始图形分解为多个第一修正区域和多个第二修正区域，所述第一修正区域包括所述芯片子区域，所述第二修正区域包括所述划片槽子区域，所述第一修正区域与所述第二修正区域不具有重叠部分；
分别对多个所述第一修正区域以及多个所述第二修正区域进行所述光学邻近效应修正；
将修正后的各所述第一修正区域和修正后的各所述第二修正区域进行匹配及合并，得到所述最终图形。
4.根据权利要求3所述的方法，其特征在于，在将修正后的各所述第一修正区域和修正后的各所述第二修正区域进行匹配及合并之后，所述方法还包括：
检测合并后的所述第一修正区域的边界以及对应的合并后的所述第二修正区域的边界的重叠长度是否大于或者等于预定长度；
在所述重叠长度大于或者等于所述预定长度的情况下，确定合并成功。
5.根据权利要求1至4中任一项所述的方法，其特征在于，所述初始图形还包括多个间隔的保护环区域，多个所述保护环区域位于所述TEG区域内。
6.根据权利要求5所述的方法，其特征在于，多个所述保护环区域中的一部分位于所述第一子TEG区域内，其他的所述保护环区域位于所述第二子TEG区域内。
7.一种掩膜版图形的修正装置，其特征在于，包括：
获取单元，用于获取掩膜版的初始图形，所述初始图形包括划片槽区域以及多个间隔的芯片区域，所述划片槽区域位于相邻的两个所述芯片区域之间，所述芯片区域包括芯片子区域以及第一子TEG区域，所述划片槽区域包括划片槽子区域以及第二子TEG区域，所述第一子TEG区域以及所述第二子TEG区域相邻，所述第一子TEG区域以及所述第二子TEG区域构成TEG区域；
修正单元，用于对所述初始图形的除所述TEG区域之外的区域进行光学邻近效应修正，得到最终图形。
8.根据权利要求7所述的装置，其特征在于，所述修正单元包括：
生成模块，用于生成用于所述光学邻近效应修正的脚本，所述脚本具有识别所述TEG区域的边界且不对所述TEG区域进行所述光学邻近效应修正的功能；
修正模块，用于采用所述脚本对所述初始图形进行所述光学邻近效应修正，得到所述最终图形。
9.根据权利要求8所述的装置，其特征在于，所述修正模块包括：
分解子模块，用于采用所述脚本将所述初始图形分解为多个第一修正区域和多个第二修正区域，所述第一修正区域包括所述芯片子区域，所述第二修正区域包括所述划片槽子区域，所述第一修正区域与所述第二修正区域不具有重叠部分；
修正子模块，用于分别对多个所述第一修正区域以及多个所述第二修正区域进行所述光学邻近效应修正；
匹配子模块，用于将修正后的各所述第一修正区域和修正后的各所述第二修正区域进行匹配及合并，得到所述最终图形。
10.根据权利要求9所述的装置，其特征在于，所述装置还包括：
检测单元，用于在将修正后的各所述第一修正区域和修正后的各所述第二修正区域进行匹配及合并之后，检测合并后的所述第一修正区域的边界以及对应的合并后的所述第二修正区域的边界的重叠长度是否大于或者等于预定长度；
确定单元，用于在所述重叠长度大于或者等于所述预定长度的情况下，确定合并成功。
11.根据权利要求7至10中任一项所述的装置，其特征在于，所述初始图形还包括保护环区域，所述保护环区域位于所述TEG区域内。
12.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质包括存储的程序，其中，所述程序执行权利要求1至6中任意一项所述的方法。
13.一种处理器，其特征在于，所述处理器用于运行程序，其中，所述程序运行时执行权利要求1至6中任意一项所述的方法。
14.一种电子设备，其特征在于，包括：一个或多个处理器，存储器以及一个或多个程序，其中，所述一个或多个程序被存储在所述存储器中，并且被配置为由所述一个或多个处理器执行，所述一个或多个程序包括用于执行权利要求1至6中任意一项所述的方法。
15.一种半导体器件的制作方法，其特征在于，包括：
提供待处理的晶圆，待处理的所述晶圆表面的结构层为光刻胶层；
在所述光刻胶层上放置掩膜版，得到待曝光组件，所述掩膜版的图形为采用权利要求1至6中任一项所述的修正方法得到的；
对所述待曝光组件进行曝光；
对曝光后的所述晶圆进行显影。
CN202110605120.4A 2021-05-31 2021-05-31 掩膜版图形的修正方法、装置以及半导体器件的制作方法 Pending CN115480443A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110605120.4A CN115480443A (zh) 2021-05-31 2021-05-31 掩膜版图形的修正方法、装置以及半导体器件的制作方法
PCT/CN2021/110608 WO2022252387A1 (zh) 2021-05-31 2021-08-04 掩膜版图形的修正方法、装置以及半导体器件的制作方法
US17/647,730 US20220382142A1 (en) 2021-05-31 2022-01-11 Method for correcting mask pattern, apparatus for correcting mask pattern and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110605120.4A CN115480443A (zh) 2021-05-31 2021-05-31 掩膜版图形的修正方法、装置以及半导体器件的制作方法

Publications (1)

Publication Number Publication Date
CN115480443A true CN115480443A (zh) 2022-12-16

Family

ID=84323798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110605120.4A Pending CN115480443A (zh) 2021-05-31 2021-05-31 掩膜版图形的修正方法、装置以及半导体器件的制作方法

Country Status (2)

Country Link
CN (1) CN115480443A (zh)
WO (1) WO2022252387A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116107154A (zh) * 2023-04-13 2023-05-12 长鑫存储技术有限公司 掩膜版数据生成方法、装置、设备及介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW486753B (en) * 1997-08-22 2002-05-11 Toshiba Corp Method for aligning pattern of optical mask and optical mask used in the method
JP4460794B2 (ja) * 2001-04-23 2010-05-12 株式会社東芝 露光マスクのパターン補正方法、パターン形成方法およびプログラム
JP2005191249A (ja) * 2003-12-25 2005-07-14 Semiconductor Leading Edge Technologies Inc Ｔｅｇ配線構造及び半導体基板
JP2007287928A (ja) * 2006-04-17 2007-11-01 Nec Electronics Corp 半導体集積回路およびその製造方法ならびにマスク
JP2010156875A (ja) * 2008-12-27 2010-07-15 Toshiba Corp パターン補正支援方法およびパターン補正支援プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116107154A (zh) * 2023-04-13 2023-05-12 长鑫存储技术有限公司 掩膜版数据生成方法、装置、设备及介质
CN116107154B (zh) * 2023-04-13 2023-09-05 长鑫存储技术有限公司 掩膜版数据生成方法、装置、设备及介质

Also Published As

Publication number Publication date
WO2022252387A1 (zh) 2022-12-08

Similar Documents

Publication Publication Date Title
US7765515B2 (en) Pattern match based optical proximity correction and verification of integrated circuit layout
US8541147B2 (en) System and method of selective optical pattern enhancement for semiconductor manufacturing
JP2002258463A (ja) フォトマスクパタン欠陥検査方法および微細図形パタンの検出方法
KR101791726B1 (ko) 반사성 리소그래픽 마스크 블랭크를 검사하고 마스크 품질을 향상시키기 위한 방법 및 장치
JP6418786B2 (ja) パターンの作成方法、プログラムおよび情報処理装置
TWI768471B (zh) 產生積體電路的光罩資料準備方法及非暫時性電腦可讀媒體
US8826193B1 (en) Detection and removal of self-aligned double patterning artifacts
CN115480443A (zh) 掩膜版图形的修正方法、装置以及半导体器件的制作方法
CN104166304B (zh) 修正辅助图案的方法
JP4225745B2 (ja) パターン転写用フォトマスクのパターンレイアウト方法および半導体装置の製造方法
US20220382142A1 (en) Method for correcting mask pattern, apparatus for correcting mask pattern and method for manufacturing semiconductor device
US10192861B1 (en) OPC method for a shallow ion implanting layer
CN111612805A (zh) 一种掩模边界检测方法、计算机可读存储介质及系统
US8383299B2 (en) Double patterning mask set and method of forming thereof
JP2010217428A (ja) パターン検証方法、検証装置及びプログラム
US20060206853A1 (en) Method of producing mask inspection data, method of manufacturing a photo mask and method of manufacturing a semiconductor device
CN115993753A (zh) 光学邻近修正方法及系统、掩膜版、设备及存储介质
US8233695B2 (en) Generating image inspection data from subtracted corner-processed design data
JP2007081293A (ja) 検査方法、半導体装置の製造方法およびプログラム
KR102630568B1 (ko) 반도체 소자의 제조 방법
CN116954039B (zh) 确定光刻工艺窗口的方法、装置、存储介质及电子设备
US9081284B2 (en) Method of manufacturing forming conductive line pattern in boundary region
CN117170181B (zh) 掩膜版清洁方法、装置和计算机可读存储介质
CN114690546A (zh) 光罩的缺陷的修复方法、修复装置和光罩的修复系统
CN113075866B (zh) 一种半导体器件制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination