TWI652719B - 半導體元件之精細線圖案形成方法 - Google Patents

半導體元件之精細線圖案形成方法 Download PDF

Info

Publication number
TWI652719B
TWI652719B TW106133766A TW106133766A TWI652719B TW I652719 B TWI652719 B TW I652719B TW 106133766 A TW106133766 A TW 106133766A TW 106133766 A TW106133766 A TW 106133766A TW I652719 B TWI652719 B TW I652719B
Authority
TW
Taiwan
Prior art keywords
forming
spacers
linear core
spacer
line pattern
Prior art date
Application number
TW106133766A
Other languages
English (en)
Other versions
TW201913721A (zh
Inventor
施信益
林智清
曾自立
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI652719B publication Critical patent/TWI652719B/zh
Publication of TW201913721A publication Critical patent/TW201913721A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體元件之精細線圖案形成方法,包含:形成複數個線性核心結構於設置於目標層上之至少一硬遮罩層上;形成複數個第一間隔物於線性核心結構的側壁上;移除線性核心結構;形成複數個第二間隔物於第一間隔物的側壁上;蝕刻硬遮罩層由第一間隔物與第二間隔物所暴露出之複數個暴露部位;以及移除第一間隔物與第二間隔物。

Description

半導體元件之精細線圖案形成方法
本揭露是有關於一種半導體元件之精細線圖案形成方法。
隨著半導體元件的集成度的增加,用於形成具有小於光刻製程的最小分辨率的間距或直徑的精細線圖案的各種雙重圖案化技術(Double Patterning Techniques,DPT)已被發展出。
一般來說,有兩種主要的雙重圖案化技術:LELE(Litho-Etch-Litho-Etch)雙重圖案化技術和自對準雙重圖案化(Self-Aligned Double Patterning,SADP)技術。在過程開發和設計流程實施方面,LELE雙重圖案化技術比SADP技術成熟得多,而SADP技術具有比LELE雙重圖案化技術更強的擴展潛力,因為其尖端-尖端(tip-tip)和尖端-側(tip-side)的設計規則較小,以及其內在的自對準屬性。
有鑑於此,本揭露之一目的在於提出一種半導體 元件之精細線圖案形成方法。
為了達到上述目的,依據本揭露之一實施方式,一種精細線圖案形成方法包含:形成複數個線性核心結構於設置於目標層上之至少一硬遮罩層上;形成複數個第一間隔物於線性核心結構的側壁上;移除線性核心結構;形成複數個第二間隔物於第一間隔物的側壁上;蝕刻硬遮罩層由第一間隔物與第二間隔物所暴露出之複數個暴露部位;以及移除第一間隔物與第二間隔物。
於一或多個實施方式中,前述形成線性核心結構的步驟包含:等距地形成線性核心結構於硬遮罩層上,其中線性核心結構之線寬實質上等於線性核心結構之線節距的一半。
於一或多個實施方式中,前述半導體元件之精細線圖案形成方法進一步包含:在形成第一間隔物的步驟之前,修整線性核心結構,其中經修整之線性核心結構之線寬小於線節距的一半。
於一或多個實施方式中,前述經修整之線性核心結構之線寬等於或大於線節距的四分之一。
於一或多個實施方式中,前述線性核心結構沿著第一方向延伸,並沿著第二方向排列。
於一或多個實施方式中,前述第一方向垂直於第二方向。
於一或多個實施方式中,前述第一間隔物與第二間隔物形成複數個島狀結構。每一島狀結構具有兩線圖案。線圖案沿著第一方向延伸,並沿著第二方向排列。線圖案之線寬 大於島狀結構中之任兩相鄰者之間之距離。
於一或多個實施方式中,前述線圖案之線寬等於或大於線節距的四分之一。
於一或多個實施方式中,前述形成第一間隔物的步驟包含:形成第一間隔層於硬遮罩層的頂面、線性核心結構的側壁以及線性核心結構的頂面;以及移除第一間隔層位於硬遮罩層的頂面上以及線性核心結構的頂面上的部位,以保留第一間隔層位於線性核心結構的側壁上的部位。
於一或多個實施方式中,前述形成第二間隔物的步驟包含:形成第二間隔層於硬遮罩層的頂面、第一間隔物的側壁以及第一間隔物的頂面;以及移除第二間隔層位於硬遮罩層的頂面上以及第一間隔物的頂面上的部位,以保留第二間隔層位於第一間隔物的側壁上的部位。
於一或多個實施方式中,前述第一間隔物之厚度大於第二間隔物之厚度。
於一或多個實施方式中,前述蝕刻的步驟包含蝕刻暴露部位,直到目標層由硬遮罩層所暴露出。
於一或多個實施方式中,前述移除線性核心結構的步驟係在形成第一間隔物的步驟之後且在形成第二間隔物的步驟之前所執行。
綜上所述,本揭露之半導體元件之精細線圖案形成方法可有效地形成具有小於光刻製程設備的最小分辨率之狹小間距的精細線圖案。
以上所述僅係用以闡述本揭露所欲解決的問題、 解決問題的技術手段、及其產生的功效等等,本揭露之具體細節將在下文的實施方式及相關圖式中詳細介紹。
100‧‧‧目標層
110‧‧‧第一硬遮罩層
120‧‧‧第二硬遮罩層
130‧‧‧線性核心結構
140‧‧‧第一間隔物
150‧‧‧第二間隔物
D1‧‧‧第一方向
D2‧‧‧第二方向
LP1、LP2‧‧‧線節距
S‧‧‧距離
W1、W2、W3‧‧‧線寬
為讓本揭露之上述和其他目的、特徵、優點與實施方式能更明顯易懂,所圖式式之說明如下: 第1A圖、第2A圖、第3A圖、第4A圖、第5A圖、第6A圖、第7A圖以及第8A圖為分別繪示根據本揭露一些實施方式之半導體元件之精細線圖案形成方法於不同步驟階段中的上視圖。
第1B圖、第2B圖、第3B圖、第4B圖、第5B圖、第6B圖、第7B圖以及第8B圖為分別繪示第1A圖、第2A圖、第3A圖、第4A圖、第5A圖、第6A圖、第7A圖以及第8A圖中的結構沿著線段A-A’的縱剖面圖。
以下將詳細參考本揭露之複數個實施方式,其實施例在圖式中繪示出。盡可能地,在圖式和說明書中使用相同的元件符號來指代相同或相似的元件。然而,本揭露的特定結構和功能細節僅僅是為了描述示例性實施方式的目的而具有代表性的,並且因此可以以許多替代形式實現,並且不應被解釋為僅限於本揭露所闡述的示例性實施方式。因此,應當理解,本揭露並不意圖將示例性實施方式限制為所揭示的特定形式。相反地,示例性實施方式將覆蓋落入本揭露公開範圍內的所有修改,等同物和替代方案。
在圖式中,為了清楚起見,層和區域的厚度可能被誇大,並且在圖式的描述中相同的元件符號表示相同的元件。
在本揭露中,使用第一、第二與第三等等之詞彙,是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此,在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊,而不脫離本揭露的本意。
當一元件被稱為『連接』或『耦接』至另一元件時,它可以為直接連接或耦接至另一元件,又或是其中有一額外元件存在。用於描述元件之間的關係的其他詞彙應該以類似的方式來解釋(例如,『在…之間』與『直接在…之間』、『相鄰』與『直接相鄰』,等)。
於本揭露中,除非內文中對於冠詞有所特別限定,否則『一』與『該』可泛指單一個或多個。將進一步理解的是,本文中所使用之『包含』、『包含』、『具有』及相似詞彙,指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件,但不排除其所述或額外的其一個或多個其它特徵、區域、整數、步驟、操作、元件、組件,與/或其中之群組。
此外,相對詞彙,如『下』或『底部』與『上』或『頂部』,用來描述文中在圖式中所示的一元件與另一元件 之關係。相對詞彙是用來描述裝置在圖式中所描述之外的不同方位是可以被理解的。例如,如果一圖式中的裝置被翻轉,元件將會被描述原為位於其它元件之『下』側將被定向為位於其他元件之『上』側。例示性的詞彙『下』,根據圖式的特定方位可以包含『下』和『上』兩種方位。同樣地,如果一圖式中的裝置被翻轉,元件將會被描述原為位於其它元件之『下方』或『之下』將被定向為位於其他元件上之『上方』。例示性的詞彙『下方』或『之下』,可以包含『上方』和『上方』兩種方位。
本文係參照剖面圖式描述示例性實施方式,這些剖面圖式為理想化實施方式(和中間結構)。因此,作為例如製造技術和/或公差的結果的圖式的形狀的變化是可以預期的。因此,示例性實施方式不應被解釋為限於本揭露所示的區域的特定形狀,而是可以包含例如由製造產生的形狀的偏差。
還應當注意,在一些替代實施方式中,所注意的功能/動作可以不按圖式中所示的順序進行。例如,取決於所涉及的功能/動作,連續示出的兩個圖式實際上可以基本上同時執行或有時可以以相反的順序執行。
除非另有定義,本文使用的所有術語(包含技術和科學術語)具有與本實施方式所屬技術領域具有通常知識者通常理解的相同的含義。還將進一步理解,諸如常用詞典中定義的術語應被解釋為具有與相關領域背景下的含義一致的含義,並且不會以理想化或過度正式的方式解釋,除非明確如此定義。
本揭露的示例性實施方式提供了半導體元件之精細線圖案形成方法。
請參照第1A圖以及第1B圖。於一些實施方式中,半導體元件之精細線圖案形成方法包含:形成第一硬遮罩層110於目標層100上;形成第二硬遮罩層120於第一硬遮罩層110上;以及形成複數個線性核心結構130於第二硬遮罩層120上。
於一些實施方式中,第一硬遮罩層110可包含矽(Si)、二氧化矽(SiO2)、氮化矽(SiN)、氮氧化矽(SiON)等。第二硬遮罩層120可包含Si、SiO2、SiN、SiON、碳化矽(SiC)等。
於一些實施方式中,前述形成線性核心結構130的步驟可包含:形成一光阻層(圖未示)於第二硬遮罩層120上;以及對光阻層執行光刻製程以形成線性核心結構130。
於一些實施方式中,線性核心結構130沿著第一方向D1延伸,並沿著第二方向D2排列(請參照第1A圖)。於一些實施方式中,第一方向D1垂直於該第二方向D2,但本揭露並不以此為限。
於一些實施方式中,前述形成線性核心結構130的步驟包含等距地形成線性核心結構130於第二硬遮罩層120上,其中線性核心結構130之線寬W1實質上等於線性核心結構130之線節距LP1的一半。舉例來說,線性核心結構130之線節距LP1可介於100至120奈米的範圍,而線性核心結構130之線寬W1可介於50至60奈米的範圍。於一些實施方式中,線性核 心結構130之線節距LP1等於可由光刻設備所形成之最小線節距。
請參照第2A圖以及第2B圖。於一些實施方式中,半導體元件之精細線圖案形成方法可進一步包含修整線性核心結構130,其中經修整之線性核心結構130之線寬W2小於線節距LP1的一半。於一些實施方式中,經修整之線性核心結構130之線寬W2可等於或大於線節距LP1的四分之一。舉例來說,線性核心結構130之線節距LP1可介於100至120奈米的範圍,而經修整之線性核心結構130之線寬W2可介於40至50奈米的範圍。
請參照第3A圖至第4B圖。於一些實施方式中,半導體元件之精細線圖案形成方法可進一步包含形成複數個第一間隔物140於線性核心結構130的側壁(亦即,外側壁)上。
於一些實施方式中,前述形成第一間隔物140的步驟可包含:形成第一間隔層(圖未示)於第二硬遮罩層120的頂面、線性核心結構130的側壁以及線性核心結構130的頂面;以及移除第一間隔層位於第二硬遮罩層120的頂面上以及線性核心結構130的頂面上的部位,以保留第一間隔層位於線性核心結構130的側壁上的部位。也就是說,第一間隔層位於線性核心結構130的外側壁上的部位即作為第一間隔物140。
於一些實施方式中,前述形成第一間隔層的步驟可包含藉由原子層沉積(Atomic layer deposition,ALD)製程毯覆式地(blanket)形成第一間隔層。於一些實施方式中,前述移除第一間隔層位於第二硬遮罩層120的頂面上以及線性核 心結構130的頂面上的部位的步驟係藉由蝕刻第一間隔層的水平部位而執行。
於一些實施方式中,第一間隔層可包含SiN、一氧化矽(SiO)等。
請參照第5A圖以及第5B圖。於一些實施方式中,半導體元件之精細線圖案形成方法可進一步包含移除線性核心結構130。於一些實施方式中,由光阻層所製成之線性核心結構130可藉由利用氧氣燒掉的方式移除,但本揭露並不以此為限。在線性核心結構130移除之後,留在第二硬遮罩層120上的第一間隔物140呈環形。
請參照第6A圖至第7B圖。於一些實施方式中,半導體元件之精細線圖案形成方法可進一步包含形成複數個第二間隔物150於第一間隔物140的側壁(包含內側壁與外側壁)上。
於一些實施方式中,前述形成第二間隔物150的步驟可包含:形成第二間隔層(圖未示)於第二硬遮罩層120的頂面、第一間隔物140的側壁以及第一間隔物140的頂面;以及移除第二間隔層位於第二硬遮罩層120的頂面上以及第一間隔物140的頂面上的部位,以保留第二間隔層位於第一間隔物140的側壁上的部位。也就是說,第二間隔層位於第一間隔物140的內側壁與外側壁上的部位即作為第二間隔物150。
於一些實施方式中,前述形成第二間隔層的步驟可包含藉由ALD製程毯覆式地形成第二間隔層。於一些實施方式中,前述移除第二間隔層位於第二硬遮罩層120的頂面上以 及第一間隔物140的頂面上的部位的步驟係藉由蝕刻第二間隔層的水平部位而執行。
於一些實施方式中,第二間隔層可包含SiN、SiO等。於一些實施方式中,第一間隔層與第二間隔層可由相同材料所製成。
於一些實施方式中,第一間隔物140之厚度大於第二間隔物150之厚度。於一些實施方式中,第一間隔物140與第二間隔物150形成複數個島狀結構,其中每一第一間隔物140由第二間隔物150中之對應兩者所環繞。每一島狀結構具有兩線圖案。線圖案沿著第一方向D1延伸,並沿著第二方向D2排列(請參照第7A圖)。於一些實施方式中,島狀結構的線圖案可在第二方向D2上等距。也就是說,島狀結構的線圖案可具有一恆定的線節距LP2(請參照第7B圖)。
於一些實施方式中,線圖案之線寬W3(請參照第7A圖)大於島狀結構中之任兩相鄰者之間之距離S。於一些實施方式中,線圖案之線寬W3等於或大於線性核心結構130之線節距LP1的四分之一(請參照第7A圖)。舉例來說,線性核心結構130之線節距LP1可介於100至120奈米的範圍,而線圖案之線寬W3可介於40至50奈米的範圍。因此,藉由透過對具有小於光刻製程設備的最小分辨率之線性核心結構130進行多重沉積/蝕刻製程,本揭露於不同實施方式中所形成的精細線圖案可具有狹小間距(亦即,前述距離S)。
請參照第8A圖以及第8B圖。於一些實施方式中,半導體元件之精細線圖案形成方法可進一步包含:蝕刻第 二硬遮罩層120由第一間隔物140與第二間隔物150所暴露出之複數個暴露部位;以及移除第一間隔物140與第二間隔物150。於一些實施方式中,前述蝕刻第二硬遮罩層120的步驟可包含蝕刻第二硬遮罩層120之暴露部位,直到目標層100由第二硬遮罩層120與第一硬遮罩層110所暴露出。藉此,線圖案藉由第一間隔物140與第二間隔物150所形成之圖案即可被轉移至第一硬遮罩層110與第二硬遮罩層120。於一些實施方式中,前述移除第一間隔物140與第二間隔物150的步驟可藉由蝕刻而執行。
於一些實施方式中,前述蝕刻第二硬遮罩層120的步驟可包含蝕刻第二硬遮罩層120之暴露部位,直到目標層100的部位被蝕刻。藉此,線圖案藉由第一間隔物140與第二間隔物150所形成之圖案即可進一步被轉移至目標層100。
於一些實施方式中,目標層100為形成於一基材(圖未示)上之一金屬層,但本揭露並不以此為限。
由以上對於本揭露之具體實施方式之詳述,可以明顯地看出,藉由透過對具有小於光刻製程設備的最小分辨率之線性核心結構進行多重沉積/蝕刻製程,本揭露於不同實施方式中所形成的精細線圖案可具有狹小間距。藉此,半導體元件的集成度可獲得改善。並且,在用以形成精細線圖案之先進光刻製程無法過度使用時,本揭露可藉由簡單製程穩定地形成精細線圖案。換句話說,根據本揭露不同實施方式之半導體元件之精細線圖案形成方法可藉由一次光刻製程以及已知材料之沉積和回蝕製程提供高密度線圖案,並不需要使用高價位之 半導體製造設備、製程及材料。
雖然本揭露已以實施方式揭露如上,然其並不用以限定本揭露,任何熟習此技藝者,在不脫離本揭露的精神和範圍內,當可作各種的更動與潤飾,因此本揭露的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (12)

  1. 一種半導體元件之精細線圖案形成方法,包含:形成複數個線性核心結構於設置於一目標層上之至少一硬遮罩層上,其中該些線性核心結構沿著一第一方向延伸,並沿著一第二方向排列;形成複數個第一間隔物於該些線性核心結構的側壁上;移除該些線性核心結構;形成複數個第二間隔物於該些第一間隔物的側壁上,使得每一該些第一間隔物由該些第二間隔物中之對應兩者所環繞,且該第一間隔物及該兩第二間隔物呈環狀;蝕刻該硬遮罩層由該些第一間隔物與該些第二間隔物所暴露出之複數個暴露部位;以及移除該些第一間隔物與該些第二間隔物。
  2. 如請求項第1項所述之半導體元件之精細線圖案形成方法,其中該形成該些線性核心結構包含:等距地形成該些線性核心結構於該硬遮罩層上,其中該些線性核心結構之一線寬實質上等於該些線性核心結構之一線節距的一半。
  3. 如請求項第2項所述之半導體元件之精細線圖案形成方法,進一步包含:在該形成該些第一間隔物之前,修整該些線性核心結構,其中經修整之該些線性核心結構之一線寬小於該線節距的一半。
  4. 如請求項第3項所述之半導體元件之精細線圖案形成方法,其中經修整之該些線性核心結構之該線寬等於或大於該線節距的四分之一。
  5. 如請求項第1項所述之半導體元件之精細線圖案形成方法,其中該第一方向垂直於該第二方向。
  6. 如請求項第2項所述之半導體元件之精細線圖案形成方法,其中該些第一間隔物與該些第二間隔物形成複數個島狀結構,每一該些島狀結構具有兩線圖案,該些線圖案沿著該第一方向延伸,並沿著該第二方向排列,並且該些線圖案之一線寬大於該些島狀結構中之任兩相鄰者之間之一距離。
  7. 如請求項第6項所述之半導體元件之精細線圖案形成方法,其中該些線圖案之該線寬等於或大於該線節距的四分之一。
  8. 如請求項第1項所述之半導體元件之精細線圖案形成方法,其中該形成該些第一間隔物包含:形成一第一間隔層於該硬遮罩層的頂面、該些線性核心結構的側壁以及該些線性核心結構的頂面;以及移除該第一間隔層位於該硬遮罩層的頂面上以及該些線性核心結構的頂面上的部位,以保留該第一間隔層位於該些線性核心結構的側壁上的部位。
  9. 如請求項第1項所述之半導體元件之精細線圖案形成方法,其中該形成該些第二間隔物包含:形成一第二間隔層於該硬遮罩層的頂面、該些第一間隔物的側壁以及該些第一間隔物的頂面;以及移除該第二間隔層位於該硬遮罩層的頂面上以及該些第一間隔物的頂面上的部位,以保留該第二間隔層位於該些第一間隔物的側壁上的部位。
  10. 如請求項第1項所述之半導體元件之精細線圖案形成方法,其中該些第一間隔物之一厚度大於該些第二間隔物之一厚度。
  11. 如請求項第1項所述之半導體元件之精細線圖案形成方法,其中該蝕刻包含蝕刻該些暴露部位,直到該目標層由該硬遮罩層所暴露出。
  12. 如請求項第1項所述之半導體元件之精細線圖案形成方法,其中該移除該些線性核心結構係在該形成該些第一間隔物之後且在該形成該些第二間隔物之前所執行。
TW106133766A 2017-08-17 2017-09-29 半導體元件之精細線圖案形成方法 TWI652719B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/679,176 US20190057870A1 (en) 2017-08-17 2017-08-17 Method of forming fine line patterns of semiconductor devices
US15/679,176 2017-08-17

Publications (2)

Publication Number Publication Date
TWI652719B true TWI652719B (zh) 2019-03-01
TW201913721A TW201913721A (zh) 2019-04-01

Family

ID=65361335

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106133766A TWI652719B (zh) 2017-08-17 2017-09-29 半導體元件之精細線圖案形成方法

Country Status (3)

Country Link
US (1) US20190057870A1 (zh)
CN (1) CN109411333A (zh)
TW (1) TWI652719B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783272B (zh) * 2019-10-17 2022-05-27 上海华力集成电路制造有限公司 鳍式场效应晶体管的截断工艺方法

Also Published As

Publication number Publication date
TW201913721A (zh) 2019-04-01
CN109411333A (zh) 2019-03-01
US20190057870A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
KR102250656B1 (ko) 반도체 소자의 패턴 형성 방법
US10049919B2 (en) Semiconductor device including a target integrated circuit pattern
KR101576335B1 (ko) 집적 회로 패터닝 방법
KR101159954B1 (ko) 반도체 소자의 형성 방법
US8728945B2 (en) Method for patterning sublithographic features
KR20110055912A (ko) 반도체 소자의 콘택홀 형성방법
TW200901278A (en) Method of fabricating pattern in semiconductor device using spacer
US20080064216A1 (en) Method of manufacturing flash memory device
TWI653687B (zh) 半導體元件及其製作方法
TWI635530B (zh) 半導體元件之精細線圖案形成方法
TWI652719B (zh) 半導體元件之精細線圖案形成方法
KR20090093869A (ko) 반도체 장치를 제조하는 방법
KR101057191B1 (ko) 반도체 소자의 미세 패턴 형성방법
TWI555119B (zh) 具有氣隙的結構的形成方法
TWI644360B (zh) 半導體元件之精細島狀圖案形成方法
CN109427555B (zh) 半导体元件的密孔图案形成方法
TWI538015B (zh) 半導體元件的製作方法
TWI652723B (zh) 半導體元件之精細島狀圖案形成方法
CN109494187B (zh) 半导体结构的制作方法
TW202038313A (zh) 分離閘結構之製造方法及分離閘結構
TWI704647B (zh) 積體電路及其製程
KR20090102165A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20080100682A (ko) 중첩 마크용 노광 마스크 및 이를 이용한 중첩 마크 형성방법
KR20070002594A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR20050073320A (ko) 나노 스페이스의 다양한 피치 패턴을 형성하는 방법