KR100578763B1 - 티형 게이트의 제조방법 - Google Patents
티형 게이트의 제조방법 Download PDFInfo
- Publication number
- KR100578763B1 KR100578763B1 KR1020040081397A KR20040081397A KR100578763B1 KR 100578763 B1 KR100578763 B1 KR 100578763B1 KR 1020040081397 A KR1020040081397 A KR 1020040081397A KR 20040081397 A KR20040081397 A KR 20040081397A KR 100578763 B1 KR100578763 B1 KR 100578763B1
- Authority
- KR
- South Korea
- Prior art keywords
- tee
- film
- photoresist film
- type gate
- shape
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 45
- 238000010894 electron beam technology Methods 0.000 claims abstract description 17
- 230000000903 blocking effect Effects 0.000 claims description 23
- 230000037237 body shape Effects 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000000313 electron-beam-induced deposition Methods 0.000 claims 1
- 239000007788 liquid Substances 0.000 claims 1
- 239000007769 metal material Substances 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000000206 photolithography Methods 0.000 abstract description 3
- 230000004888 barrier function Effects 0.000 abstract description 2
- 238000001459 lithography Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 6
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 티형 게이트의 제조방법에 관한 것으로, 보다 상세하게는 전자빔과 광 리소그라피 공정을 이용하여 한 종류의 감광막에서 두 종류의 형상을 형성하고, 소정 두께의 차단막을 형상반전용 상층 감광막과 하층 감광막 사이에 위치되도록 게재함으로써, 화합물 반도체 소자의 제작공정을 용이하게 할 수 있을 뿐만 아니라 제조수율의 향상 및 공정단계의 간략화에 의한 제작비용 절감 효과를 기대할 수 있는 효과가 있다.
화합물 반도체 소자, 티형 게이트, 감광막, 리소그라피
Description
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 티형 게이트의 제조방법을 설명하기 위한 단면도.
*** 도면의 주요 부분에 대한 부호 설명 ***
100 : 기판, 110 : 하층 감광막,
120 : 차단막, 130 : 상층 감광막,
130' : 연쇄결합이 일어난 상층 감광막 영역,
135 : 티형 게이트의 머리형상,
140,140',200 : 티형 게이트의 몸통형상,
150 : 전자빔, 160,190 : 자외선 광,
170 : 마스크, 180 : 열,
210 : 음각형태을 갖는 티형 게이트의 머리형상,
210' : 언더 컷 형태를 갖는 티형 게이트의 몸통형상,
220 : 금속막, 230 : 티형 게이트 금속형상
본 발명은 티형 게이트의 제조방법에 관한 것으로, 보다 상세하게는 전자빔과 광 리소그라피 기술을 이용하여 한 종류의 감광막에서 두 종류의 형상을 형성하고, 차단막을 형상반전용 상층 감광막 및 하층 감광막 사이에 위치되도록 게재함으로써, 화합물 반도체 소자의 제작공정을 용이하게 할 수 있을 뿐만 아니라 제조수율의 향상 및 공정단계의 간략화에 의한 제작비용 절감 효과를 기대할 수 있는 티형 게이트의 제조방법에 관한 것이다.
일반적으로, 고성능 트랜지스터로 초고주파 특성을 갖으며 게이트 전극의 기생성분이 적고, 신뢰성이 높으며 고속동작이 가능한 금속-반도체 전계효과 트랜지스터(MESFET), 고전자 이동도 트랜지스터(HEMT) 및 이종접합 바이폴라 트랜지스터(HBT) 등과 같은 화합물 반도체 소자의 제조방법 중에서 핵심 부분인 티형 게이트 제작은 티형 게이트 몸통과 티형 게이트 머리형상을 형성시키기 위해 각 형상별로 감광막(Photo Resist, PR)을 각각 따로 적용한다. 이러한 공정방법은 미세형상 구현의 어려움과 공정단계가 복잡하고, 소자제조 구현이 용이하지 않음으로 인해 소자구현에 어려움이 있다.
이러한 종래의 티형 게이트 형성 공정방법에서 미세한 티형 게이트 다리형상은 전자빔을 이용하여 1차 감광막에 노광 및 현상 공정과정을 통하여 형성한다. 그러나, 상기 전자빔으로 직접 묘사법을 이용하여 미세 형상을 형성시키는데 있어 금속막 보다 절연막 상에서의 감광막을 적용하는 것이 전자충전효과(electron charging effect)로 인해 더욱 어렵다.
또한, 정의된 감광막 미세 형상을 장벽(masking)으로 하여 하층의 절연막에 그 형상을 전이시키는 과정에 있어서도 기판의 손상을 방지하기 위해 절연막의 일정 두께가 남도록 하는 건식식각 공정과 남은 잔류막을 기판의 손상 없이 제거하기 위한 습식식각 공정으로 이루어지는 2단계 식각 공정이 요구되어 공정단계가 길어지는 단점들이 있다.
이러한 종래의 공정방법은 공정단계가 길뿐만 아니라 미세 형상 형성의 어려움 및 금속 증착 시 요구되는 낮은 금속 피복률을 만족시키지 못해 금속 리프트 오프(lift-off) 공정이 원활이 이루어지지 않는 문제점들이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 전자빔과 광 리소그라피 공정을 이용하여 한 종류의 감광막에서 두 종류의 형상을 형성하고, 소정 두께의 차단막을 형상반전용 상층 감광막과 하층 감광막 사이에 위치되도록 게재함으로써, 화합물 반도체 소자의 제작공정을 용이하게 할 수 있을 뿐만 아니라 제조수율의 향상 및 공정단계의 간략화에 의한 제작비용 절감 효과를 기대할 수 있는 티형 게이트의 제조방법을 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 일 측면은, (a) 기판의 상부에 소정 두께의 제1 감광막, 차단막 및 제2 감광막을 형성하는 단계; (b) 상기 제1 감광막 및 상기 차단막 상에 티형 게이트의 몸통형상을 형성하는 단계; (c) 상기 제2 감광막의 특정 부위를 노광하여 티형 게이트의 머리형상을 형성하고, 상기 티형 게이트의 머리형상 이외의 제2 감광막 영역에서 연쇄결합이 일어나도록 열처리 공정을 수행하는 단계; (d) 상기 결과물의 전체 상부면에 노광 공정을 수행한 후 상기 노광된 부분을 제거하는 단계; 및 (e) 상기 결과물의 전체 상부면에 소정 두께의 금속막을 형성한 후 상기 제1 감광막, 상기 차단막, 상기 연쇄결합이 일어난 제2 감광막 영역 및 상기 금속막을 제거하는 단계를 포함하여 이루어진 티형 게이트의 제조방법을 제공하는 것이다.
여기서, 상기 단계(a)에서 상기 차단막의 두께는 10∼30nm 정도인 것이 바람직하다.
바람직하게는, 상기 단계(b)에서 상기 티형 게이트의 몸통형상은 소정의 전자빔을 이용하여 직접 묘사법으로 상기 제2 감광막의 일 부분을 노광한 후 현상 공정을 통하여 형성하고, 건식식각 공정을 이용하여 상기 노광된 제2 감광막의 일 부분을 상기 차단막에 전이시켜 형성한다.
바람직하게는, 상기 단계(c)에서 상기 제2 감광막의 노광 시, 상기 티형 게이트의 머리형상을 가진 마스크에 소정의 자외선 광을 조사한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 티형 게이트의 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 화합물 웨이퍼 기판(100)의 상부에 자외선에 감응하는 하층 감광막(예컨대, PFi-38A)(110)을 도포하고, 상기 하층 감광막(110)의 상부에 소정 두께(예컨대, 약 20nm정도)의 차단막(예컨대, AL 또는 Ti)(120)을 증착하며, 상기 차단막(120)의 상부에 형상반전용 상층 감광막(예컨대, AZ5205)(130)을 도포한다.
도 1b를 참조하면, 소정의 전자빔(150)을 이용하여 예컨대, 직접 묘사법으로 상기 상층 감광막(130)에 노광한 후, 통상적인 현상 공정을 통하여 티형 게이트의 몸통형상(140)을 형성한다.
도 1c를 참조하면, 통상적인 건식식각 공정을 이용하여 상기 상층 감광막(130)에 형성된 티형 게이트의 몸통형상(140)을 상기 차단막(120)에 전이시켜 티형 게이트의 몸통형상(140')을 형성한다.
도 1d를 참조하면, 소정의 자외선 광(UV light)(160)을 티형 게이트의 머리형상을 가진 마스크(170)에 조사하여 특정 부위의 상층 감광막(130)를 노광한 후, 소정의 열판(미도시)을 이용하여 약 120℃에서 1분 동안 열(180)처리 공정을 수행함으로써, 상기 티형 게이트의 머리형상 이외의 상층 감광막 영역(130')에서 연쇄결합(Cross linking)이 일어나게 된다.
도 1e를 참조하면, 소정의 자외선 광(190)으로 전면 노광(Flood exposure) 공정을 수행하면, 상기 연쇄결합이 일어난 상층 감광막 영역(130')은 노광되지 않지만, 상기 연쇄결합이 일어나지 않은 특정 부위의 상층 감광막(130, 도 1d 참조)이 노광되어 티형 게이트의 머리형상(135)을 형성한다.
또한, 상기 티형 게이트의 몸통형상(140')을 통과한 자외선 광(190)은 상기 하층 감광막(110)의 노출된 영역을 노광시켜 티형 게이트의 몸통형상(200)을 형성한다.
도 1f를 참조하면, 상기 노광된 부분 즉, 상기 티형 게이트의 머리형상(135) 및 상기 티형 게이트의 몸통형상(200)을 소정의 현상액(developer)을 이용하여 현상함으로써, 상기 연쇄결합이 일어난 상층 감광막 영역(130')에 음각형태(Negative profile)를 갖는 티형 게이트의 머리형상(210)과 상기 차단막(120) 하부의 하층 감광막(110)에 언더 컷 형태를 갖는 티형 게이트의 몸통형상(210')을 동시에 형성한다.
이때, 상기 음각형태의 티형 게이트의 머리형상(210)과 상기 언더 컷 형태를 갖는 티형 게이트의 몸통형상(210')은 후술하는 금속막(220, 도 1g 참조) 증착 시 낮은 금속 피복률(Metal Step coverage)을 초래함으로써, 리프트 오프(lift-off) 공정이 용이하게 이루어지는 효과가 있다.
도 1g를 참조하면, 상기 결과물의 전체 상부면에 통상의 전자빔 증착장비(E-beam evaporator)(미도시)를 이용하여 소정 두께의 금속막(Ti/Pt/Au)(220)을 증착한다.
도 1h를 참조하면, 예컨대, 아세톤과 같은 감광막 제거액을 이용하여 상기 하층 감광막(110), 상기 차단막(120), 상기 연쇄결합이 일어난 상층 감광막 영역(130') 및 상기 금속막(220)을 동시에 리프트 오프(lift-off)하여 제거시킴으로써, 소정의 티형 게이트 금속형상(230) 제작을 완료한다.
전술한 바와 같이 본 발명의 티형 게이트의 제조방법에 따르면, 통상적인 전자빔과 광을 혼합하여 사용하는 제조방법에 비해 소자의 제조구현이 용이하고, 제조 공정단계의 감소 및 제조 수율이 향상될 뿐만 아니라 더 나아가 화합물 반도체 소자의 제작에 경쟁력 향상을 도모한다.
즉, 미세한 티(T) 형상을 정의하는데 요구되는 두 종류(머리 및 몸통)의 형상을 동일의 형상반전용 상층 감광막(130)을 이용함으로써, 제조공정의 단계를 축소할 수 있다.
또한, 하/상층 감광막(110)(130) 사이에 금속성의 차단막(120)을 삽입함으로써, 전자빔을 이용하여 미세 형상이 용이하게 정의되도록 함과 아울러 다음 후속 공정단계에서 상기 전자빔으로 형성된 미세한 티형 게이트의 몸통형상이 손상되지 않는 효과가 있다. 특히, 미세 형상 구현의 용이함은 전자빔 직접 묘사법으로 미세 형상 정의 시 전자축척효과(electron charging effect)로 인해 어려움이 초래되는데, 금속성의 차단막(120)을 삽입함으로써, 상기의 어려움을 효과적으로 개선할 수 있다.
그리고, 소정의 전자빔으로 형성된 미세한 티형 게이트의 몸통형상이 손상되지 않도록 식각공정을 통하여 차단막(120)에 그 형상을 전이시킴으로써 가능하게 된다.
전술한 본 발명에 따른 티형 게이트의 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것 이 가능하고 이 또한 본 발명에 속한다.
이상에서 설명한 바와 같은 본 발명의 티형 게이트의 제조방법에 따르면, 한 종류의 감광막 상에 두 종류의 게이트 형상을 구현하는 즉, 한 종류의 동일한 감광막 상에 티형 게이트의 몸통형상은 전자빔에 의해 정의하고, 티형 게이트의 머리형상은 자외선 광에 의해 정의되도록 하는 일련의 혼합 리소그라피 공정을 적용함으로써, 기존에 수행되었던 감광막 제거 및 추가 감광막 도포 공정이 불필요하게 되어 티형 게이트의 제조공정 단계를 효과적으로 감소시킬 수 있으며, 제조방법의 용이함 등으로 제조비용 감소, 제조수율 및 생산성을 향상시킬 뿐만 아니라 더 나아가 화합물 반도체 소자의 제작에 있어 경쟁력을 더욱 향상시킬 수 있는 이점이 있다.
또한, 본 발명에 따르면, 전자 빔 리소그라피 미세 형상 정의가 기존의 절연막(산화막 또는 질화막) 보다 전자축적효과가 덜한 금속성의 차단막을 상/하층 감광막 사이에 형성함으로써, 전자빔을 이용하여 미세 형상이 용이하게 정의되도록 함과 아울러 다음 후속 공정단계에서 상기 전자빔으로 형성된 미세한 티형 게이트의 몸통형상이 손상되지 않으며, 전자축척현상(electron charging effect)을 극소화하여 미세 형상 정의가 보다 용이해질 수 있는 이점이 있다.
또한, 본 발명에 따르면, 낮은 금속 피복률을 갖는 티형 게이트의 머리형상과 몸통형상을 갖는 감광막 형상을 구현함으로써, 금속 리프트 오프가 용이하게 이루어질 수 있는 이점이 있다.
또한, 본 발명에 따르면, 미세한 티형 게이트의 몸통형상과 머리형상을 정의하는데 있어 소자 구조의 특성상 미세 형상이 요구되는 티형 게이트의 몸통형상은 전자빔 직접 묘사법으로 먼저 정의한 후 차단막에 이를 전이시킴으로써, 그 미세 형상을 효과적으로 보존할 수 있는 이점이 있다.
Claims (9)
- (a) 기판의 상부에 소정 두께의 제1 감광막, 차단막 및 제2 감광막을 형성하는 단계;(b) 상기 제2 감광막 및 상기 차단막 상에 티형 게이트의 몸통형상을 형성하는 단계;(c) 상기 제2 감광막의 특정 부위를 노광하여 티형 게이트의 머리형상을 형성하고, 상기 티형 게이트의 머리형상 이외의 제2 감광막 영역에서 연쇄결합이 일어나도록 열처리 공정을 수행하는 단계;(d) 상기 결과물의 전체 상부면에 노광 공정을 수행한 후 상기 노광된 부분을 제거하는 단계; 및(e) 상기 결과물의 전체 상부면에 소정 두께의 금속막을 형성한 후 상기 제1 감광막, 상기 차단막, 상기 연쇄결합이 일어난 제2 감광막 영역 및 상기 금속막을 제거하는 단계를 포함하여 이루어진 티형 게이트의 제조방법.
- 제 1 항에 있어서, 상기 단계(a)에서 상기 차단막의 두께는 10∼30nm 정도인 것을 특징으로 하는 티형 게이트의 제조방법.
- 제 1 항에 있어서, 상기 단계(b)에서 상기 티형 게이트의 몸통형상은 소정의 전자빔을 이용하여 직접 묘사법으로 상기 제2 감광막의 일 부분을 노광한 후 현상 공정을 통하여 형성하고, 건식식각 공정을 이용하여 상기 노광된 제2 감광막의 일 부분을 상기 차단막에 전이시켜 형성하는 것을 특징으로 하는 티형 게이트의 제조방법.
- 제 1 항에 있어서, 상기 단계(c)에서 상기 제2 감광막의 노광 시, 상기 티형 게이트의 머리형상을 가진 마스크에 소정의 자외선 광을 조사하는 것을 특징으로 하는 티형 게이트의 제조방법.
- 제 1 항에 있어서, 상기 단계(c)에서 상기 열처리 공정은 소정의 열판을 이용하여 120℃에서 1분 동안 수행하는 것을 특징으로 하는 티형 게이트의 제조방법.
- 제 1 항에 있어서, 상기 단계(d)에서 전면 노광 시 소정의 자외선 광을 이용하여 상기 제2 감광막의 특정 부위 및 상기 제1 감광막에 각각 티형 게이트의 머리형상 및 티형 게이트의 몸통형상이 형성되도록 노광하는 것을 특징으로 하는 티형 게이트의 제조방법.
- 제 1 항에 있어서, 상기 단계(d)에서 소정의 현상액을 이용하여 상기 제2 감광막 영역에 음각형태를 갖는 티형 게이트의 머리형상과 상기 제1 감광막에 언더 컷 형태를 갖는 티형 게이트의 몸통형상이 동시에 형성되도록 현상하는 것을 특징 으로 하는 티형 게이트의 제조방법.
- 제 1 항에 있어서, 상기 단계(e)에서 상기 금속막은 소정의 전자빔 증착장비를 이용하여 증착하고, 소정의 감광막 제거액을 이용하여 상기 제1 감광막, 상기 차단막, 상기 연쇄결합이 일어난 제2 감광막 영역 및 상기 금속막을 동시에 리프트 오프하여 제거하는 것을 특징으로 하는 티형 게이트의 제조방법.
- 제 1 항에 있어서, 상기 차단막은 금속성의 물질로 이루어진 것을 특징으로 하는 티형 게이트의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040081397A KR100578763B1 (ko) | 2004-10-12 | 2004-10-12 | 티형 게이트의 제조방법 |
| US11/179,983 US7141464B2 (en) | 2004-10-12 | 2005-07-12 | Method of fabricating T-type gate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040081397A KR100578763B1 (ko) | 2004-10-12 | 2004-10-12 | 티형 게이트의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060032448A KR20060032448A (ko) | 2006-04-17 |
| KR100578763B1 true KR100578763B1 (ko) | 2006-05-12 |
Family
ID=36145876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040081397A KR100578763B1 (ko) | 2004-10-12 | 2004-10-12 | 티형 게이트의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7141464B2 (ko) |
| KR (1) | KR100578763B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8283221B2 (en) * | 2010-01-25 | 2012-10-09 | Ishiang Shih | Configuration and manufacturing method of low-resistance gate structures for semiconductor devices and circuits |
| KR101923968B1 (ko) | 2012-12-14 | 2018-12-03 | 한국전자통신연구원 | 트랜지스터 및 그 제조 방법 |
| KR101736270B1 (ko) | 2014-02-14 | 2017-05-17 | 한국전자통신연구원 | 안정화된 게이트 구조를 갖는 반도체 소자 및 그의 제조 방법 |
| KR102135163B1 (ko) | 2014-06-26 | 2020-07-20 | 한국전자통신연구원 | 반도체 소자 및 그 제작 방법 |
| CN109979810B (zh) * | 2019-03-08 | 2021-06-25 | 厦门市三安集成电路有限公司 | 自对准栅结构及其制作方法、自对准栅宽结构及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0166864B1 (ko) * | 1995-12-18 | 1999-02-01 | 구자홍 | 티-게이트 제조방법 |
| US5776805A (en) * | 1995-12-29 | 1998-07-07 | Lg Semicon Co., Ltd. | Method for manufacturing MESFET |
| KR100261268B1 (ko) | 1997-12-19 | 2000-08-01 | 정선종 | 리소그라피와 전기도금 방법에 의한 변형 게이트의 제작 방법 |
| KR100274153B1 (ko) | 1997-12-22 | 2000-12-15 | 정선종 | 지지대가 있는 미세한 티-형 게이트 제작방법 |
| US6524937B1 (en) * | 2000-08-23 | 2003-02-25 | Tyco Electronics Corp. | Selective T-gate process |
-
2004
- 2004-10-12 KR KR1020040081397A patent/KR100578763B1/ko not_active IP Right Cessation
-
2005
- 2005-07-12 US US11/179,983 patent/US7141464B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20060079030A1 (en) | 2006-04-13 |
| US7141464B2 (en) | 2006-11-28 |
| KR20060032448A (ko) | 2006-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6042975A (en) | Alignment techniques for photolithography utilizing multiple photoresist layers | |
| US20080008967A1 (en) | Utilization of electric field with isotropic development in photolithography | |
| KR100348902B1 (ko) | 에이치이엠티의 감마게이트 제조방법 | |
| US7915106B2 (en) | Method of fabricating T-gate | |
| US7141464B2 (en) | Method of fabricating T-type gate | |
| KR0156316B1 (ko) | 반도체장치의 패턴 형성방법 | |
| KR101052290B1 (ko) | 반도체 필라의 제조방법 및 반도체 필라가 구비된 전계효과트랜지스터 | |
| US5970328A (en) | Fabrication method of T-shaped gate electrode in semiconductor device | |
| US9443740B1 (en) | Process for forming gate of thin film transistor devices | |
| KR100564746B1 (ko) | 화합물 반도체 소자의 티형 게이트 제조 방법 | |
| JP2000058418A (ja) | パターンの形成方法 | |
| US6734528B2 (en) | Transistor with pi-gate structure and method for producing the same | |
| KR20030000475A (ko) | 패턴 형성 방법 | |
| KR100251993B1 (ko) | 티형 게이트 전도막 패턴 형성 방법 | |
| JP3106379B2 (ja) | 半導体装置の製造方法 | |
| KR100521700B1 (ko) | 반도체소자의 티형 게이트 형성방법 | |
| KR100264532B1 (ko) | 모드 또는 문턱전압이 각기 다른 전계효과 트랜지스터 제조 방법 | |
| JPH03147338A (ja) | 半導体装置の製造方法 | |
| KR20060061043A (ko) | 반도체 소자의 티형 게이트 제조방법 | |
| KR100315423B1 (ko) | 광 리소그래피 공정과 희생절연막을 사용한 미세티형(감마형) 게이트 형성방법 | |
| JP3024237B2 (ja) | 電界効果トランジスタの製造方法 | |
| CN117219494A (zh) | 光刻返工方法及半导体结构 | |
| JP2591639B2 (ja) | 半導体装置の製造方法 | |
| CN117518729A (zh) | 一种SiC功率MOSFET器件生产中的增厚光刻胶的多曝光开孔方法 | |
| KR20050096632A (ko) | 반도체소자의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |