JP2017017072A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017017072A5 JP2017017072A5 JP2015129211A JP2015129211A JP2017017072A5 JP 2017017072 A5 JP2017017072 A5 JP 2017017072A5 JP 2015129211 A JP2015129211 A JP 2015129211A JP 2015129211 A JP2015129211 A JP 2015129211A JP 2017017072 A5 JP2017017072 A5 JP 2017017072A5
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- resist film
- forming
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 238000000926 separation method Methods 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 4
- 230000000875 corresponding Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 238000005755 formation reaction Methods 0.000 claims 3
- 229920001296 polysiloxane Polymers 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 1
- 210000002381 Plasma Anatomy 0.000 description 1
Description
本発明は、複数のチップ領域と、当該複数のチップ領域を分離するためにシリコンが露出している分離領域とを半導体基板の第1の表面上に形成する領域形成工程と、前記第1の表面の裏面の第2の表面上に、前記分離領域と同じパターンで、前記分離領域の裏面に相当する第2の領域にレジスト膜が残るようにパターンニングするパターンニング工程と、前記パターンニングされたレジスト膜上を被覆するように電極膜を前記第2の表面上に成膜する成膜工程と、前記電極膜を成膜した後に、前記第1の表面の、前記露出している前記分離領域のシリコンをプラズマエッチングするエッチング工程と、前記エッチング工程の後に、前記第1の表面側から、前記パターンニングした前記第2の領域に残るレジスト膜を除去する除去工程と、を含むことを特徴とする半導体チップの分離方法。
本発明は、複数のチップ領域と、当該複数のチップ領域を分離するためにシリコンが露出している分離領域とを半導体基板の第1の表面上に形成する領域形成工程と、前記第1の表面の裏面の第2の表面上に、前記分離領域と同じパターンで、前記分離領域の裏面に相当する第2の領域にレジスト膜が残るようにパターンニングするパターンニング工程と、前記パターンニングされたレジスト膜上を被覆するように電極膜を前記第2の表面上に成膜する成膜工程と、前記電極膜を成膜した後に、前記パターンニングした前記第2の領域に残るレジスト膜と当該レジスト膜上の前記電極膜を、前記第2の表面側をウェットアッシングして除去するアッシング工程と、前記電極膜を除去した後に、前記第1の表面の、前記露出している前記分離領域のシリコンをプラズマエッチングするエッチング工程と、
を含むことを特徴とする半導体チップの分離方法。
を含むことを特徴とする半導体チップの分離方法。
Claims (7)
- 複数のチップ領域と、当該複数のチップ領域を分離するためにシリコンが露出している分離領域とを半導体基板の第1の表面上に形成する領域形成工程と、
前記第1の表面の裏面の第2の表面上に、前記分離領域と同じパターンで、前記分離領域の裏面に相当する第2の領域にレジスト膜が残るようにパターンニングするパターンニング工程と、
前記パターンニングされたレジスト膜上を被覆するように電極膜を前記第2の表面上に成膜する成膜工程と、
前記電極膜を成膜した後に、前記第1の表面の、前記露出している前記分離領域のシリコンをプラズマエッチングするエッチング工程と、
前記エッチング工程の後に、前記第1の表面側から、前記パターンニングした前記第2の領域に残るレジスト膜を除去する除去工程と、
を含むことを特徴とする半導体チップの分離方法。 - 前記電極膜を成膜した後に、前記第2の表面側をダイシングテープに貼り付ける貼付工程と、
を更に含み、
前記ダイシングテープに貼り付けた後に、前記エッチング工程で前記第1の表面から、前記露出している前記分離領域のシリコンをプラズマエッチングし、
前記エッチング工程の後に、前記除去工程で前記第1の表面側から、前記パターンニングした前記第2の領域に残るレジスト膜を除去することで、前記ダイシングテープから前記半導体基板を剥離した場合に、前記複数のチップ領域が分離することを特徴とする請求項1に記載の半導体チップの分離方法。 - 複数のチップ領域と、当該複数のチップ領域を分離するためにシリコンが露出している分離領域とを半導体基板の第1の表面上に形成する領域形成工程と、
前記第1の表面の裏面の第2の表面上に、前記分離領域と同じパターンで、前記分離領域の裏面に相当する第2の領域にレジスト膜が残るようにパターンニングするパターンニング工程と、
前記パターンニングされたレジスト膜上を被覆するように電極膜を前記第2の表面上に成膜する成膜工程と、
前記電極膜を成膜した後に、前記パターンニングした前記第2の領域に残るレジスト膜と当該レジスト膜上の前記電極膜を、前記第2の表面側をウェットアッシングして除去するアッシング工程と、
前記電極膜を除去した後に、前記第1の表面の、前記露出している前記分離領域のシリコンをプラズマエッチングするエッチング工程と、
を含むことを特徴とする半導体チップの分離方法。 - 前記レジスト膜を除去した後に、前記第2の表面側をダイシングテープに貼り付ける貼付工程と、
を更に含み、
前記ダイシングテープに貼り付けた後に、前記エッチング工程で前記第1の表面から、前記露出している前記分離領域のシリコンをプラズマエッチングし、
前記エッチング工程の後に、前記ダイシングテープから前記半導体基板を剥離した場合に、前記複数のチップ領域が分離することを特徴とする請求項3に記載の半導体チップの分離方法。 - 前記パターンニングした前記レジスト膜上の前記電極膜の成膜を抑制するべく、前記パターンニング工程では、逆テーパ形状になるようにパターンニングされたレジスト膜を前記第2の領域に形成することを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体チップの分離方法。
- 前記パターンニングされたレジスト膜上を被覆するように電極膜を前記第2の表面上に成膜することで、前記第2の領域に残るレジスト膜を用いて、前記第2の表面上の電極膜に段差をつけていることを特徴とする請求項1乃至請求項5のいずれか1項に記載の半導体チップの分離方法。
- 複数のチップ領域の第1の表面上に露出する箇所が金属膜で被覆されていることを特徴とする請求項1乃至請求項6のいずれか1項に記載の半導体チップの分離方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015129211A JP6582616B2 (ja) | 2015-06-26 | 2015-06-26 | 半導体チップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015129211A JP6582616B2 (ja) | 2015-06-26 | 2015-06-26 | 半導体チップの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017017072A JP2017017072A (ja) | 2017-01-19 |
JP2017017072A5 true JP2017017072A5 (ja) | 2018-09-13 |
JP6582616B2 JP6582616B2 (ja) | 2019-10-02 |
Family
ID=57831009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015129211A Active JP6582616B2 (ja) | 2015-06-26 | 2015-06-26 | 半導体チップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6582616B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018142976A1 (ja) * | 2017-02-01 | 2018-08-09 | 株式会社村田製作所 | Csp型半導体デバイスおよびその製造方法 |
JP2018186240A (ja) * | 2017-04-27 | 2018-11-22 | 株式会社東芝 | 半導体装置の製造方法 |
JP2020013059A (ja) * | 2018-07-20 | 2020-01-23 | 株式会社東芝 | 装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61287241A (ja) * | 1985-06-14 | 1986-12-17 | Sharp Corp | 半導体素子の製造方法 |
JPH08120443A (ja) * | 1994-10-21 | 1996-05-14 | Fuji Elelctrochem Co Ltd | リフトオフによる膜パターン形成方法 |
DE10031252A1 (de) * | 2000-06-27 | 2002-01-10 | Bosch Gmbh Robert | Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips |
JP2002184698A (ja) * | 2000-12-18 | 2002-06-28 | Murata Mfg Co Ltd | 電子部品の製造方法 |
-
2015
- 2015-06-26 JP JP2015129211A patent/JP6582616B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016213468A5 (ja) | ||
JP2018535536A5 (ja) | ||
JP2017034246A5 (ja) | 半導体装置の作製方法 | |
WO2012173792A3 (en) | Laser and plasma etch wafer dicing using physically-removable mask | |
JP2015073092A5 (ja) | 半導体装置の作製方法 | |
WO2011163149A3 (en) | Wafer dicing using femtosecond-based laser and plasma etch | |
WO2018176766A1 (zh) | 显示基板的制备方法、阵列基板及显示装置 | |
US20110256690A1 (en) | Integrated circuit wafer dicing method | |
JP2016539497A5 (ja) | ||
JP2016529708A5 (ja) | ||
JP2009218574A5 (ja) | ||
JP2012138570A5 (ja) | ||
US9324760B2 (en) | CMOS integrated method for fabrication of thermopile pixel on semiconductor substrate with buried insulation regions | |
KR20160122695A (ko) | 집적 회로 디바이스를 위한 스페이서 인에이블된 활성 분리 | |
JP2012096350A5 (ja) | ||
JP2017017072A5 (ja) | ||
JP2016035967A5 (ja) | ||
JP2017220494A5 (ja) | ||
JP2016066793A5 (ja) | ||
JP2015529017A5 (ja) | ||
SG11201810376PA (en) | Production method for fabry-perot interference filter | |
JP2012104811A5 (ja) | ||
JP2016510515A5 (ja) | ||
JP2015506593A5 (ja) | 半導体表面の粗面化方法 | |
JP2015154054A5 (ja) |