JPS61287241A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イン産業上の利用分野 この発明は、半導体素子の製造方法に係り、とくに、半
導体基板を切断分割（ダイシング）する方法に関する。

（ロ）従来の技術 一般に半導体素子の製造方法では第２図（優に示すよう
に半導体基板（１）の表面に半導体素子（２を形成した
後、第２図山）のように半導体基板（１）の裏面全面に
電極（３）を真空蒸着法又はメッキ法等で形成し、その
後、第２図（Ｃ）のようにシート（４）に半導体基板（
１）を貼り付け、ダイシングブレードで切断部分（５）
を切断分割する。

くハ）発明が解決しようとする問題点 この時、基板（１）と金属膜（３）との硬さの違いによ
り、しばしば基板（１）の切断面に第３図に示すように
クラック（６）やチッピングなどが発生し、半導体製品
の品質の低ド及び歩留りの低下の原因となった。

この発明はこのような事情に篤みてなされたもので、基
板の切断面におけるクラックやチッピングの発生を防止
して、品質が高く歩留りの高い半導体の製造方法を提供
するものである。

（ニ）問題点を解決するための手段 この発明は、表面に複数個の半導体素子が区画配置され
た半導体基板の裏面全体に電極用金属膜を配置し、前記
半導体素子間の区画線に対応する部位にある電極用金属
膜を除去した後、その半導体基板を区画線に沿って切断
分割することを特徴とする半導体素子の製造方法である
。

（ホ）作　用 前記基板裏面に形成された金属膜の切断部分が、前もっ
て除去されるので、前記基板を切断分離しても切断面に
クラックやチッピングが発生しない。

また、金属膜の除去にはフォト・エッチング法又はリフ
トオフ法を採用することが好ましい。

（へ）実施例 以下、図面に示す実施例に基づいてこの発明を詳述する
。なお、これによってこの発明が限定されるものではな
い。

第１図（ωに示すように、半導体基板（１）の表面に半
導体素子（２）を区画配置した後、基板（１）の裏面全
体に電極用金属膜を蒸着法によって形成する。その後、
第１図＋ｂ）のように、基板（１）の表面の区画線（５
ａ）に対応して裏面に位置する部位（５ｂ）の金属膜（
３）をフォト・エッチング法によって除去する。

次に、基板（１）と金属膜（３）を従来の熱処理法によ
ってオーミック・コンタクトさせた後、第１図（Ｃ）の
ように基板（１）をダイシング・シート（４）に貼り付
け、区画線（５ａ）に沿ってダイシングブレードにより
基板（１）を切断する。

この製造方法によれば、切断される部位（５ｂ）に金属
Ｈｆｊ！　＋３１が存在しないので、従来切断部分（５
）の切断面に発生していたクランクやチッピングの発生
が皆無となり、歩留りの良好な半導体の製造が可能とな
る。

なお、この実施例において、基板（１）の裏面の金属膜
（３）除去には、フォト・エッチング法を用いたが、リ
フトオフ法を用いても同様に良好な結果が得られる。

（ト）発明の効果 この発明によれば、切断部分の電極をあらかじめ除去し
た後に半導体基板の切断分離を行うので、半導体基板断
面におけるクランクやチッピングの発生が防止され、歩
留りの高い半導体の製造がｒｉＪ能となる。

【図面の簡単な説明】

工程を示す説明図、第３図は従来の半導体基板の部分切
断面を示す斜視図である。 （１）・・・・・・半導体基板、　　（２）・・・・・
・半導体素子、（３）・・・・・・Ｎ極用金属膜、　　
　（５ａ）・・・・・・区画線。

Claims (2)

【特許請求の範囲】
1. １．表面に複数個の半導体素子が区画配置された半導体
   基板の裏面全体に電極用金属膜を配置し、前記半導体素
   子間の区画線に対応する部位にある電極用金属膜を除去
   した後、その半導体基板を区画線に沿って切断分割する
   ことを特徴とする半導体素子の製造方法。
2. ２．電極用金属膜を除去する方法がフォト・エッチング
   法又はリフトオフ法である特許請求の範囲第１項記載の
   半導体素子の製造方法。