JP2020013059A - 装置の製造方法 - Google Patents

装置の製造方法 Download PDF

Info

Publication number
JP2020013059A
JP2020013059A JP2018136784A JP2018136784A JP2020013059A JP 2020013059 A JP2020013059 A JP 2020013059A JP 2018136784 A JP2018136784 A JP 2018136784A JP 2018136784 A JP2018136784 A JP 2018136784A JP 2020013059 A JP2020013059 A JP 2020013059A
Authority
JP
Japan
Prior art keywords
photoresist
electrode
manufacturing
substrate sub
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018136784A
Other languages
English (en)
Inventor
濱田　悦男
Etsuo Hamada
悦男 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018136784A priority Critical patent/JP2020013059A/ja
Priority to US16/234,669 priority patent/US10763112B2/en
Publication of JP2020013059A publication Critical patent/JP2020013059A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5607—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces using vibrating tuning forks
    • G01C19/5628—Manufacturing; Trimming; Mounting; Housings
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2024—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure of the already developed image
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dicing (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】コストを低減できる装置の製造方法を提供する。【解決手段】実施形態に係る装置の製造方法は、第１工程と、第２工程と、第３工程と、を備える。前記第１工程では、第１面と、前記第１面の反対側の第２面と、を有する光透過性の基板に対して、前記第１面に前記基板よりも光透過性が低い構造体を設ける。前記第２工程では、前記第２面にネガ型のフォトレジストを設ける。前記第３工程では、前記構造体をマスクとして用いて、前記基板に光を透過させて前記フォトレジストの一部を露光する。【選択図】図１

Description

本発明の実施形態は、装置の製造方法に関する。
基板の両面に電極などの構造体が設けられた装置がある。この装置を製造するための方法において、コストの低減が求められている。
特開平１０−１７７９７４号公報
本発明が解決しようとする課題は、コストを低減できる装置の製造方法を提供することである。
実施形態に係る装置の製造方法は、第１工程と、第２工程と、第３工程と、を備える。前記第１工程では、第１面と、前記第１面の反対側の第２面と、を有する光透過性の基板に対して、前記第１面に前記基板よりも光透過性が低い構造体を設ける。前記第２工程では、前記第２面にネガ型のフォトレジストを設ける。前記第３工程では、前記構造体をマスクとして用いて、前記基板に光を透過させて前記フォトレジストの一部を露光する。
実施形態に係る製造方法により製造された装置を例示する断面図である。 実施形態に係る装置の製造方法を表す工程断面図である。 実施形態に係る装置の製造方法を表す工程断面図である。 実施形態に係る装置の製造方法を表す工程断面図である。 実施形態に係る装置の製造方法を表す工程平面図である。 実施形態に係る製造方法により製造された別の装置を例示する断面図である。 実施形態に係る製造方法により製造された別の装置を例示する平面図である。 実施形態に係る製造方法により製造された別の装置を例示する図である。 実施形態に係る装置の別の製造方法を表す工程断面図である。 実施形態に係る装置の別の製造方法を表す工程断面図である。 実施形態に係る装置の別の製造方法を表す工程斜視図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的又は概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、実施形態に係る製造方法により製造された装置を例示する断面図である。
図１に表した例において、装置１は、ショットキーバリアダイオードである。装置１は、半導体層１０、第１電極２１、絶縁部２２、及び第２電極３０を有する。
半導体層１０は、上面ＵＳと、上面ＵＳの反対側の下面ＬＳと、を有する。上面ＵＳには、第１電極２１及び絶縁部２２が設けられている。絶縁部２２は、第１電極２１の周りに設けられている。下面ＬＳには、第２電極３０が設けられている。
以下の説明及び図面において、ｎ＋、ｎ、ｎ−及びｐ＋、ｐの表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」及び「−」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「−」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。また、これらの表記は、それぞれの領域にｐ形不純物とｎ形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。
以下で説明する実施形態において、各半導体領域のｐ形とｎ形が反転されても良い。
半導体層１０は、例えば、ｎ＋形半導体領域１１、ｎ−形半導体領域１２、ｎ形半導体領域１３、及びｐ形半導体領域１４を有する。ｎ＋形半導体領域１１は、第２電極３０の上に設けられ、第２電極３０と電気的に接続されている。ｎ−形半導体領域１２は、ｎ＋形半導体領域１１の上に設けられている。ｎ形半導体領域１３は、ｎ−形半導体領域１２の上に設けられている。ｐ形半導体領域１４は、ｎ形半導体領域１３の上に複数設けられ、第１電極２１と電気的に接続されている。
半導体層１０は、光透過性である。第１電極２１の光透過性は、半導体層１０の光透過性よりも低い。絶縁部２２の光透過性は、例えば半導体層１０の光透過性よりも低い。第２電極３０は、光透過性であっても良いし、光透過性でなくても良い。
半導体層１０は、半導体材料として、炭化シリコン、窒化ガリウム、又はガリウムヒ素を含む。半導体材料として炭化シリコンが用いられる場合、ｎ形不純物として窒素又はリンが用いられ、ｐ形不純物としてアルミニウム又はボロンが用いられる。
第１電極２１及び第２電極３０は、アルミニウム、銅などの金属を含む。絶縁部２２は、エポキシ樹脂などの有機絶縁材料を含む。絶縁部２２は、酸化シリコン、窒化シリコンなどの無機絶縁材料を含んでいても良い。又は、絶縁部２２は、無機絶縁材料を含む層と、有機絶縁材料を含む層と、を有していても良い。絶縁部２２の光透過性が、半導体層１０の光透過性よりも低い場合、絶縁部２２は、エポキシ樹脂、窒化シリコンなどを含む。
図２〜図４は、実施形態に係る装置の製造方法を表す工程断面図である。
図５は、実施形態に係る装置の製造方法を表す工程平面図である。
図２（ａ）に表したように、基板Ｓｕｂを用意する。基板Ｓｕｂは、上述した、半導体層１０と同様の半導体材料を含む。基板Ｓｕｂは、第１面Ｓ１と、第１面Ｓ１の反対側の第２面Ｓ２と、を有する。以降の実施形態の説明では、ＸＹＺ直交座標系を用いる。第１面Ｓ１と第２面Ｓ２を結ぶ方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直であり、相互に直交する２方向をＸ方向（第２方向）及びＹ方向とする。
基板Ｓｕｂに適宜イオン注入し、不図示の半導体領域を形成する。図２（ｂ）に表したように、第１面Ｓ１に複数の構造体２０を形成する。それぞれの構造体２０は、図１に表した第１電極２１及び絶縁部２２を有する。図５（ａ）に表したように、複数の構造体２０は、Ｘ方向及びＹ方向において、互いに離間している。
基板Ｓｕｂが所定の厚さになるまで、基板Ｓｕｂの第２面Ｓ２側を研磨する。研磨は、例えば図２（ｃ）に表したように、グラインダＧを基板Ｓｕｂの第２面Ｓ２に接触させ、グラインダＧ及び基板Ｓｕｂを回転させて行う。図２（ｄ）に表したように、研磨された第２面Ｓ２に、フォトレジストＰＲを設ける。フォトレジストＰＲは、ネガ型である。図３（ａ）に表したように、基板Ｓｕｂの第１面Ｓ１側から基板Ｓｕｂに向けて、Ｚ方向に沿って光Ｌを照射する。
基板Ｓｕｂは、光透過性である。また、構造体２０の光透過性は、基板Ｓｕｂの光透過性よりも低い。光Ｌの波長は、基板Ｓｕｂにより吸収され難い値に設定される。例えば、基板Ｓｕｂが炭化シリコンを含む場合、波長が４０５ｎｍ（ｈ線）の光Ｌが用いられる。
構造体２０同士の間隙に入射した光Ｌは、基板Ｓｕｂを透過し、フォトレジストＰＲの一部を照射する。光Ｌが照射されたフォトレジストＰＲの一部は、硬化する。構造体２０に入射した光Ｌは、構造体２０を透過せず、基板Ｓｕｂに入射しない。又は、光Ｌが構造体２０を透過した場合でも、その光Ｌの強度は、フォトレジストＰＲの硬化に必要な強度よりも低い。すなわち、構造体２０が、フォトレジストＰＲを露光する際のマスクとして機能する。
フォトレジストＰＲに薬液Ａ１を塗布し、フォトレジストＰＲを現像する。これにより、図３（ｂ）に表したように、現像されていないフォトレジストＰＲの他の部分が除去されてフォトレジストＰＲの前記一部が残るとともに、第２面Ｓ２の一部が露出する。図３（ｃ）に表したように、フォトレジストＰＲの前記一部及び露出した第２面Ｓ２の前記一部を覆う金属層３０ｍを形成する。
図３（ｄ）に表したように、第２面Ｓ２に、フォトレジストＰＲを除去するための薬液Ａ２を塗布する。フォトレジストＰＲが除去される際、フォトレジストＰＲの上に形成された金属層３０ｍの一部が除去される。図４（ａ）に表したように、金属層３０ｍの別の一部が第２面Ｓ２に残る。この結果、Ｘ方向及びＹ方向において互いに離間した複数の第２電極３０が形成される。また、フォトレジストＰＲが除去されることで、第２面Ｓ２の一部が露出する。
図４（ｂ）に表したように、基板Ｓｕｂを、ダイシングラインＤＬに沿ってダイシングする。ダイシングラインＤＬは、図４（ｂ）及び図５（ｂ）に表したように、金属層３０ｍが除去された部分及び構造体２０同士の間を通る。以上の工程により、図１に表した装置１が製造される。
実施形態の効果を説明する。
参考例として、以下のデバイスの製造方法が挙げられる。まず、基板Ｓｕｂの第１面Ｓ１に複数の構造体２０を形成する。次に、第２面Ｓ２の全面に金属層３０ｍを直接形成する。金属層３０ｍの上にフォトレジストを形成する。続いて、フォトレジストを露光してパターニングする。パターニングされたフォトレジストをマスクとして用いて、金属層３０ｍをパターニングする。この製造方法によれば、第２面Ｓ２に、互いに離間した複数の第２電極３０を形成できる。第２電極３０同士の間において基板Ｓｕｂをダイシングすることで、金属層３０ｍをダイシングする必要が無い。
金属層３０ｍの材料は、一般的に、基板Ｓｕｂの材料よりも柔らかい。基板Ｓｕｂをブレードでダイシングする場合、金属層３０ｍをダイシングすると、ブレードに金属層３０ｍの材料が目詰まりする。ブレードが目詰まりすると、基板Ｓｕｂ及び金属層３０ｍを適切にダイシング出来ず、品質不良が発生する可能性がある。
又は、基板Ｓｕｂをレーザダイシングする場合、金属層３０ｍはレーザを反射する。基板Ｓｕｂをステルスダイシング（登録商標）する場合、金属層３０ｍは基板Ｓｕｂよりもクラックが発生し難い。従って、これらの方法によりダイシングする場合、金属層３０ｍは別の方法によりダイシングする必要があり、工程数が増加する。
参考例に係る製造方法によれば、金属層のダイシングが不要となることで、上記の課題を解決できる。
一方、参考例に係る製造方法によれば、第１面Ｓ１に設けられた構造体２０の配置に合わせて、第２面Ｓ２側のフォトレジストをパターニングする必要がある。このような両面のアライメント機能を備えた露光装置は、高額であり、製造される装置のコストを増加させる。
実施形態に係る製造方法によれば、第２面Ｓ２のフォトレジストＰＲに、第１面Ｓ１側から基板Ｓｕｂを通して光Ｌを照射する。構造体２０の光透過性は、基板Ｓｕｂの光透過性よりも低い。このため、フォトレジストＰＲが構造体２０の配置に応じて露光される。従って、実施形態によれば、両面のアライメント機能を備えた露光装置が不要となり、フォトレジストＰＲの露光に必要なコストを低減できる。この結果、製造される装置のコストを低減できる。
また、実施形態に係る製造方法によれば、フォトレジストＰＲを露光する前に、図２（ｃ）に表したように基板Ｓｕｂの第２面Ｓ２側が研磨される。基板Ｓｕｂの厚さが薄くなることで、構造体２０同士の間から基板Ｓｕｂに入射した光Ｌが、基板Ｓｕｂを透過し易くなる。これにより、フォトレジストＰＲのパターニングの精度を向上させることができる。
基板Ｓｕｂを研磨した後、フォトレジストＰＲを設ける前に、基板Ｓｕｂの第２面Ｓ２を洗浄しても良い。洗浄により、基板Ｓｕｂの第２面Ｓ２に付着した研磨屑などのごみが除去される。洗浄は、例えば、水、フッ化水素酸、又は界面活性剤などを用いて行われる。ごみを除去することで、第２面Ｓ２とフォトレジストＰＲとの密着性が向上する。また、フォトレジストＰＲを露光する際、基板Ｓｕｂを透過した光Ｌがごみにより反射されることを抑制し、フォトレジストＰＲのパターニングの精度を向上させることができる。
また、フォトレジストＰＲを露光させる際、十分な量の光Ｌを基板Ｓｕｂに入射させるために、構造体２０同士の間の距離は、１０μｍ以上であることが望ましい。一方、距離が長すぎると、１つの基板Ｓｕｂから得られる装置の数が少なくなる。これらの観点から、当該距離は、１０μｍ以上１ｍｍ以下であることが望ましい。
例えば、実施形態に係る製造方法によれば、図５（ａ）及び図５（ｂ）に表したように、第２電極３０のＸ方向における長さＬ１及びＹ方向における長さＬ２は、それぞれ、構造体２０のＸ方向における長さＬ３及びＹ方向における長さＬ４と同じになる。長さＬ１〜長さＬ４には、誤差が在っても良い。例えば、それぞれの長さには、１０％以下の誤差が生じうる。従って、長さＬ１と長さＬ３との差が、長さＬ１又は長さＬ３の１０％以下である場合、これらの長さは実質的に同じとみなせる。長さＬ２と長さＬ４との差が、長さＬ２又は長さＬ４の１０％以下である場合、これらの長さは実質的に同じとみなせる。
なお、構造体２０の具体的な構成は、適宜変更可能である。例えば、絶縁部２２が光透過性であり、第１電極２１が光Ｌを遮るための構造体２０として機能しても良い。この場合、第２電極３０のＸ方向における長さ及びＹ方向における長さは、それぞれ、第１電極２１のＸ方向における長さ及びＹ方向における長さと、実質的に同じとなる。
実施形態に係る製造方法により製造される装置は、図１の例に限定されない。例えば、装置１において、半導体層１０における半導体領域の構造が、図１と異なっていても良い。又は、装置１が、ＰＮダイオード又はＰＩＮダイオードであっても良い。あるいは、装置１が、以下で説明するＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)又はＩＧＢＴ(Insulated Gate Bipolar Transistor)であっても良い。第１電極２１、絶縁部２２、及び第２電極３０の数や形状、材料等は、装置に応じて適宜変更可能である。また、半導体層１０において各半導体領域を形成するタイミングは、任意であり、上述した例に限定されない。
図６は、実施形態に係る製造方法により製造された別の装置を例示する断面図である。
図７は、実施形態に係る製造方法により製造された別の装置を例示する平面図である。
図６（ａ）に表した装置２は、ＭＯＳＦＥＴである。装置２において、半導体層１０は、ｎ＋形半導体領域１１、ｎ−形半導体領域１２、ｐ形半導体領域１４、及びｎ＋形半導体領域１５を有する。ｐ形半導体領域１４は、ｎ−形半導体領域１２の上に設けられている。ｎ＋形半導体領域１５は、ｐ形半導体領域１４の上に設けられている。また、半導体層１０には、ゲート電極１６が設けられている。ゲート電極１６は、ゲート絶縁層１６ａを介して、ｎ−形半導体領域１２、ｐ形半導体領域１４、及びｎ＋形半導体領域１５と対向している。
上面ＵＳには、構造体２０が設けられている。装置２において、構造体２０は、複数の第１電極２１及び絶縁部２２を有する。複数の第１電極２１は、電極２１ａ及び電極２１ｂを含む。電極２１ａは、ｐ形半導体領域１４及びｎ＋形半導体領域１５の上に設けられ、これらの領域と電気的に接続されている。電極２１ｂは、ゲート電極１６と電気的に接続されている。図６（ａ）及び図７に表したように、複数の第１電極２１は、互いに離間している。絶縁部２２は、電極２１ａ及び２１ｂの周り、電極２１ａと２１ｂとの間に設けられている。
図６（ｂ）に表した装置３は、ＩＧＢＴである。装置３において、半導体層１０は、ｎ＋形半導体領域１１に代えて、ｐ＋形半導体領域１８及びｎ形半導体領域１９を有する。ｐ＋形半導体領域１８は、第２電極３０と電気的に接続されている。ｎ形半導体領域１９は、ｐ＋形半導体領域１８とｎ−形半導体領域１２との間に設けられている。装置３においても、構造体２０は、複数の第１電極２１及び絶縁部２２を有する。
これらの装置２及び３の製造方法に対しても、実施形態に係る製造方法を適用することが可能である。すなわち、図２〜図４に表したように、基板Ｓｕｂの第１面Ｓ１に設けられた構造体２０をマスクとして用いて、第２面Ｓ２に設けられたフォトレジストＰＲを露光する。これにより、第２面Ｓ２に、互いに離間した複数の第２電極３０を形成できる。この結果、装置２及び３の製造に要するコストを低減できる。
装置２及び３を製造する場合、第１電極２１及び絶縁部２２のそれぞれの光透過性が、半導体層１０（基板Ｓｕｂ）の光透過性よりも低いことが望ましい。絶縁部２２が光透過性の場合、図３（ａ）に表した工程において、第１電極２１同士の隙間から光Ｌが基板Ｓｕｂへ入射する。この結果、１つの装置に対して、互いに離間した複数の第２電極３０が形成されうる。絶縁部２２の光透過性が半導体層１０（基板Ｓｕｂ）の光透過性よりも低いことで、第１電極２１同士の隙間から光Ｌが基板Ｓｕｂへ入射し難くなる。これにより、１つの装置に対して、１つの第２電極３０を形成できる。
なお、図６（ａ）及び図６（ｂ）に表した例において、装置２及び３は、ゲート電極１６が半導体層１０中に設けられたトレンチ型構造を有していた。この例に限定されず、装置２及び３は、ゲート電極１６が半導体層１０の上に設けられたプレーナ型構造を有していても良い。
上述した例では、実施形態に係る製造方法により、半導体装置が製造される例を説明した。実施形態に係る製造方法は、半導体装置の製造以外にも適用可能である。以降では、実施形態に係る製造方法を、別の装置の製造方法に適用する場合を説明する。
図８は、実施形態に係る製造方法により製造された別の装置を例示する図である。
図８（ａ）は斜視図であり、図８（ｂ）は図８（ａ）のＡ−Ａ’線における断面図である。
装置４は、ジャイロセンサである。装置４は、図８（ａ）及び図８（ｂ）に表したように、第１電極２１、第２電極３０、基材４０、及び第３電極４５を有する。基材４０は、複数の延在部４１及び連結部４２を有する。複数の延在部４１は、互いに離間し、且つ互いに平行に延びている。各延在部４１の一端は、連結部４２により連結されている。
図８（ｂ）に表したように、第１電極２１は、延在部４１の上面ＵＳに設けられている。第２電極３０は、延在部４１の下面ＬＳに設けられている。第３電極４５は、延在部４１の側面ＳＳに設けられている。第１電極２１、第２電極３０，及び第３電極４５は、互いに離間している。
連結部４２の上面ＵＳには、複数の配線Ｉ及び複数の電極パッドＰが設けられている。連結部４２の下面ＬＳにも、不図示の複数の配線及び複数の電極パッドが設けられている。第１電極２１、第２電極３０，及び第３電極４５は、それぞれ、複数の配線を介して、複数の電極パッドと接続されている。
基材４０は、光透過性である。第１電極２１、第２電極３０，及び第３電極４５のそれぞれの光透過性は、基材４０の光透過性よりも低い。基材４０は、酸化シリコン（石英）を含む。第１電極２１、第２電極３０，及び第３電極４５は、アルミニウム、銅などの金属を含む。
図９及び図１０は、実施形態に係る装置の別の製造方法を表す工程断面図である。
図１１は、実施形態に係る装置の別の製造方法を表す工程斜視図である。
まず、図９（ａ）に表したように、基板Ｓｕｂを用意する。基板Ｓｕｂは、第１面Ｓ１及び第２面Ｓ２を有する。基板Ｓｕｂは、酸化シリコンを含む。基板Ｓｕｂを、例えばブラスト処理により、図９（ｂ）に表した形状に加工する。これにより、図１１（ａ）に表したように、１つの基板Ｓｕｂから、複数の基材４０が作製される。
基材４０の上面ＵＳ及び側面ＳＳに金属層２１ｍを形成し、図９（ｃ）に表したように、金属層２１ｍをパターニングする。これにより、第１電極２１、第３電極４５の一部、複数の配線の一部、及び複数の電極パッドの一部が形成される。
図９（ｄ）に表したように、基板Ｓｕｂの第２面Ｓ２にフォトレジストＰＲを設ける。図１０（ａ）に表したように、基板Ｓｕｂの第１面Ｓ１側から基板Ｓｕｂに向けて、光Ｌを照射する。基板Ｓｕｂが、酸化シリコンを含むサファイア基板の場合、波長が３６５ｎｍ（ｉ線）、４０５ｎｍ（ｈ線）、又は４３６ｎｍ（ｇ線）の光Ｌが用いられる。光Ｌは、基板Ｓｕｂの金属層２１ｍが設けられていない部分を通って、フォトレジストＰＲの一部を照射する。
フォトレジストＰＲに薬液を塗布し、フォトレジストＰＲを現像する。これにより、図１０（ｂ）に表したように、フォトレジストＰＲの前記一部が残る。図１０（ｃ）に表したように、フォトレジストＰＲの前記一部、第２面Ｓ２、及び延在部４１の側面を覆う金属層３０ｍを形成する。
第２面Ｓ２に、フォトレジストＰＲを除去するための薬液を塗布する。フォトレジストＰＲが除去される際、フォトレジストＰＲの上に形成された金属層３０ｍの前記一部が除去される。残った金属層３０ｍを加工し、基材４０の第２面Ｓ２に複数の配線及び複数の電極パッドを形成する。図１１（ｂ）に表したように、基板Ｓｕｂを線ＣＬに沿って切断し、それぞれの基材４０を基板Ｓｕｂの外枠Ｆから切り離す。以上の工程により、図８（ａ）及び図８（ｂ）に表した装置４が製造される。
図９及び図１０に表したように、実施形態に係る製造方法を用いることで、第１面Ｓ１側に設けられた構造体（金属層２１ｍ）を用いて、第２面Ｓ２側にパターニングされた金属層３０ｍを形成できる。このため、半導体装置の製造工程と同様に、両面のアライメント機能を備えた露光装置が不要となる。フォトレジストＰＲの露光に必要なコストを低減でき、製造される装置のコストを低減できる。
実施形態に係る製造方法によれば、例えば、以下の構造を有する装置４が製造される。すなわち、延在部４１が延びる延在方向に対して垂直な直交方向における第１電極２１の長さは、前記直交方向における第２電極３０の長さと実質的に同じである。第１電極２１と第３電極４５との前記直交方向における間隙は、第２電極３０と第３電極４５との前記直交方向における間隙と実質的に同じである。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１〜４ 装置、 １０ 半導体層、 １１ ｎ＋形半導体領域、 １２ ｎ−形半導体領域、 １３ ｎ形半導体領域、 １４ ｐ形半導体領域、 １５ ｎ＋形半導体領域、 １６ ゲート電極、 １８ ｐ＋形半導体領域、 １９ ｎ形半導体領域、 ２０ 構造体、 ２１、２１ａ、２１ｂ 第１電極、 ２１ｍ 金属層、 ２２ 絶縁部、 ３０ 第２電極、 ３０ｍ 金属層、 ４０ 基材、 ４１ 延在部、 ４２ 連結部、 ４５ 第３電極、 Ａ１、Ａ２ 薬液、 ＤＬ ダイシングライン、 Ｆ 外枠、 Ｇ グラインダ、 Ｌ 光、 Ｌ１〜Ｌ４ 長さ、 ＣＬ 線、 ＬＳ 下面、 Ｐ 電極パッド、 ＰＲ フォトレジスト、 Ｓ１ 第１面、 Ｓ２ 第２面、 ＳＳ 側面、 Ｓｕｂ 基板、 ＵＳ 上面

Claims (9)

  1. 第１面と、前記第１面の反対側の第２面と、を有する光透過性の基板に対して、前記第１面に前記基板よりも光透過性が低い構造体を設ける工程と、
    前記第２面にネガ型のフォトレジストを設ける工程と、
    前記構造体をマスクとして用いて、前記基板に光を透過させて前記フォトレジストの一部を露光する工程と、
    を備えた装置の製造方法。
  2. 前記構造体は、前記第１面に複数設けられ、
    前記複数の構造体は、互いに離間し、
    前記露光する工程において、前記複数の構造体をマスクとして用いて、前記フォトレジストの前記一部を露光する請求項１記載の装置の製造方法。
  3. 前記露光する工程の後に前記フォトレジストの別の一部を除去し、前記第２面の一部を露出させる工程と、
    前記フォトレジストの前記一部及び露出した前記第２面の前記一部を覆う金属層を形成する工程と、
    前記フォトレジストの前記一部を除去することで前記金属層の一部を除去する工程と、
    をさらに備えた請求項２記載の装置の製造方法。
  4. 前記複数の構造体のそれぞれは、第１電極と、前記第１電極の周りに設けられた絶縁部と、を有し、
    前記金属層の前記一部を除去することで、互いに離間した複数の第２電極が前記第２面に形成される請求項３記載の装置の製造方法。
  5. 前記第１面と前記第２面とを結ぶ第１方向に対して垂直な第２方向における前記構造体の長さは、前記第２方向における前記第２電極の長さと同じである請求項４記載の装置の製造方法。
  6. 前記金属層の前記一部が除去された部分及び前記構造体同士の間を通るダイシングラインに沿って、前記基板をダイシングする工程をさらに備えた請求項３〜５のいずれか１つに記載の装置の製造方法。
  7. 前記構造体同士の距離は、１０μｍ以上１ｍｍ以下である請求項２〜６のいずれか１つに記載の装置の製造方法。
  8. 前記基板は、炭化シリコン、窒化ガリウム、又はガリウムヒ素を含む請求項１〜７のいずれか１つに記載の装置の製造方法。
  9. 前記フォトレジストを設ける前に、前記構造体が設けられた前記基板の前記第２面側を研磨する工程をさらに備えた請求項１〜８のいずれか１つに記載の装置の製造方法。
JP2018136784A 2018-07-20 2018-07-20 装置の製造方法 Pending JP2020013059A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018136784A JP2020013059A (ja) 2018-07-20 2018-07-20 装置の製造方法
US16/234,669 US10763112B2 (en) 2018-07-20 2018-12-28 Method for manufacturing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018136784A JP2020013059A (ja) 2018-07-20 2018-07-20 装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020013059A true JP2020013059A (ja) 2020-01-23

Family

ID=69163078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018136784A Pending JP2020013059A (ja) 2018-07-20 2018-07-20 装置の製造方法

Country Status (2)

Country Link
US (1) US10763112B2 (ja)
JP (1) JP2020013059A (ja)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH023218A (ja) * 1988-06-17 1990-01-08 Fujitsu Ltd Ｘ線マスク及びその製造方法
JPH05234858A (ja) * 1992-02-26 1993-09-10 Fujitsu Ltd Ｘ線露光マスクとその製造方法
JPH05251314A (ja) * 1992-03-05 1993-09-28 Soltec:Kk 両面吸収体ｘ線マスクの製造方法
JPH0640250B2 (ja) * 1986-12-23 1994-05-25 富士通株式会社 多重表示パネルの電極形成方法
JPH1184628A (ja) * 1997-09-11 1999-03-26 Mitsubishi Electric Corp マスクおよびマスクの製造方法
JP2008103237A (ja) * 2006-10-20 2008-05-01 Fujifilm Corp 機能素子の製造方法
JP2010118573A (ja) * 2008-11-14 2010-05-27 Mitsubishi Electric Corp 半導体装置の製造方法
WO2013054431A1 (ja) * 2011-10-14 2013-04-18 富士通株式会社 半導体装置及びその製造方法、電源装置
WO2013161116A1 (ja) * 2012-04-26 2013-10-31 三菱電機株式会社 半導体装置及びその製造方法
WO2014009996A1 (ja) * 2012-07-11 2014-01-16 三菱電機株式会社 半導体装置およびその製造方法
JP2016136579A (ja) * 2015-01-23 2016-07-28 株式会社東芝 半導体装置及びその製造方法
JP2017017072A (ja) * 2015-06-26 2017-01-19 キヤノンマーケティングジャパン株式会社 半導体チップの製造方法
JP2017126604A (ja) * 2016-01-12 2017-07-20 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機
JP2017152523A (ja) * 2016-02-24 2017-08-31 株式会社日立製作所 パワー半導体素子およびそれを用いるパワー半導体モジュール
JP2018046250A (ja) * 2016-09-16 2018-03-22 トヨタ自動車株式会社 ダイオードの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3245868A1 (de) 1982-12-11 1984-06-14 EUROSIL electronic GmbH, 8057 Eching Thermisch unempfindliche bestrahlungsmaske fuer roentgenlithographie und verfahren zur herstellung derartiger masken
JPS61212844A (ja) 1985-03-18 1986-09-20 Sanyo Electric Co Ltd Ｘ線露光用マスク
JPH10177974A (ja) 1996-12-18 1998-06-30 Nippon Steel Corp ヘテロエピタキシャルウェハ上のデバイスチップ製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0640250B2 (ja) * 1986-12-23 1994-05-25 富士通株式会社 多重表示パネルの電極形成方法
JPH023218A (ja) * 1988-06-17 1990-01-08 Fujitsu Ltd Ｘ線マスク及びその製造方法
JPH05234858A (ja) * 1992-02-26 1993-09-10 Fujitsu Ltd Ｘ線露光マスクとその製造方法
JPH05251314A (ja) * 1992-03-05 1993-09-28 Soltec:Kk 両面吸収体ｘ線マスクの製造方法
JPH1184628A (ja) * 1997-09-11 1999-03-26 Mitsubishi Electric Corp マスクおよびマスクの製造方法
JP2008103237A (ja) * 2006-10-20 2008-05-01 Fujifilm Corp 機能素子の製造方法
JP2010118573A (ja) * 2008-11-14 2010-05-27 Mitsubishi Electric Corp 半導体装置の製造方法
WO2013054431A1 (ja) * 2011-10-14 2013-04-18 富士通株式会社 半導体装置及びその製造方法、電源装置
WO2013161116A1 (ja) * 2012-04-26 2013-10-31 三菱電機株式会社 半導体装置及びその製造方法
WO2014009996A1 (ja) * 2012-07-11 2014-01-16 三菱電機株式会社 半導体装置およびその製造方法
JP2016136579A (ja) * 2015-01-23 2016-07-28 株式会社東芝 半導体装置及びその製造方法
JP2017017072A (ja) * 2015-06-26 2017-01-19 キヤノンマーケティングジャパン株式会社 半導体チップの製造方法
JP2017126604A (ja) * 2016-01-12 2017-07-20 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機
JP2017152523A (ja) * 2016-02-24 2017-08-31 株式会社日立製作所 パワー半導体素子およびそれを用いるパワー半導体モジュール
JP2018046250A (ja) * 2016-09-16 2018-03-22 トヨタ自動車株式会社 ダイオードの製造方法

Also Published As

Publication number Publication date
US20200027723A1 (en) 2020-01-23
US10763112B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
JP6084401B2 (ja) 側面入射型のフォトダイオードの製造方法
JP6345261B2 (ja) オプトエレクトロニクス半導体部品を製造するための方法およびオプトエレクトロニクス半導体部品
KR20030074449A (ko) 반도체 장치 및 그 제조 방법과 위상 시프트 마스크
TW201030899A (en) Method of fabricating a semiconductor device
JP2011249634A (ja) 半導体装置の製造方法
KR20200008342A (ko) 반도체 장치 및 상기 반도체 장치를 탑재한 반도체 패키지
WO2014181665A1 (ja) 半導体エネルギー線検出素子及び半導体エネルギー線検出素子の製造方法
TWI582843B (zh) The manufacturing method of the attached wafer
US8772136B2 (en) Method for fabricating semiconductor device
US11502041B2 (en) Method of forming a pattern
KR20070074937A (ko) 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법
JP2020013059A (ja) 装置の製造方法
JP2007049066A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP6397460B2 (ja) 半導体ウエハ
JP6178561B2 (ja) 固体撮像装置の製造方法
CN111293047A (zh) 晶圆、半导体器件及其制造方法
TW201546892A (zh) 積層晶圓之形成方法
KR20150039100A (ko) 포토마스크의 제조 방법
JP6305269B2 (ja) 加工方法
JP2016072413A (ja) 半導体装置およびその製造方法
JP2017054940A (ja) 半導体装置の製造方法
JP2006293376A (ja) 位相シフトマスク
US10957594B2 (en) Manufacturing method of semiconductor chip
CN110581057A (zh) 一种单一芯片双信道保护组件的制造方法
US20230154796A1 (en) Plasma diced wafers and methods thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220517