JP2016072413A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2016072413A JP2016072413A JP2014199737A JP2014199737A JP2016072413A JP 2016072413 A JP2016072413 A JP 2016072413A JP 2014199737 A JP2014199737 A JP 2014199737A JP 2014199737 A JP2014199737 A JP 2014199737A JP 2016072413 A JP2016072413 A JP 2016072413A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- pattern
- periodic pattern
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dicing (AREA)
Abstract
【課題】高信頼性を有し、かつチップ面積の小さい半導体装置およびその製造方法を提供する。
【解決手段】半導体基板上に形成されたデバイス領域DRと、デバイス領域DRを囲むように形成されている周辺領域PRとを備え、周辺領域PRには、デバイス領域DRを囲むように非周期的パターンAPが形成されている。
【選択図】図1
【解決手段】半導体基板上に形成されたデバイス領域DRと、デバイス領域DRを囲むように形成されている周辺領域PRとを備え、周辺領域PRには、デバイス領域DRを囲むように非周期的パターンAPが形成されている。
【選択図】図1
Description
本発明は、半導体装置およびその製造方法に関し、特にチッピングの発生が抑制されている半導体装置およびその製造方法に関する。
半導体装置は、投影露光装置などを用いたウエハプロセスにより半導体基板上に複数のデバイス構造を形成した後に、半導体基板をダイシングすることにより作製される。一般的に、半導体装置の表面は、物理的な保護および素子動作の高速性の観点から、低誘電率の保護膜により覆われている。
しかし、ダイシングによって保護膜にクラックや膜剥がれが発生する場合がある。この場合、大気中の水分やダイシング工程において使用される水がクラックや膜剥がれが生じた部分から半導体チップ内部に侵入し、銅(Cu)などの金属配線の腐食やデバイス性能の劣化が引き起こされる場合がある。
このような問題に対処するため、特開2007−19080号公報には、シールリングと呼ばれる金属パターンがデバイス領域を囲うように形成されている半導体装置が記載されている。
また、特開2011−9795号公報には、シールリングによるクラック耐性を高めるため、シールリングをチップコーナー近傍において閉ループ形の内側に凸形状とした半導体装置が記載されている。
しかしながら、従来のシールリング構造によりクラック耐性を高め、信頼性向上を図るには、デバイス領域の周囲に形成されるシールリング領域をより広く形成する必要がある。この場合、シールリング領域の拡大に伴い、半導体装置のチップ面積が大きくなる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態に係る半導体装置は、半導体基板上に形成されたデバイス領域と、前記デバイス領域を囲むように形成されている周辺領域とを備え、前記周辺領域には、前記デバイス領域を囲むように非周期的パターンが形成されている。
一実施の形態によれば、高信頼性を有し、かつチップ面積の小さい半導体装置およびその製造方法を提供することができる。
以下、図面に基づいて実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
(実施の形態1)
図1〜図3を参照して、実施の形態1に係る半導体装置SEについて説明する。半導体装置SEはデバイス領域DRと、周辺領域PRと、最外周領域ORとを備え、各領域は半導体基板上に形成されている。半導体装置SEは、半導体基板SUBに複数形成されていたチップが個片化(ダイシング)されたものである。
図1〜図3を参照して、実施の形態1に係る半導体装置SEについて説明する。半導体装置SEはデバイス領域DRと、周辺領域PRと、最外周領域ORとを備え、各領域は半導体基板上に形成されている。半導体装置SEは、半導体基板SUBに複数形成されていたチップが個片化(ダイシング)されたものである。
デバイス領域DRには、半導体装置SEの用途に応じて特定の機能を有した電子素子や光素子などが形成されている。デバイス領域DRには、任意のデバイス構造が形成されていればよいが、たとえば液晶表示素子、撮像素子(Charged Cuppled Device:CCD)や薄膜磁気ヘッドなどのマイクロデバイスが形成されている。半導体基板SUBを構成する材料は、任意の半導体材料とすることができるが、たとえば珪素(Si)などの単一元素からなる半導体や、窒化ガリウム(GaN)などの化合物半導体である。なお、図2には、半導体基板SUBに形成されている上記デバイス構造は示さない。
半導体装置SEを平面視したときのデバイス領域DRの平面形状は、任意の形状であればよいが、たとえば方形状である。デバイス領域DRは、半導体基板SUB上に層間絶縁膜IF、配線層(図示しない)やパッド層PDが形成され、特定のデバイス構造が形成されているとともに外部と電気的に接続可能に設けられている。パッド層PDや配線層を構成する材料は、導電性を有する任意の材料とすればよいが、たとえば銅(Cu)である。層間絶縁膜IFはたとえば酸化ケイ素(SiO2)を含む。
周辺領域PRは、デバイス領域DRを囲むように形成されている。つまり、周辺領域PRは、内周においてデバイス領域DRの外周と接している。また、周辺領域PRは、外周において少なくとも一部が最外周領域ORと接していてもよく、たとえば最外周領域ORにより囲まれている。最外周領域ORは、半導体基板上において、ダイシング領域として形成されていた領域であり、たとえばレーザーダイシング法によりダイシングされる際などに半導体装置SEの最外周において残存したものである。つまり、周辺領域PRは、デバイス領域DRと最外周領域ORとに挟まれている領域である。
周辺領域PRには、半導体基板上に保護膜PFが形成されている。保護膜PFは、外部からデバイス領域DRを物理的に保護し、あるいは電気的に絶縁することなどを目的として形成されており、いわゆるパッシベーション膜である。保護膜PFを構成する材料は、たとえばシランを原料ガスとして形成される酸化ケイ素(SiO2)、窒化ケイ素(Si3N4)、またはポリイミドなどを含む。
ここで、図1および図2を参照して、実施の形態1に係る半導体装置SEにおける周辺領域PRは、保護膜PFがパッド層PDの外周側からパッド層PD上に迫り出すように形成されている場合には、パッド層PD上に保護膜PFが迫り出している領域も含めてもよい。この場合のデバイス領域DRは、周辺領域PRに囲まれている領域であって、パッド層PD上において保護膜PFが迫り出している領域に囲まれている領域としてもよい。
周辺領域PRには、デバイス領域DRを囲むように非周期的パターンAPが形成されている。言い換えると、非周期的パターンAPは、周辺領域PRにおいて、デバイス領域DRの全周に渡って隙間無く形成されている。非周期的パターンAPは、たとえば保護膜PFに形成されており、より具体的には保護膜PFの表面における凹凸形状として形成されている。
図1および図2を参照して、非周期的パターンAPは、デバイス領域DRの外形の延在方向に垂直な方向(幅方向A)において、保護膜PF上の少なくとも一部に形成されていればよい。また、非周期的パターンAPは、周辺領域PRから最外周領域OR上にまで延在するように形成されていてもよい。たとえば、保護膜PFが、パッド層PD上から周辺領域PRを跨いで最外周領域OR上にまで形成されている場合には、当該保護膜PFの全体に非周期的パターンAPが形成されていてもよい。
図3を参照して、非周期的パターンAPは、構造物SS1および構造物SS2が非周期的に配置されて形成されている。具体的には、非周期的パターンAPは、少なくともデバイス領域DRの外形の延在方向に交差する方向における並進対称性を有していないように形成されている。ここで、非周期的パターンAPが並進対称性を有していないとは、デバイス領域DRの外形の延在方向に交差する方向に沿って並進操作をさせたときに非周期的パターンAPを構成する構造物SS1同士が重ならないことをいう。より具体的には、非周期的パターンAPは、周辺領域PRを平面視したときに、互いに異なる平面形状を有する複数の構造物SS1,SS2が隙間無く敷き詰められて配置された1群の構造物として構成されている。デバイス領域DRの外形の延在方向についても、非周期的パターンは並進対称性を有しないように形成されていてもよいが、デバイス領域DRの外形に沿って図3に示す非周期的パターンAPが複数個繰り返し配置されていてもよい。
構造物SS1と構造物SS2とは、保護膜PFの表面上に凹凸形状として形成されている。構造物SS1は、たとえば保護膜PFの膜厚方向において構造物SS2に対する凸部として複数形成されている。他方、構造物SS2は、たとえば保護膜PFの膜厚方向において構造物SS1に対する凹部として形成されている。また、複数の構造物SS1において、一部が構造物SS2に対する凸部として形成されており、残りが構造物SS2に対する凹部として形成されていてもよい。言い換えると、保護膜PFにおいて、構造物SS1が形成されている領域は、構造物SS2が形成されている領域よりも膜厚が厚い領域と薄い領域とを含んでいてもよい。なお、図2に示すように、構造物SS2は、たとえば保護膜PFに部分的に形成された空隙部として構成されていてもよい。つまり、構造物SS2は、層間絶縁膜IFが表出している部分として構成されていてもよい。この場合、構造物SS1は保護膜PFと同一の材料で構成されている。また、図4に示すように、構造物SS2は、たとえば保護膜PFの膜厚が部分的に減じられており、構造物SS1よりも膜厚の薄い薄膜部として構成されていてもよい。この場合、構造物SS1および構造物SS2は保護膜PFと同一の材料で構成されている。なお、保護膜PFは半導体装置SEにおいて最表面を構成していてもよいが、半導体基板SUBをダイシング後のアセンブリ工程(たとえば樹脂封止工程)において構造物SS2による保護膜PFの凹部分が樹脂等により充填されていてもよい。
構造物SS2は、たとえば複数の構造物SS1を囲うように形成されている。複数の構造物SS1の各々の平面形状は、互いに異なっている。そのため、構造物SS1および構造物SS2からなる非周期的パターンAPは、任意の方向において並進対称性を有していない。
複数の構造物SS1は、たとえばデバイス領域DRの外形の延在方向に沿う方向またはこれに垂直な方向に延びるように形成されている。しかし、非周期的パターンAPにおいて、特定の平面形状を有する構造物SS1は複数形成されていない。つまり、非周期的パターンAPには、互いに平面形状の異なる複数の構造物SS1が形成されていることから、当該中央領域は任意の方向における並進対称性を有していない。
複数の構造物SS1の各々の平面形状は、任意に選択することができ、正方形状、長方形状、階段形状、十字形状、L字形状、T字形状、U字形状などから選択され得る。構造物SS1の平面寸法は、半導体装置SEの製造に用いられるステッパなどの投影露光装置による加工限界寸法以上である限りにおいて、任意の大きさとすればよいが、たとえば100nm以上200nm以下程度とすることができる。
構造物SS1と構造物SS2との間における、保護膜PFの膜厚差は、たとえば0.5μm以上10.0μm以下である。
非周期的パターンAPにおいて、構造物SS1は、デバイス領域DRの外形の延在方向に垂直な幅方向に複数形成されていればよいが、好ましくは少なくとも5つ形成されている。
なお、図3に示す非周期的パターンAPは、構造物SS2のみが形成されている最外周部を有しているが、このような最外周部を挟まずに、図3に示す非周期的パターンAPの一方の端部側に位置する構造物SS1と他方の端部側に位置する構造物SS1とが連なるように連続して形成されていてもよい。
非周期的パターンAPは、デバイス領域DRを囲むように形成されているため、デバイス領域DRの平面形状に角部が形成されている場合には、当該角部を囲むように非周期的パターンAPの平面形状に角部あるいは湾曲部が形成されている。また、非周期的パターンAPの平面形状に角部が形成されている場合であっても、直角を成す当該角部が1つ形成されている場合に限られず、たとえばほぼ等しい鈍角を成す当該角部が2つ、非周期的パターンAPにおいてデバイス領域DRの外形の延在方向に平行に形成されている領域に対し傾斜している部分を挟んで連なるように形成されていてもよい。
最外周領域ORは、ウエハ状であった半導体基板においてダイシング領域として形成されていた領域が、レーザーダイシングなどによりダイシングされることで削り代が抑えられ、周辺領域PRの外周囲に残された領域である。最外周領域ORの外周端部E3は、半導体装置SEの外周端部を成している。
最外周領域ORには、TEG(test element group)30などが形成されている。
次に、図1〜図5を参照して、実施の形態1に係る半導体装置の製造方法について説明する。実施の形態1に係る半導体装置の製造方法は、半導体基板を準備する工程(S10)と、半導体基板の表面上に、ダイシング領域で区分されたデバイス領域DRを形成する工程(S20)と、半導体基板のダイシング領域をダイシングする工程(S30)とを備える。
はじめに、半導体基板を準備する(工程(S10))。半導体基板を構成する材料は、上述のように、任意の半導体材料であればよく、たとえばSiやGaNなどである。半導体基板は、たとえばエピタキシャル基板である。
次に、半導体基板の表面上に、ダイシング領域(図示しない)で区分されたデバイス領域DRを形成する(工程(S20))。デバイス領域DRは、半導体基板上において複数形成される。デバイス領域DRは、任意の方法により形成され得るが、たとえばステッパなどの投影露光装置などが用いられる。たとえば、感光性材料が塗布された半導体基板の表面に対して同一のマスクパターン(レチクルパターン)を複数回投影露光させることにより、半導体基板上に所定の形状のマスクパターンを複数形成する。当該マスクパターンを用いて半導体基板やその表面に成膜された薄膜などに対して加工を行うことで、半導体基板上に所定のデバイス領域DRを複数形成する。
さらに、本工程(S20)は、デバイス領域DRを囲んでおり、ダイシング領域に囲まれている周辺領域PRにデバイス領域DRを囲むように非周期的パターンAPを形成する工程(S21)を含んでいる。たとえば、上記投影露光装置とデバイス領域DRを形成する際に用いたマスクパターンと異なるマスクパターンとを用いて、複数のデバイス領域DRの各々を囲む周辺領域PRにそれぞれ非周期的パターンAPを形成する。これにより、図3に示すような非周期的パターンAPが各々の周辺領域PRに形成される。複数のデバイス領域DRの各々は、互いに所定の間隔を隔てて半導体基板上に形成されるが、各デバイス領域DRは周辺領域PRおよびダイシング領域で区分されている。この場合、非周期的パターンAPは、マスクパターン上においてデバイス領域DRを囲むように表されている。
本工程(S20)では、TEG30を形成する工程をさらに含んでいる。具体的には、TEG30は、隣り合う周辺領域PRに挟まれている領域に形成される。TEG30は、デバイス領域DRに形成されている半導体素子や周辺領域PRに形成されている非周期的パターンAPなどを間接的に評価するための評価用素子として形成されている。
また、本工程で形成される非周期的パターンAPの幅W1は、非周期的パターンAPを構成する個々の構造物SS1の寸法が投影露光装置の性能などに起因した半導体装置の製造方法の加工限界の寸法を超えない範囲で任意に決めることができる。たとえば、投影露光装置の最小線幅が100nm程度である場合、構造物SS1の寸法を200nm程度として構造物SS1が5つ以上並んで配置された非周期的パターンAPの幅W1は、2μm以下とすることができる。
次に、半導体基板のダイシング領域をダイシングする(工程(S30))。本工程(S30)は、ブレードダイシングやレーザーダイシングなど任意のダイシング方法により行うことができるが、たとえばレーザーダイシングにより行われる。レーザーダイシングでは、半導体基板の内部においてレーザーが集光されることによりその焦点近傍で半導体基板を構成する半導体材料(たとえばSi単結晶)をアモルファス化する。レーザーをダイシング領域内で走査させることにより、半導体基板のダイシング領域内において半導体材料がアモルファス化した領域が形成され、半導体基板の内部に応力が生じる。さらに外部から力を加えることにより当該領域を起点として半導体基板が劈開される。
半導体基板がダイシング領域内において劈開されることにより、ダイシング領域により囲まれているデバイス領域DRおよび周辺領域PRは個片化される。その結果、デバイス領域DRの周囲に周辺領域PRが形成されており、さらに周辺領域PRを囲むように最外周領域ORを含む半導体装置SEが製造される。半導体装置SEの外周端部E3は半導体基板の劈開面を有している。
次に、実施の形態1に係る半導体装置SEおよび半導体装置の製造方法の作用効果について説明する。
実施の形態1に係る半導体装置SEは、半導体基板上に形成されたデバイス領域DRと、デバイス領域DRを囲むように形成されている周辺領域PRとを備え、周辺領域PRには、デバイス領域DRを囲むように非周期的パターンAPが形成されている。
このようにすれば、半導体基板をダイシングして個々の半導体装置SEを得る際に、ダイシング領域において半導体基板に劈開が生じたり、該半導体基板上に形成されている保護膜PFにクラックが生じた場合であっても、当該劈開やクラック等がデバイス領域DRを囲む周辺領域PRを跨いでデバイス領域DRにまで伝播することを抑制することができる。
具体的には、劈開やクラック等は、その近傍に形成されているパターン形状に沿って進展しやすい。デバイス領域DR上に形成されているパッシべーション膜などの保護膜PFに劈開やクラックが生じた場合には、大気中の水分が半導体装置SEの内部に侵入してCuなどの金属配線を腐食させたり、デバイス特性を劣化させるといった問題が引き起こされる。そのため、従来の半導体装置においても、ダイシング領域からデバイス領域に向かう方向への劈開やクラック等の進展を抑制するために、デバイス領域の周囲にシールリング(「ガードリング」ともいう。)と呼ばれるパターンやシランスリットと呼ばれるパターンが形成されている。シールリングは、たとえば金属材料からなる多層の配線層の各層に形成された各溝部内を金属材料で接続して金属の壁のように構成し、これを平面視したときに閉ループ状となるように配置されている。また、シランスリットは、たとえば保護膜(パッシベーション膜)を貫通し、その下層に形成されている層間絶縁膜に達する溝であり、デバイス領域あるいはシールリングが形成されている場合にはシールリングの全周を取り囲むように形成されている。従来のシールリングは、一般に延在方向に対して垂直な方向における幅が20μm程度である。
しかし、従来のシールリングやシランスリットでは、半導体装置が熱サイクルを受けたときに応力が集中しやすい角部などでクラックが生じる場合があった。このようなクラックを十分に抑制するには、その発生頻度や侵入深さを考慮して、シールリングやシランスリットの数を増やすことが適切であると考えられる。特に、近年の高集積回路に採用されている低誘電率の層間絶縁膜は、一般に吸湿性が高いが機械的強度が低く、また配線層を構成する金属材料との密着性が低いという特徴を有しているため、このような層間絶縁膜におけるクラックを従来のシールリングやシランスリットを用いて抑制するにはシールリングやシランスリットの数を増やす必要がある。
しかしながら、シールリングやシランスリットの形成領域の大面積化は半導体基板におけるデバイス領域の小面積化(採れ数の低減)を招く。つまり、従来のシールリングやシランスリットが形成された半導体装置は、高信頼性を実現するためにはシールリング領域の大面積化に伴うチップ面積の増大を招き、一枚の半導体基板からの採れ数が低減する。
これに対し、実施の形態1に係る半導体装置SEには、シールリングやシランスリットは形成されておらず、これらに代えて周辺領域PRに非周期的パターンAPが形成されている。そのため、ダイシング領域や周辺領域PRにおいて保護膜PFに劈開やクラックが生じた場合であっても、当該クラック等の進展は非周期的パターンAPにより妨げられるため、周辺領域PRを横断してデバイス領域DRに達することが抑制されている。その結果、半導体装置SEは、保護膜PFのクラック等に起因した異常発生が十分に抑制されているため、高信頼性を有している。
さらに、非周期的パターンAPは、たとえば投影露光装置の加工限界を超えない範囲で微細なパターンとして形成することができる。非周期的パターンAPによる保護膜PFに生じたクラック等の進展抑制能は、非周期的パターンAPを構成する構造物SS1や構造物SS2の寸法には依らず、これらの数に依る。つまり、非周期的パターンAPを構成する構造物SS1および構造物SS2の寸法を十分に小さくして、これらを数多く形成することにより、非周期的パターンAPによるクラック等に対する進展抑制能を高めることができる。これにより、従来のシールリングやシランスリットなどでは、クラック等の進展を十分に抑制するためにはその幅を20μm程度とする必要があったのに対し、実施の形態1に係る半導体装置SEにおいて非周期的パターンAPの幅は上述のようにたとえば2μm程度あるいはそれ以下とすることができる。その結果、半導体装置SEは、高い信頼性を有しながら、そのチップ面積を小さくすることができる。
非周期的パターンAPは、並進対称性を有していない。具体的には、非周期的パターンAPは、デバイス領域DRの外形の延在方向に垂直な方向に沿って並進操作をさせたときに非周期的パターンAPを構成する構造物SS1同士が重ならないように形成されている。そのようにすれば、保護膜PFなどに生じたクラックはパターン形状に沿って進展し易いが、非周期的パターンAPには構造物SS1が並進対称性を有さずに非周期的に配置されているため、当該垂直な方向におけるクラック等の進展を効果的に抑制することができる。
また、非周期的パターンAPは、周辺領域PRを平面視したときに、互いに異なる平面形状を有する複数の構造物SS1,SS2が隙間無く敷き詰められて配置された1群の構造物として構成されている。
このようにすれば、構造物SS1および構造物SS2を隙間無く敷き詰められているため、周辺領域PRに生じたクラックは進展する際により多くの構造物SS1および構造物SS2と交わることになるため、より効果的にクラックの進展を抑制することができる。また、半導体装置SEにおいて非周期的パターンAPが形成されている領域を小さくしても、効果的にクラックの進展を抑制することができる。
非周期的パターンAPにおいて、構造物SS1は、デバイス領域DRの外形の延在方向に垂直な幅方向に少なくとも5つ形成されているのが好ましい。このようにすれば、周辺領域PRに生じたクラックは進展する際により多くの構造物SS1および構造物SS2と交わることになるため、より効果的にクラックの進展を抑制することができる。なお、上述のように、非周期的パターンAPによるクラック進展抑制能は、構造物SS1および構造物SS2の寸法によらずそれらの数に依るため、構造物SS1および構造物SS2の寸法をたとえば数100nm程度と小さくしながらもこれらを5つ以上形成することにより、デバイス領域の外形の延在方向に垂直な方向における幅が20μm程度として形成されていた従来のシールリングやシランスリットと比べて、周辺領域PRを十分に小さくすることができる。その結果、半導体装置SEのチップ面積を十分に小さくすることができる。
図6を参照して、半導体装置SEは最外周領域ORを備えていなくてもよい。この場合、半導体装置SEの外周端部E2は周辺領域PRにおいて形成されている。あるいは、最外周領域ORは、周辺領域PRよりも外周側において部分的に形成されていてもよい。これらは、たとえば半導体基板のダイシング領域をダイシングする工程(S30)においてブレードダイシングを行うことにより、ダイシング領域が全て切削された場合や、ダイシングによって周辺領域PR上に形成されている保護膜PFに劈開やクラック等が進展した場合などに生じ得るが、劈開やクラック等は非周期的パターンAPによりデバイス領域DRへの進展が抑制されている。このとき、半導体装置SEの外周端部E2と保護膜PFの内周側端部E1との間隔W2は、ダイシング前にウエハ状の半導体基板において非周期的パターンAPが形成されている領域の幅方向Aにおける間隔W1(図1参照)よりも短くてもよい。
また、周辺領域PRには、所定の数からなる一群の構造物SS1,SS2で構成された全体として1つの非周期的パターンAPが形成されていてもよいが、図6を参照して、たとえばより少ない数からなる一群の構造物SS1,SS2で構成された複数の非周期的パターンAPがそれぞれデバイス領域DRを囲むように形成されていてもよい。
この場合、デバイス領域DRの外形の延在方向に垂直な方向において隣り合う非周期的パターンAPの各々は、上記のような構造物SS2のみが形成されている最外周部を有していてもよいが、最外周部が当該垂直な方向において同一線上に並ばないように形成されているのが好ましい。このようにすれば、一の非周期的パターンAPに上記最外周部が形成されている場合であっても、周辺領域PRの全周に渡って構造物SS1がデバイス領域DRの外形の延在方向に垂直な幅方向に少なくとも5つ形成されている非周期的パターンAPを形成することができる。
また、非周期的パターンAPは、保護膜PFに形成されている。つまり、非周期的パターンAPを構成している構造物SS1および構造物SS2は、互いに膜厚の異なる保護膜PFの領域として形成されている。これにより、保護膜PFにクラックが生じた場合にも、当該クラックは非周期的パターンAPを跨いで進展することは困難であるため、デバイス領域DRに達するような当該クラックの進展をより効果的に防止することができる。
実施の形態1に係る半導体装置の製造方法は、半導体基板を準備する工程(S10)と、半導体基板の表面上に、ダイシング領域で区分されたデバイス領域DRを形成する工程(S20)と、半導体基板のダイシング領域をダイシングする工程(S30)とを備え、デバイス領域DRを形成する工程(S20)は、デバイス領域DRを囲んでおり、ダイシング領域に囲まれている周辺領域PRにデバイス領域DRを囲むように非周期的パターンAPを形成する工程(S21)を含む。これにより、ダイシングする工程(S30)前に非周期的パターンAPを形成する工程(S21)が実施されて非周期的パターンAPが形成されているため、ダイシング時にダイシング領域から周辺領域PRにまで進展するクラック等が生じた場合でも、周辺領域PRに形成されている非周期的パターンAPによりクラック等が周辺領域PRを跨いでデバイス領域DRにまで進展することを抑制することができる。
(実施の形態2)
次に、図7〜図9を参照して、実施の形態3に係る半導体装置SEについて説明する。実施の形態3に係る半導体装置SEは、基本的には実施の形態1に係る半導体装置SEと同様の構成を備えるが、最外周領域ORには周期パターンPPが形成されている点で異なる。
次に、図7〜図9を参照して、実施の形態3に係る半導体装置SEについて説明する。実施の形態3に係る半導体装置SEは、基本的には実施の形態1に係る半導体装置SEと同様の構成を備えるが、最外周領域ORには周期パターンPPが形成されている点で異なる。
周期パターンPPは、周辺領域PRを平面視したときの周辺領域PRの外形に沿う方向に延びるように形成されている。たとえば、周辺領域PRの平面形状が方形である場合、周期パターンPPは、周辺領域PRの外形を構成している各辺と平行に4つのパターンが形成されており、そのうち互いに直交する2つのパターンが周辺領域PRの平面形状の角部の近傍において互いに接続されて構成されている。
周期パターンPPは、TEG30に対して半導体装置SEの内周側に形成されていてもよいし、外周側に形成されていてもよいが、好ましくは内周側に形成されている。
周期パターンPPは、たとえば層間絶縁膜IF中に多層配線として構成されている配線層の各層に、周辺領域PRを平面視したときの周辺領域PRの外形に沿う方向に沿って延びるように形成されている構造物SS3を含む。周期パターンPPは、並進対称性を有している部分が組み合わされて形成されている。たとえば、デバイス領域DRの平面形状が方形である場合、デバイス領域DRの外形の一辺と平行に延びる溝部構造物SS3は、当該一辺の延在方向において並進対称性を有しており、周期パターンPPはこのような4つの構造物SS3によりデバイス領域DRを囲うように構成されている。周期パターンPPは、配線層における同一配線層上に複数形成されていてもよい。
デバイス領域DRの外形の延在方向に垂直な方向における周期パターンPPの幅は、ダイシング領域内に形成可能な限りにおいて任意の広さを有していればよいが、たとえば50μm以上100μm以下である。
実施の形態2に係る半導体装置の製造方法では、デバイス領域DRを形成する工程(S20)は周期パターンPPを形成する工程をさらに有している。具体的には、周期パターンPPは、TEG30と同様に、隣り合う周辺領域PRに挟まれている領域に形成される。TEG30は、デバイス領域DRに形成されている半導体素子や周辺領域PRに形成されている非周期的パターンAPなどを間接的に評価するための評価用素子として形成されている。
周期パターンPPは、たとえばデバイス領域DRに配線層を形成する際に同時にダイシング領域に形成された配線層上に、投影露光装置を用いてマスクパターンを形成し、当該マスクパターンを介してエッチング等加工することにより形成される。
このようにすれば、半導体基板をダイシングして個々の半導体装置SEを得る際に、ダイシング領域において半導体基板および該半導体基板上に形成されている保護膜PFに劈開やクラックが生じた場合であっても、当該劈開やクラック等がデバイス領域DRを囲む周辺領域PRを跨いでデバイス領域DRにまで伝播することをより効果的に抑制することができる。
一般的に、ダイシング領域においてTEG30が形成されている領域とTEG30が形成されていない領域とではダイシングの際に保護膜PFに加えられる負荷(応力)が異なるためにこれらの領域の境界で保護膜PFの剥離やクラックが確認されやすい。
これに対し実施の形態2に係る半導体装置SEでは、周期パターンPPが、TEG30の有無に関わらず、周辺領域PRを平面視したときの周辺領域PRの外形に沿う方向に伸びるように形成されている。そのため、TEG30の有無に起因してダイシングの際に保護膜PFに加えられる熱的あるいは機械的な負荷(応力)のバラつきを十分に低減することができる。その結果、TEG30が形成されている領域とTEG30が形成されていない領域との境界付近においても、従来の半導体装置において観察されていたようなクラック等の発生を抑制することができる。
(実施の形態3)
次に、図1および図10を参照して、実施の形態3に係る半導体装置SEについて説明する。実施の形態3に係る半導体装置SEは、基本的には実施の形態1に係る半導体装置SEと同様の構成を備えるが、非周期的パターンAPがフィボナッチ数列の各項を一辺とする正方形状の平面形状を有する一群の構造物SS1で構成されている点で異なる。
次に、図1および図10を参照して、実施の形態3に係る半導体装置SEについて説明する。実施の形態3に係る半導体装置SEは、基本的には実施の形態1に係る半導体装置SEと同様の構成を備えるが、非周期的パターンAPがフィボナッチ数列の各項を一辺とする正方形状の平面形状を有する一群の構造物SS1で構成されている点で異なる。
具体的には、非周期的パターンAPは、正方形状の平面形状を有し、一辺の長さが互いに異なる複数の構造物SS1を有している。構造物SS1の各々は、それぞれ周囲を構造物SS2により囲まれている。複数の構造物SS2は、平面形状の外形がいずれも正方形であり、その一辺の長さが互いに異なっている。
非周期的パターンAPにおいて、複数の構造物SS1,SS2は、たとえばそれぞれの一片の長さがフィボナッチ数列{1,1,2,3,5,8,・・・}の各項を相対的な比率として形成されている。つまり、複数の構造物SS2において最小寸法の構造物SS2の外形S1の一片の長さを1としたときに、非周期的パターンAPは、外形の一辺の長さがそれぞれ{1,1,2,3,5,8,・・・}とフィボナッチ数列の各項となる各構造物SS2が螺旋状に隙間無く配置されて構成されている。このとき、各構造物SS2に囲まれている構造物SS1の各々は、外形S1の構造物SS2に囲まれている最小寸法の構造物SS1の一辺の長さを1としたときに、外形の一辺の長さがそれぞれ{1,1,2,3,5,8,・・・}とフィボナッチ数列の各項となるように形成されている。
このようにしても、非周期的パターンAPにおける構造物SS1および構造物SS2は周期的に配置されておらず並進対称性を有していない。そのため、実施の形態3に係る半導体装置SEは、実施の形態1に係る半導体装置SEと同様の作用効果を奏することができる。
またこのとき、たとえば外形S2の構造物SS2に囲まれている構造物SS1は、外形S1と同一の面積を有するように形成され、外形S3の構造物SS2に囲まれている構造物SS1は、外形S2と同一の面積を有するように形成されていてもよい。言い換えると、外形S1の構造物SS2に囲まれている構造物SS1の一片の長さを1としたときに、外形S1の一片の長さは2となり、これと等しい一辺の長さを有する構造物SS1は一辺の長さが3の外形S2に囲まれていてもよい。つまり、外形における一辺の長さがフィボナッチ数列の各項に対応する構造物SS2に囲まれている構造物SS1の一片の長さは、フィボナッチ数列において当該構造物SS1を囲んでいる構造物SS2と対応関係にある項の1つ前の項に対応するように形成されていてもよい。このような非周期的パターンAPは自己相似性を有しており、非周期的パターンAPの形成領域の面積(外形S1,S2,S3,・・・の面積の合計)において構造物SS1が占める割合(占有率)は黄金比に収束していく。
非周期的パターンAPにおいて、構造物SS1は、デバイス領域DRの外形の延在方向に垂直な幅方向に少なくとも5つ形成されているのが好ましい。また、周辺領域PRにおいて、非周期的パターンAPはデバイス領域DRの外形の延在方向に垂直な方向に複数形成されていてもよい。また、複数の構造物SS1において、一部が構造物SS2に対する凸部として形成されており、残りが構造物SS2に対する凹部として形成されていてもよい。
(実施の形態4)
次に、図1および図11を参照して、実施の形態4に係る半導体装置SEについて説明する。実施の形態4に係る半導体装置SEは、基本的には実施の形態1に係る半導体装置SEと同様の構成を備えるが、非周期的パターンAPがカントール集合に基づいて配置された1群の構造物で構成されている点で異なる。
次に、図1および図11を参照して、実施の形態4に係る半導体装置SEについて説明する。実施の形態4に係る半導体装置SEは、基本的には実施の形態1に係る半導体装置SEと同様の構成を備えるが、非周期的パターンAPがカントール集合に基づいて配置された1群の構造物で構成されている点で異なる。
非周期的パターンAPは,たとえば複数の構造物SS1a,SS1b,SS1c,SS1dを有しており、各構造物SS1a,SS1b,SS1c,SS1dがカントール集合に基づいて配置されている。
具体的には、複数の構造物SS1において最も大きい構造物SS1aはデバイス領域DRの外形の延在方向に延びるように形成されている。当該延在方向に垂直な方向において構造物SS1aと隣接する構造物SS1bは、構造物SS1aから構造物SS1aを3等分したときの中央の分割部を取り除いた形状を有している。つまり、構造物SS1bは、上記延在方向において間隔W3を隔てて2つ形成されている。
さらに、当該延在方向に垂直な方向において構造物SS1bと隣接する構造物SS1cは、各々の構造物SS1bから構造物SS1bを3等分したときの中央の分割部を取り除いた形状を有している。つまり、構造物SS1cは、上記延在方向において間隔W4を隔てて4つ形成されている。
さらに、当該延在方向に垂直な方向において構造物SS1bと隣接する構造物SS1dは、各々の構造物SS1cから構造物SS1cを3等分したときの中央の分割部を取り除いた形状を有している。つまり、構造物SS1dは、上記延在方向において間隔W5を隔てて8つ形成されている。
ここで、間隔W5の3倍が間隔W4であり、間隔W4の3倍が間隔W3である。つまり、非周期的パターンAPにおいて、構造物SS1b,SS1c,SS1dは、デバイス領域DRの外形の延在方向における間隔がそれぞれ間隔W3,W4,W5と異なっている。
このようにしても、非周期的パターンAPにおける構造物SS1および構造物SS2は周期的に配置されておらず並進対称性を有していない。そのため、実施の形態4に係る半導体装置SEは、実施の形態1に係る半導体装置SEと同様の作用効果を奏することができる。
また、実施の形態4における非周期的パターンAPにおいて、複数の構造物SS1a,SS1b,SS1c,SS1dの各々は、その外形の一部がデバイス領域DRの外形の延在方向に垂直な方向において揃うように形成されている。たとえば、非周期的パターンAPは、当該垂直な方向における構造物SS1b,SS1c,SS1dの各々の端部が当該垂直な方向に揃うように形成されている部分を有している。そのため、このような部分では他の部分と比べてクラックが進展しやすくなることから、クラックの進展はこのような部分に制限され、当該他の部分へのクラックの進展は抑制される。
なお、非周期的パターンAPは、デバイス領域DRの外形の延在方向に垂直な幅方向に4つ構造物SS1a,SS1b,SS1c,SS1dを有しているが、構造物SS1は当該幅方向に少なくとも5つ形成されているのが好ましい。
なお、非周期的パターンAPは、カントール集合の他にも、構造物SS1,SS2が自己相似性を有しているフラクタルとして形成されていてもよい。このようにしても、非周期的パターンAPにおける構造物SS1および構造物SS2は並進対称性を有していない。そのため、実施の形態3に係る半導体装置SEは、実施の形態1に係る半導体装置SEと同様の作用効果を奏することができる。
(実施の形態5)
次に、図1および図13を参照して、実施の形態5に係る半導体装置SEについて説明する。実施の形態5に係る半導体装置SEは、基本的には実施の形態1に係る半導体装置SEと同様の構成を備えるが、非周期的パターンAPがペンローズタイルにおける5回対称性を有するポイント上に互いに間隔を隔てて配置された1群の構造物で構成されている点で異なる。
次に、図1および図13を参照して、実施の形態5に係る半導体装置SEについて説明する。実施の形態5に係る半導体装置SEは、基本的には実施の形態1に係る半導体装置SEと同様の構成を備えるが、非周期的パターンAPがペンローズタイルにおける5回対称性を有するポイント上に互いに間隔を隔てて配置された1群の構造物で構成されている点で異なる。
図12を参照して、ベンローズタイルとは、2種類の菱形が平面充填された非周期的なパターンであり、5回対称性を有している。2種類の菱形のうち、一方の菱形は鋭角が72°で鈍角が108°であり、他方の菱形は鋭角が36°で鈍角が144°である。図11では、5回対称性を有するポイントCを黒いドットで表している。
図13を参照して、非周期的パターンAPにおいて、構造物SS1はベンローズタイルにおける5回対称性を有するポイントC(図12参照)上に形成されている。好ましくは、構造物SS1の中心が当該ポイントC(図12参照)と重なるように形成されている。つまり、構造物SS1は、周辺領域PR上において非周期的に形成されている。構造物SS1の平面形状は、任意の形状とすればよいが、たとえば正方形である。また、構造物SS2は、非周期的パターンAPにおいて構造物SS1が形成されていない領域に形成されている。
このようにしても、非周期的パターンAPにおける構造物SS1および構造物SS2は周期的に配置されておらず並進対称性を有していない。そのため、実施の形態5に係る半導体装置SEは、実施の形態1に係る半導体装置SEと同様の作用効果を奏することができる。
また、非周期的パターンAPにおいて、構造物SS1は、デバイス領域DRの外形の延在方向に垂直な幅方向に少なくとも5つ形成されているのが好ましい。
なお、図14を参照して、実施の形態1〜実施の形態5に係る半導体装置SEにおいて、構造物SS1には微小非周期的パターンMAPが形成されていてもよい。微小非周期的パターンMAPとは、図3、図10、図11、図13に示す各非周期的パターンAPの縮尺を小さくして(縮尺の分母を大きくして)、構造物SS1および構造物SS2の寸法比はそのままにそれぞれの寸法値を小さくした一群の微小構造物で構成されている非周期的パターンである。つまり、実施の形態1〜実施の形態5における非周期的パターンAPを構成する構造物SS1自体が、実施の形態1〜実施の形態5のいずれかの非周期的パターンAPとして形成されていてもよい。
たとえば、実施の形態5に係る半導体装置SEにおいて、非周期的パターンAPを構成する構造物SS1の少なくとも一部がペンローズタイルにおける5回対称性を有するポイント上に互いに間隔を隔てて配置された1群の微小構造物で構成されていてもよい。この場合には、非周期的パターンAPと微小非周期的パターンMAPとは、自己相似性を有している。
また、たとえば実施の形態5に係る半導体装置SEにおいて、非周期的パターンAPを構成する構造物SS1の少なくとも一部は、フィボナッチ数列の各項を一辺とする正方形状の平面形状を有する1群の構造物が螺旋状に配置されて構成されていてもよい。言い換えると、実施の形態5における非周期的パターンAPを構成する構造物SS1自体が、実施の形態3における非周期的パターンAPとして形成されていてもよい。
このようにしても、非周期的パターンAPにおける構造物SS1および構造物SS2は周期的に配置されておらず並進対称性を有していないため、実施の形態1に係る半導体装置SEと同様の作用効果を奏することができる。
また、図14を参照して、実施の形態1〜実施の形態5に係る半導体装置の製造方法において、非周期的パターンAPを形成するために用いられるマスクパターン(レチクルパターン)の製造方法について説明する。
はじめに、半導体装置SEに関するレイアウトルールが決定される。次に、レイアウトルールに従って、デバイス設計を行うとともに(製品側)、ダイシング領域に形成されるアライメントマークや各種TEGの設計を行う(アートワーク側)。デバイス設計においては、レイアウトルールに従って設計された各種機能モジュールのレイアウト形状が最小寸法などのデザインルールを満たしているか否かをDRC(Design Rule Checking)やLVS(Layout Versus Schematic)などにより検証した上で、検証が済んだレイアウトをライブラリ化する。次に、製品仕様に基づいて各種機能モジュールを適宜配置してLSI製品を設計する。次に、設計したLSI製品についてチップレベル検証を行う。
一方、アートワーク側では、レイアウトルールに従って設計されたアライメントマーク、各種TEGのレイアウト形状が最小寸法などのデザインルールを満たしているか否かをDRCやLVSなどにより検証した上で、検証が済んだレイアウトをライブラリ化する。次に、製品仕様に基づいてアライメントマークや各種TEGを適宜配置してダイシング領域を設計する。次に、アライメントマークや各種TEGの配置検証を行う。
次に、製品仕様に基づき、非周期的パターンAPを設計する。さらに非周期的パターンAPを含めたチップ全体のレイアウトを構築する。さらに、構築したチップレイアウトにダミーパターンを付加し、OPC(Optical Proximity Correction)をする。次に、OPC後のレイアウトから描画データを作成し、マスクを描画する。このようにして、非周期的パターンAPを形成可能なマスクパターンを製造することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
DR デバイス領域、PR 周辺領域、OR 最外周領域、IF 層間絶縁膜、PD パッド層、PF 保護膜、SE 半導体装置、AP 非周期的パターン、SS1,SS1a,SS1b,SS1c,SS1d,SS2 構造物、PP 周期パターン。
Claims (13)
- 半導体基板上に形成されたデバイス領域と、
前記デバイス領域を囲むように形成されている周辺領域とを備え、
前記周辺領域には、前記デバイス領域を囲むように非周期的パターンが形成されている、半導体装置。 - 前記非周期的パターンは、並進対称性を有していない、請求項1に記載の半導体装置。
- 前記非周期的パターンは、ペンローズタイルにおける5回対称性を有するポイント上に互いに間隔を隔てて配置された1群の構造物で構成されている、請求項2に記載の半導体装置。
- 前記非周期的パターンは、カントール集合に基づいて配置された1群の構造物で構成されている、請求項2に記載の半導体装置。
- 前記非周期的パターンは、フィボナッチ数列の各項を一辺とする正方形状の平面形状を有する1群の構造物が螺旋状に配置されて構成されている、請求項2に記載の半導体装置。
- 前記非周期的パターンは、前記周辺領域を平面視したときに、互いに異なる平面形状を有する複数の構造物が敷き詰められて配置された1群の構造物として構成されている、請求項2に記載の半導体装置。
- 前記非周期的パターンにおいて、前記構造物は、前記デバイス領域の外形の延在方向に垂直な幅方向に少なくとも5つ形成されている、請求項3〜請求項6のいずれか1項に記載の半導体装置。
- 前記非周期的パターンにおいて、前記構造物には微小非周期的パターンが形成されている、請求項3〜請求項7のいずれか1項に記載の半導体装置。
- 前記周辺領域上に形成された保護膜をさらに備え、
前記非周期的パターンは、前記保護膜に形成されている、請求項1に記載の半導体装置。 - 前記周辺領域を囲むように形成されている最外周領域をさらに備え、
前記最外周領域には、周期パターンが形成されており、
前記周期パターンは、前記周辺領域を平面視したときの前記周辺領域の外形に沿う方向に延びるように形成されている、請求項1に記載の半導体装置。 - 半導体基板を準備する工程と、
前記半導体基板の表面上に、ダイシング領域で区分されたデバイス領域を形成する工程と、
前記半導体基板の前記ダイシング領域をダイシングする工程とを備え、
前記デバイス領域を形成する工程は、前記デバイス領域を囲むとともに、前記ダイシング領域に囲まれている周辺領域に前記デバイス領域を囲むように非周期的パターンを形成する工程を含む、半導体装置の製造方法。 - 前記デバイス領域を形成する工程は、前記ダイシング領域に周期パターンを形成する工程をさらに含む、請求項11に記載の半導体装置の製造方法。
- 前記ダイシングする工程では、前記ダイシング領域の一部が残るように前記ダイシング領域をダイシングする、請求項11または請求項12に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014199737A JP2016072413A (ja) | 2014-09-30 | 2014-09-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014199737A JP2016072413A (ja) | 2014-09-30 | 2014-09-30 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016072413A true JP2016072413A (ja) | 2016-05-09 |
Family
ID=55867427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014199737A Pending JP2016072413A (ja) | 2014-09-30 | 2014-09-30 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016072413A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113725225A (zh) * | 2021-08-20 | 2021-11-30 | 长江存储科技有限责任公司 | 一种半导体器件及其制备方法 |
WO2022138238A1 (ja) | 2020-12-23 | 2022-06-30 | 三井金属鉱業株式会社 | 配線基板及びそのトリミング方法、並びに多層配線板 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0456250A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 半導体ウエハ |
JP2005302985A (ja) * | 2004-04-12 | 2005-10-27 | Nec Electronics Corp | 半導体ウェーハおよび半導体チップ |
JP2006302939A (ja) * | 2005-04-15 | 2006-11-02 | Canon Inc | 半導体ウェハーのダイシング方法 |
JP2008066716A (ja) * | 2006-08-10 | 2008-03-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2009044020A (ja) * | 2007-08-10 | 2009-02-26 | Ricoh Co Ltd | 半導体ウェハ及びその製造方法 |
JP2011003675A (ja) * | 2009-06-17 | 2011-01-06 | Renesas Electronics Corp | 半導体装置の製造方法、半導体チップ及び半導体ウェハ |
JP2011082434A (ja) * | 2009-10-09 | 2011-04-21 | Renesas Electronics Corp | ウエハ及び半導体装置の製造方法 |
JP2011222872A (ja) * | 2010-04-13 | 2011-11-04 | Renesas Electronics Corp | 半導体集積回路およびそのパターンレイアウト方法 |
-
2014
- 2014-09-30 JP JP2014199737A patent/JP2016072413A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0456250A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 半導体ウエハ |
JP2005302985A (ja) * | 2004-04-12 | 2005-10-27 | Nec Electronics Corp | 半導体ウェーハおよび半導体チップ |
JP2006302939A (ja) * | 2005-04-15 | 2006-11-02 | Canon Inc | 半導体ウェハーのダイシング方法 |
JP2008066716A (ja) * | 2006-08-10 | 2008-03-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2009044020A (ja) * | 2007-08-10 | 2009-02-26 | Ricoh Co Ltd | 半導体ウェハ及びその製造方法 |
JP2011003675A (ja) * | 2009-06-17 | 2011-01-06 | Renesas Electronics Corp | 半導体装置の製造方法、半導体チップ及び半導体ウェハ |
JP2011082434A (ja) * | 2009-10-09 | 2011-04-21 | Renesas Electronics Corp | ウエハ及び半導体装置の製造方法 |
JP2011222872A (ja) * | 2010-04-13 | 2011-11-04 | Renesas Electronics Corp | 半導体集積回路およびそのパターンレイアウト方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022138238A1 (ja) | 2020-12-23 | 2022-06-30 | 三井金属鉱業株式会社 | 配線基板及びそのトリミング方法、並びに多層配線板 |
KR20230124640A (ko) | 2020-12-23 | 2023-08-25 | 미쓰이금속광업주식회사 | 배선 기판 및 그 트리밍 방법, 그리고 다층 배선판 |
CN113725225A (zh) * | 2021-08-20 | 2021-11-30 | 长江存储科技有限责任公司 | 一种半导体器件及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5252743B2 (ja) | トランジスタ性能に対するシャロートレンチアイソレーション(sti)の応力変動を低減するダミーフィル | |
US20050282360A1 (en) | Semiconductor wafer and manufacturing process for semiconductor device | |
JP5473879B2 (ja) | 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法 | |
JP2011134893A (ja) | 半導体装置 | |
US20130069205A1 (en) | Semiconductor wafer and processing method therefor | |
JP6234725B2 (ja) | 半導体ウェハー、半導体icチップ及びその製造方法 | |
JP2012023238A (ja) | 半導体装置、半導体装置の製造方法、及び半導体装置の設計方法 | |
JP2009164521A (ja) | 半導体装置とその製造方法、及び露光用マスク | |
JP6299412B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2016072413A (ja) | 半導体装置およびその製造方法 | |
KR20180029931A (ko) | 반도체 칩, 반도체 장치, 반도체 웨이퍼, 및 반도체 웨이퍼의 다이싱 방법 | |
US8093719B1 (en) | Seal ring for preventing crack propagation in integrated circuit devices | |
JP2006108489A (ja) | 半導体装置の製造方法 | |
JP2007049066A (ja) | 半導体ウェハ、並びに、半導体チップおよびその製造方法 | |
JP6248401B2 (ja) | 半導体装置の製造方法およびそれに用いられる露光マスク | |
JP5571283B2 (ja) | 半導体装置 | |
JP2016058578A (ja) | 分割方法 | |
US8310032B2 (en) | Wafer and method of manufacturing semiconductor device | |
JP6305269B2 (ja) | 加工方法 | |
TWI549243B (zh) | 半導體結構及其製造方法 | |
TW201602713A (zh) | 曝光罩之製造方法 | |
JP2006293376A (ja) | 位相シフトマスク | |
JP7124634B2 (ja) | 半導体ウェハおよび半導体装置の製造方法 | |
KR20090015454A (ko) | 반도체 웨이퍼 및 반도체 소자의 제조 방법 | |
JP2008306103A (ja) | 半導体装置及び導電パターン設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180911 |