JP2011222872A - 半導体集積回路およびそのパターンレイアウト方法 - Google Patents

半導体集積回路およびそのパターンレイアウト方法 Download PDF

Info

Publication number
JP2011222872A
JP2011222872A JP2010092474A JP2010092474A JP2011222872A JP 2011222872 A JP2011222872 A JP 2011222872A JP 2010092474 A JP2010092474 A JP 2010092474A JP 2010092474 A JP2010092474 A JP 2010092474A JP 2011222872 A JP2011222872 A JP 2011222872A
Authority
JP
Japan
Prior art keywords
area
dummy pattern
integrated circuit
semiconductor integrated
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010092474A
Other languages
English (en)
Other versions
JP5629114B2 (ja
Inventor
Kazuya Kamon
和也 加門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010092474A priority Critical patent/JP5629114B2/ja
Priority to US13/082,858 priority patent/US8543956B2/en
Publication of JP2011222872A publication Critical patent/JP2011222872A/ja
Priority to US13/975,823 priority patent/US8839176B2/en
Application granted granted Critical
Publication of JP5629114B2 publication Critical patent/JP5629114B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】ＣＭＰ処理においてダミーパターンに機械的ストレスが作用しても、ダミーパターンが折れ曲がったり、ダミーパターンの一部が欠落したりすることを抑制できる半導体集積回路およびそのパターンレイアウト方法を提供する。
【解決手段】半導体集積回路は、所定の機能領域と、空き領域ＳＰ１に形成されたダミーパターンＤＭＰ１とを備える。空き領域ＳＰ１は、所定の機能領域同士の間に位置する。ダミーパターンＤＭＰ１は、枠状に形成されるとともに、ダミーパターンＤＭＰ１の外縁ＥＤを規定する第１メタル部ＭＴ１と、第１メタル部ＭＴ１の内周側に位置し、第１メタル部ＭＴ１に連続するように形成された第２メタル部ＭＴ２と、第１メタル部ＭＴ１の内周側において第２メタル部ＭＴ２が形成されていない領域に位置する複数の非形成領域ＮＴと、を有する。
【選択図】図２

Description

本発明は、半導体集積回路およびそのパターンレイアウト方法に関し、特に、チップ内にダミーパターンを有する半導体集積回路およびそのパターンレイアウト方法に関する。
半導体素子、液晶表示素子、撮像素子（ＣＣＤ：Charge Coupled Device）、または薄膜磁気ヘッドなどのマイクロデバイスを製造する際には、半導体集積回路が使用される。
半導体集積回路内には、各種の機能モジュール（メモリ、アナログまたはロジック等）に加えて、ダミーパターンが形成される。ダミーパターンは、たとえば層間絶縁膜に生じる凹凸を緩和するために形成される（下記の特許文献１および２参照）。ダミーパターンは、たとえばパターン占有率の均一性を向上させるためにも形成される（下記の特許文献３参照）。
各種の機能モジュールおよびダミーパターン等は、半導体ウェハの表面に形成される。各種の機能モジュールおよびダミーパターン等が形成された半導体ウェハの表面には、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）処理が施される。
ＣＭＰ処理においては、半導体ウェハの表面に研磨布が押し当てられる。ＣＭＰ処理においては、アルミナの微粉末またはＳｉＯ２の微粉末を含むスラリを半導体ウェハの表面に流しながら、半導体ウェハを自転公転させる。ＣＭＰ処理により、半導体ウェハの表面が研磨され、半導体ウェハの表面が平坦になる。半導体ウェハの表面が平坦になると、焦点深度が浅い露光装置を使用することができる。開口数（ＮＡ：Numerical Aperture）の大きな投影レンズを使うことにより、微細なパターンが転写可能となる。
特開平９−８１６２２号公報 特開平９−３０６９９６号公報 特開２００９−６４８５７号公報
上記各特許文献におけるダミーパターンは、複数のメタル部から構成される。複数のメタル部は、島状に独立して配置される。ここで言う島状とは、たとえばメタル部の外縁が矩形状であって、矩形状の内側がすべてメタル部で埋め尽くされている形状のことを意味する。
ＣＭＰ処理において、半導体ウェハの表面を研磨する時、ダミーパターン（メタル部）には四方八方から機械的ストレスが作用する。ダミーパターンに所定以上の機械的ストレスが作用すると、ダミーパターンが折れ曲がったり、ダミーパターンの一部が欠落したりする場合がある。
本発明は、ＣＭＰ処理においてダミーパターンに機械的ストレスが作用しても、ダミーパターンが折れ曲がったり、ダミーパターンの一部が欠落したりすることを抑制できる半導体集積回路およびそのパターンレイアウト方法を提供することを目的とする。
本発明のある局面に基づく半導体集積回路は、チップ内に形成され、スクライブ領域、モジュール領域およびＩ／Ｏ領域を含む機能領域と、上記チップ内における空き領域に形成されたダミーパターンと、を備える。
上記空き領域は、上記機能領域同士の間、上記機能領域内、および／または上記機能領域が形成されている領域と上記機能領域が形成されていない領域とを跨ぐ位置に規定され、上記ダミーパターンは、枠状に形成されるとともに、上記ダミーパターンの外縁を規定する第１メタル部と、上記第１メタル部の内周側に位置し、上記第１メタル部に連続するように形成された第２メタル部と、上記第１メタル部の内周側において上記第２メタル部が形成されていない領域に位置する複数の非形成領域と、を有する。
本発明の他の局面に基づく半導体集積回路のパターンレイアウト方法は、上記に記載の上記半導体集積回路のパターンをレイアウトする半導体集積回路のパターンレイアウト方法であって、上記チップ内に形成される上記機能領域により規定される基準描画データを作成する工程と、上記基準描画データを所定の幅だけオーバーサイズする工程と、上記チップからオーバーサイズした上記基準描画データを差し引くことにより上記空き領域を算出する工程と、上記非形成領域に対応する形状を有する島状領域を、上記空き領域内に形成する工程と、形成されるべき上記ダミーパターンの上記外縁よりも内側に位置する上記空き領域から、上記島状領域を差し引く工程と、を備える。
本発明のさらに他の局面に基づく半導体集積回路のパターンレイアウト方法は、上記に記載の上記半導体集積回路のパターンをレイアウトする半導体集積回路のパターンレイアウト方法であって、上記チップ内に形成される上記機能領域により規定される基準描画データを作成する工程と、上記基準描画データを所定の幅だけオーバーサイズする工程と、上記チップからオーバーサイズした上記基準描画データを差し引くことにより上記空き領域を算出する工程と、上記空き領域の中から、所定の占有率以下の上記空き領域を抽出する工程と、上記非形成領域に対応する形状を有する島状領域を、所定の占有率以下の上記空き領域内に作成する工程と、形成されるべき上記ダミーパターンの上記外縁よりも内側に位置する所定の占有率以下の上記空き領域から、上記島状領域を差し引く工程と、を備える。
本発明によれば、ＣＭＰ処理においてダミーパターンに機械的ストレスが作用しても、ダミーパターンが折れ曲がったり、ダミーパターンの一部が欠落したりすることを抑制できる半導体集積回路およびそのパターンレイアウト方法を得ることができる。
実施の形態１における半導体集積回路を示す平面図である。 図１におけるＩＩ線で囲まれる領域を拡大して示した平面図である。 実施の形態１の他の形態における半導体集積回路を示す平面図である。 実施の形態２における半導体集積回路に用いられるダミーパターンを示す平面図である。 実施の形態３における半導体集積回路に用いられるダミーパターンを示す平面図である。 実施の形態４における半導体集積回路に用いられるダミーパターンを示す平面図である。 実施の形態５における半導体集積回路に用いられるダミーパターンを示す平面図である。 実施の形態６に関し、一辺の長さがフィボナッチ数列に基づく正方形を隣接させ螺旋状に配置した様子を示す平面図である。 実施の形態６における半導体集積回路に用いられるダミーパターンを示す平面図である。 実施の形態７における半導体集積回路に用いられるダミーパターンを示す平面図である。 実施の形態８に関し、ペンローズタイルパターンを示す平面図である。 実施の形態８における半導体集積回路に用いられるダミーパターンを示す平面図である。 実施の形態９における半導体集積回路のパターンレイアウト方法を示す図である。 実施の形態９における半導体集積回路のパターンレイアウト方法を示す第１平面図である。 実施の形態９における半導体集積回路のパターンレイアウト方法を示す第２平面図である。 実施の形態９における半導体集積回路のパターンレイアウト方法を示す第３平面図である。 実施の形態９における半導体集積回路のパターンレイアウト方法を示す第４平面図である。 実施の形態９における半導体集積回路のパターンレイアウト方法を示す第５平面図である。 実施の形態１０における半導体集積回路のパターンレイアウト方法を示す図である。
本発明に基づいた各実施の形態における半導体集積回路およびそのパターンレイアウト方法について、以下、図面を参照しながら説明する。各実施の形態の説明において、個数、量などに言及する場合、特に記載がある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。各実施の形態の説明において、同一の部品、相当部品に対しては、同一の参照番号を付し、重複する説明は繰り返さない場合がある。
［実施の形態１］
図１および図２を参照して、本実施の形態における半導体集積回路ＩＣ１について説明する。図１を参照して、半導体集積回路ＩＣ１はチップ状に形成されている。半導体集積回路ＩＣ１は、チップＴＰ内に形成された機能領域ＦＵＡと、チップＴＰ内における空き領域ＳＰ１（詳細は次述する）に形成されたダミーパターンＤＭＰ１とを備えている。
機能領域ＦＵＡは、スクライブ領域ＳＣＡ、モジュール領域ＭＡおよびＩ／Ｏ領域ＩＡを含んでいる。スクライブ領域ＳＣＡは、モジュール領域ＭＡおよびＩ／Ｏ領域ＩＡを囲むように、チップＴＰの周縁に形成されている。スクライブ領域ＳＣＡは、ダイシング用に形成されている。スクライブ領域ＳＣＡには、サイドモニタ、アライメントマークおよび解像力チャート等、半導体集積回路ＩＣ１を製造する際の仕上がり具合をモニタリングするためのスクライブＴＥＧ（Test Elementary Group）パターン（図示せず）が形成されている。
モジュール領域ＭＡには、メモリ（ＲＡＭ、ＲＯＭ）、ロジック、アナログ等が形成されている。一般的に、各モジュール領域ＭＡおよびＩ／Ｏ領域ＩＡの大きさおよび形状は多種多様である。各モジュール領域ＭＡまたはＩ／Ｏ領域ＩＡの間には、空き領域ＳＰ１が発生する。
各モジュール領域ＭＡおよびＩ／Ｏ領域ＩＡは、空き領域ＳＰ１が可能な限り小さくなるように設計される。空き領域ＳＰ１は、次述するダミーパターンＤＭＰ１を形成するために利用される。空き領域ＳＰ１は、各モジュール（メモリ等）間の信号をやり取りしたり、信号同士の干渉またはノイズの伝播を防止したりするためにも利用される。
図２は、図１におけるＩＩ線で囲まれる領域を拡大して示した平面図である。図２は、本実施の形態におけるダミーパターンＤＭＰ１を示している。
図２を参照して、ダミーパターンＤＭＰ１は、上述のとおり空き領域ＳＰ１に形成される。本実施の形態におけるダミーパターンＤＭＰ１は、略正方形状に形成されている。ダミーパターンＤＭＰ１は、枠状に形成される第１メタル部ＭＴ１と、帯状に形成される３つの第２メタル部ＭＴ２と、帯状に形成される４つの非形成領域ＮＴとを有している。第１メタル部ＭＴ１および第２メタル部ＭＴ２は、これらの周囲に形成されるたとえば配線等と同様の材質および厚さを有しているとよい。
第１メタル部ＭＴ１は、ダミーパターンＤＭＰ１の最外周において、所定の幅ＷＤ１をもって枠状に形成されている。第１メタル部ＭＴ１（の外周）は、ダミーパターンＤＭＰ１の外縁ＥＤを規定している。第２メタル部ＭＴ２は、第１メタル部ＭＴ１の内周側に位置している。第２メタル部ＭＴ２は、紙面上下方向に所定の間隔を空けて並んでいる。第２メタル部ＭＴ２は、両端において第１メタル部ＭＴ１に連続している。非形成領域ＮＴは、第１メタル部ＭＴ１の内周側に位置している。非形成領域ＮＴは、第１メタル部ＭＴ１の内周側において、第２メタル部ＭＴ２が形成されていない領域に位置している。
ダミーパターンＤＭＰ１は、電気的に浮遊しているとよい。ダミーパターンＤＭＰ１が電気的に浮遊していることにより、ダミーパターンＤＭＰ１の近くに配置された配線に電気信号が通過した時、ダミーパターンＤＭＰ１が充放電することを防止できる。また、ダミーパターンＤＭＰ１の近くに配置された配線に対して不要な電力を発生させたり、ダミーパターンＤＭＰ１の近くに配置された配線を通過する電気信号の波形が崩されたりすることも防止できる。
ダミーパターンＤＭＰ１（の外縁ＥＤ）と、各モジュール領域ＭＡまたはＩ／Ｏ領域ＩＡとの間には、所定の間隔ＷＤ２（安全領域とも称する）が空けられている。所定の間隔ＷＤ２とは、たとえば約１μｍである。所定の間隔ＷＤ２を確保することにより、回路シミュレーションに反映されない容量が発生したり、回路シミュレーションに反映されない容量が発生しなくなったりすることを防止できる。
（作用・効果）
上述のように構成される半導体集積回路ＩＣ１に対して、ＣＭＰ処理が施される。図２を参照して、ＣＭＰ処理において、ダミーパターンＤＭＰ１（第１メタル部ＭＴ１または第２メタル部ＭＴ２）には、四方八方から機械的ストレスが作用する。ダミーパターンＤＭＰ１において機械的ストレスが作用することにより欠落し易い部分は、外縁ＥＤの特に角部ＥＧ１〜ＥＧ４（４個）である。
ここで、冒頭に説明したダミーパターンは、島状に独立した複数のメタル部から構成されている（特許文献１〜３参照）。冒頭に説明したダミーパターンにおいては、多くの角部が存在している。たとえば、帯状のメタル部が４つ島状に形成されている場合、角部の数は、４×４＝１６個となる。
角部の数を比較すると、本実施の形態におけるダミーパターンＤＭＰ１の方が、冒頭に説明したダミーパターンよりも少ない。ダミーパターンＤＭＰ１によれば、角部が少ない分、ダミーパターンＤＭＰ１が欠落することを抑制することが可能となる。
ダミーパターンＤＭＰ１においては、たとえば面ＳＦ１に対しても四方八方方向から機械的ストレスが作用する。機械的ストレスは、面ＳＦ１の一部を欠落させるように作用したり、面ＳＦ１を含む第１メタル部ＭＴ１を折り曲げるように作用したりする。ここで、面ＳＦ１は、面ＳＦ２および面ＳＦ４に連続している。換言すると、面ＳＦ１は、面ＳＦ２および面ＳＦ４により支持されている。面ＳＦ１に対して作用した機械的ストレスには、面ＳＦ１、面ＳＦ２および面ＳＦ４の３つの面が対抗する。
本実施の形態におけるダミーパターンＤＭＰ１によれば、面ＳＦ１に対して作用した機械的ストレスに対して、３つの面ＳＦ１，ＳＦ２，ＳＦ４が対抗するため、ダミーパターンＤＭＰ１（第１メタル部ＭＴ１）が折れ曲がったり、ダミーパターンＤＭＰ１の一部が欠落したりすることを抑制することが可能となる。
ダミーパターンが折れ曲がったり、ダミーパターンの一部が欠落したりすると、ダミーパターンは所望の特性を発揮しなくなる。本実施の形態の半導体集積回路によれば、ダミーパターンＤＭＰ１が欠落することが抑制されるため、ダミーパターンの特性が低下することも抑制可能となる。
ＣＭＰ処理時において、欠落したダミーパターンの一部は、研磨布に押さえつけられた状態で半導体ウェハの表面を移動する。ダミーパターンの一部の移動により、隣接したパターンが次々と損傷する。ダミーパターンの一部は半導体ウェハ上において渦巻き状に移動する（トルネードモード）。本実施の形態の半導体集積回路によれば、ダミーパターンＤＭＰ１が欠落することが抑制されるため、このような損傷が発生することも抑制可能となる。
ダミーパターンの欠落が発生しないように、研磨布の押し付け圧力を減らしたり、回転数を小さくしたりすることも可能である。研磨布の押し付け圧力を減らしたり、回転数を小さくしたりすると、研磨速度が落ちる。所望の研磨量を確保するためには、より長い処理時間が必要になる。本実施の形態の半導体集積回路によれば、ダミーパターンＤＭＰ１が欠落することが抑制されるため、より短い処理時間で半導体集積回路を製造することが可能となる。また、本実施の形態の半導体集積回路によれば、ダミーパターンＤＭＰ１が欠落することが抑制されているため、製造における歩留まりを向上させることも可能となる。
ダミーパターンＤＭＰ１を、パターン占有率の均一性を向上させるために配置することも可能である。この場合、空き領域ＳＰ１に必要な占有率を算出する。必要な占有率に対して、第１メタル部ＭＴ１の面積（幅）および第２メタル部ＭＴ２の面積（幅）を大小させる。ダミーパターンＤＭＰ１の面積を大小させることにより、所望の占有率を得ることができる。
［実施の形態１の他の形態］
図３を参照して、ダミーパターンは空き領域ＳＰ２に形成されてもよい。空き領域ＳＰ２は、チップＴＰ内の機能領域ＦＵＡ（たとえば、ロジック）内に位置している。空き領域ＳＰ２に対しても、実施の形態１と同様のダミーパターンを形成することができる。空き領域ＳＰ２に形成したダミーパターンによっても、実施の形態１と同様の作用効果を得ることができる。
また、ダミーパターンは空き領域ＳＰ３に形成されてもよい。空き領域ＳＰ３は、チップＴＰ内の各種モジュールが形成されている領域（モジュール領域ＭＡ）内と、チップＴＰ内の各種モジュールが形成されていない領域とを跨ぐように位置している。空き領域ＳＰ３に対しても、実施の形態１と同様のダミーパターンを形成することができる。空き領域ＳＰ３に形成したダミーパターンによっても、実施の形態１と同様の作用効果を得ることができる。
［実施の形態２］
図４を参照して、ダミーパターンの形状は、ダミーパターンＤＭＰ２のように長方形状に形成されていてもよい。ダミーパターンＤＭＰ２は、枠状に形成される第１メタル部ＭＴ１と、帯状に形成される５つの第２メタル部ＭＴ２と、６つの非形成領域ＮＴとを有している。ダミーパターンＤＭＰ２によっても、実施の形態１と同様の作用効果を得ることができる。
［実施の形態３］
図５を参照して、本実施の形態におけるダミーパターンＤＭＰ３について説明する。ダミーパターンＤＭＰ３は、枠状の第１メタル部ＭＴ１と、帯状の３つの第２メタル部ＭＴ２Ａと、第２メタル部ＭＴ２Ａに直交する帯状の５つの第２メタル部ＭＴ２Ｂと、複数（２４個）の非形成領域ＮＴとを有している。ダミーパターンＤＭＰ３によると、実施の形態１と同様の作用効果に加え、次の効果を得ることが可能となる。
ダミーパターンＤＭＰ３によると、ダミーパターンＤＭＰ３（第１メタル部ＭＴ１、第２メタル部ＭＴ２Ａおよび第２メタル部ＭＴ２Ｂ）に作用する機械的ストレスが分散されて小さくなる。ダミーパターンＤＭＰ３（第１メタル部ＭＴ１、第２メタル部ＭＴ２Ａおよび第２メタル部ＭＴ２Ｂ）の折れ曲がる可能性が下がる。ダミーパターンＤＭＰ３においては、１つの第２メタル部ＭＴ２Ｂに対して、３つの第２メタル部ＭＴ２Ａが跨っている。１つの第２メタル部ＭＴ２Ｂは１／４の長さに分割されるため、第２メタル部ＭＴ２Ｂが折れ曲がる確率は、実施の形態２における第２メタル部ＭＴ２（図４参照）の１／４となる。
［実施の形態４］
図６を参照して、非形成領域ＮＴの形状は、ダミーパターンＤＭＰ４のように、正方形状に形成されていてもよい。ダミーパターンＤＭＰ４は、枠状に形成される第１メタル部ＭＴ１と、帯状の２つの第２メタル部ＭＴ２Ａと、帯状の３つの第２メタル部ＭＴ２Ｂと、複数（１２個）の非形成領域ＮＴとを有している。ダミーパターンＤＭＰ４によっても、実施の形態１および実施の形態３と同様の作用効果を得ることができる。
［実施の形態５］
図７を参照して、ダミーパターンＤＭＰ５のように、非形成領域ＮＴは２種類以上の形状からなるように構成されていてもよい。非形成領域ＮＴの形状は、すべて異なるように構成されていてもよい。ダミーパターンＤＭＰ５によっても、実施の形態１と同様の作用効果を得ることができる。ダミーパターンＤＭＰ５においては、非形成領域ＮＴの形状が周期性を有さないように構成されることにより、ダミーパターンＤＭＰ５周りに発生する電磁ノイズ等をより効果的に遮断することも可能となる。
［実施の形態６］
図８および図９を参照して、本実施の形態におけるダミーパターンＤＭＰ６について説明する。まず、フィボナッチ数列について説明する。フィボナッチ数列とは、イタリアの数学者レオナルド・フィボナッチ（ピサのレオナルド）にちなんで名付けられた数列である。ｎ番目のフィボナッチ数Ｆｎは、Ｆ０＝０、Ｆ１＝１、Ｆｎ＋２＝Ｆｎ＋Ｆｎ＋１により定義される。最初の数項は０、１、１、２、３、５、８、１３、２１、３４、５５、８９、１４４、２３３、３７７、６１０、９８７、（以降省略）となる。フィボナッチ数列においては、いずれの項も、その前の２つの項の和となっている。
図８を参照して、正方形ＳＱ１Ａ、正方形ＳＱ１Ｂ、正方形ＳＱ２、正方形ＳＱ３、正方形ＳＱ５、および正方形ＳＱ８（以下、各正方形とも称する）は、一辺の長さの比がフィボナッチ数列を満足している。各正方形は、隣接した状態で一辺の長さが短いものから順に螺旋状に配置されている。各正方形が配置された領域の最外周は、長方形を描く。
図９を参照して、本実施の形態におけるダミーパターンＤＭＰ６は、外縁が長方形状に構成される。複数の非形成領域ＮＴは、それぞれが略矩形状に構成される。複数の非形成領域ＮＴは、好適には、略正方形状に構成されているとよい。
本実施の形態における複数の非形成領域ＮＴは、ダミーパターンＤＭＰ６上に上記の各正方形（正方形ＳＱ１Ａ〜正方形ＳＱ８）を規定した場合、それぞれが上記の各正方形内に含まれるように配置される。たとえば、非形成領域ＮＴ８は、フィボナッチ数列を満足する一の正方形ＳＱ８に含まれるように配置される。非形成領域ＮＴ５は、フィボナッチ数列を満足する他の正方形ＳＱ５に含まれるように配置される。
本実施の形態におけるダミーパターンＤＭＰ６は、全体として自己相似性を有するように構成されているとよい。換言すると、フィボナッチ数列を満足する一の正方形ＳＱ８と、当該一の正方形ＳＱ８内に形成される非形成領域ＮＴ８とから構成される形状は、フィボナッチ数列を満足する他の正方形ＳＱ５と、当該他の正方形ＳＱ５内に形成される非形成領域ＮＴ５とから構成される形状と相似関係にあるとよい。
ダミーパターンＤＭＰ６によっても、実施の形態１と同様の作用効果を得ることができる。ダミーパターンＤＭＰ６においては、非形成領域ＮＴの形状が周期性を有さないように構成されることにより、ダミーパターンＤＭＰ６周りに発生する電磁ノイズ等をより効果的に遮断することも可能となる。
［実施の形態７］
図１０を参照して、本実施の形態におけるダミーパターンＤＭＰ７について説明する。ダミーパターンＤＭＰ７における複数の非形成領域ＮＴは、フラクタルパターン状に配置されている。
ここで、フラクタルとは、フランスの数学者ブノワ・マンデルブロが導入した幾何学の概念である。フラクタルとは、図形の部分と図形の全体とが自己相似になっている場合を含む。フラクタルとは、ハウスドルフ次元が位相次元を厳密に上回るような集合と定義される。完全に自己相似なフラクタルにおいては、ハウスドルフ次元はミンコフスキー次元と等しくなる。
図１０に示すように、ダミーパターンＤＭＰ７においては、フラクタルな構造の一例として、カントール集合状に配置されている。カントール集合とは、線分を３つに分割して中央を取り去り、さらに、残った部分をさらに３つに分割して中央を取り去る。カントール集合とは、この作業を繰り返すことにより得られるフラクタル構造の一つである。カントール集合におけるフラクタル次元は０．６３である。
ダミーパターンＤＭＰ７においては、非形成領域ＮＴ１の紙面左右方向の長さを１／３倍した長さと、非形成領域ＮＴ１に隣り合う非形成領域ＮＴ２の同方向の長さとが等しくなっている。非形成領域ＮＴ２の紙面左右方向の長さを１／３倍した長さと、非形成領域ＮＴ２に隣り合う非形成領域ＮＴ３の同方向の長さとが等しくなっている。非形成領域ＮＴ３の紙面左右方向の長さを１／３倍した長さと、非形成領域ＮＴ３に隣り合う非形成領域ＮＴ４の同方向の長さとが等しくなっている。
ダミーパターンＤＭＰ７によっても、実施の形態１と同様の作用効果を得ることができる。ダミーパターンＤＭＰ７によれば、ダミーパターンＤＭＰ７周りに発生する電磁ノイズ等をより効果的に遮断することが可能となる。
具体的には、ダミーパターンＤＭＰ７においては、非形成領域ＮＴ（ＮＴ１〜ＮＴ４）が、フラクタルパターン状の一例として上述のようなカントール集合状に配置されている。ダミーパターンＤＭＰ７に電磁波を入射すると、各非形成領域ＮＴ１〜ＮＴ４中で電磁波が共鳴する。所定の波長においては、入射する電磁場の１０の７乗倍の強さの電磁場が、カントール集合状に形成された非形成領域ＮＴ内に発生する。
この所定の波長と、ＲＤＲ（Restricted Design Rules）の波長（空間周波数の逆数）の方向とは、一致しているとよい。ＲＤＲの採用によって伝播された電磁ノイズ等は、カントール集合状に形成された非形成領域ＮＴの内部に集まる。ＲＤＲの採用によって伝播された電磁ノイズ等は、その周辺の回路へは伝播しなくなる。したがって、ダミーパターンＤＭＰ７によれば、ダミーパターンＤＭＰ７周りに発生する電磁ノイズ等をより効果的に遮断することが可能となる。
［実施の形態８］
図１１および図１２を参照して、本実施の形態におけるダミーパターンＤＭＰ８について説明する。まず、図１１を参照して、ペンローズタイルパターンについて説明する。ペンローズタイルパターンとは、イギリスの物理学者ロジャー・ペンローズが考案した形状である。
ペンローズタイルパターンとは、２種類の菱形が敷き詰められることにより平面が充填された形状である。ペンローズタイルパターンとは、５回対称性を有しているが、周期的なパターンを有していない。ペンローズタイルパターンを構成する２種類の菱形は、一方の菱形が鋭角７２°および鈍角１０８°から構成され、他方の菱形が鋭角３６°および鈍角１４４°から構成される。
ペンローズタイルパターン上には、隣接する同一形状の５つの菱形を含む正１０角形が複数規定される。隣接する同一形状の５つの菱形を含む正１０角形とは、図１１中に示す中心ＣＴ１、中心ＣＴ２、中心ＣＴ３を中心とする正１０角形である。
図１２を参照して、本実施の形態におけるダミーパターンＤＭＰ８においては、複数の非形成領域ＮＴが略矩形状（または略正方形状）に構成されている。複数の非形成領域ＮＴは、ダミーパターンＤＭＰ８上にペンローズタイルパターンを規定した場合、ペンローズタイルパターン内において５回対称に配置された所定の領域を含むように配置されている。
たとえば、複数の非形成領域ＮＴは、ダミーパターンＤＭＰ８上にペンローズタイルパターンを規定した場合、それぞれが上述の正１０角形（隣接する同一形状の５つの菱形を含む正１０角形）を含むように配置されるとよい。この場合、非形成領域ＮＴの１つは、中心ＣＴ１を中心とする正１０角形を含むように配置されている。非形成領域ＮＴの他の１つは、中心ＣＴ２を中心とする正１０角形を含むように配置されている。中心ＣＴ２は、中心ＣＴ１の１つ外周に位置している。また、非形成領域ＮＴのさらに他の１つは、中心ＣＴ３を中心とする正１０角形を含むように配置されている。中心ＣＴ３は、中心ＣＴ２のさらに１つ外周に位置している。
ダミーパターンＤＭＰ８によっても、実施の形態１と同様の作用効果を得ることができる。ダミーパターンＤＭＰ８においては、非形成領域ＮＴの形状が周期性を有さないように構成されることにより、ダミーパターンＤＭＰ８周りに発生する電磁ノイズ等をより効果的に遮断することが可能となる。
［実施の形態１〜８の他の形態］
実施の形態１〜８におけるダミーパターンは、収差モニタ機能をさらに有するように構成されてもよい。この場合、ダミーパターンは、収差モニタ対象の機能モジュール（例えばＳＲＡＭモジュール）の周辺の空き領域に形成される。ダミーパターンは、たとえば空き領域内に６つ形成される。６つのうち３つのダミーパターンは、周期方向が横方向（収差モニタ対象の機能モジュールとの対向方向に直交する方向）で且つ周期ピッチが相対的に大、中、小と変化するように形成される。６つのうち他の３つのダミーパターンは、周期方向が縦方向（収差モニタ対象の機能モジュールとの対向方向に平行な方向）で且つ周期ピッチが相対的に大、中、小と変化さするように形成される。当該構成により、ダミーパターンに収差モニタ機能をさらに付与することが可能となる。
実施の形態１〜８におけるダミーパターンは、電気ノイズ遮断機能をさらに有するように構成されてもよい。この場合、ダミーパターンは、メモリ、アナログまたは高周波素子等の周辺の空き領域に形成される。ダミーパターンは、２つの周期パターン（空間周波数）を有するように形成される。２つの周期パターンは、その周期方向と、電気ノイズ遮断対象の機能モジュール（例えばアナログモジュール）との対向方向とが一致するように構成される。２つの周期パターンは、互いに機能モジュールとの対向方向に沿って並列配置される。当該構成により、ダミーパターンに電気ノイズ遮断機能をさらに付与することが可能となる。
実施の形態１〜８におけるダミーパターンは、磁気ノイズ遮断機能をさらに有するように構成されてもよい。この場合、ダミーパターンは、実施の形態１〜８におけるダミーパターンの外周を囲う環状のメタル部を備えている。メタル部以外の部分は、絶縁膜により形成される。ダミーパターンは、半導体集積回路が磁気センサモジュールを備える場合において、当該磁気センサモジュール以外の機能モジュールの周辺の空き領域に形成される。磁気センサモジュールの周辺の空き領域には、当該磁気センサモジュールの磁気検出を妨げない様に、磁気ノイズ遮断機能を持たないダミーパターンが形成される。当該構成により、ダミーパターンに磁気ノイズ遮断機能をさらに付与することが可能となる。
実施の形態１〜８におけるダミーパターンは、アライメント測定機能をさらに有するように構成されてもよい。この場合、２つのダミーパターンが、２つの空き領域にそれぞれ配置される。２つのダミーパターンの形成後、一方のダミーパターンと他方のダミーパターンとの周期方向のズレ幅を測定する。当該構成により、一方のダミーパターンと同じマスクで形成された機能モジュールの部位と、他方のダミーパターンと同じマスクで形成された機能モジュールの別の部位との間のアライメントを適切に測定できる。
［実施の形態９］
図１３〜図１８を参照して、本実施の形態における半導体集積回路のパターンレイアウト方法ＳＡについて説明する。半導体集積回路のパターンレイアウト方法ＳＡは、実施の形態１〜８に係る半導体集積回路のパターンをレイアウトするパターンレイアウト方法である。
図１３を参照して、半導体集積回路のパターンレイアウト方法ＳＡは、ステップＳＡ１〜ＳＡ５を備えている。以下、ステップＳＡ１〜ＳＡ５について順に説明する。
図１４を参照して、ステップＳＡ１においては、描画データＤＧ１（基準描画データ）を作成する。描画データＤＧ１は、チップＴＰに配置される全ての機能領域ＦＵＡ（スクライブ領域ＳＣＡ、モジュール領域ＭＡおよびＩ／Ｏ領域ＩＡ）の論理和（ＯＲ）により得ることができる。
図１５を参照して、ステップＳＡ２においては、描画データＤＧ２を作成する。描画データＤＧ２は、描画データＤＧ１（機能領域ＦＵＡの占有領域）を所定の幅だけオーバーサイズすることにより得ることができる。オーバーサイズする所定の幅は、隣接する各機能領域ＦＵＡの安全領域を確保した上で算出される。所定の幅は、たとえば約１μｍである。所定の幅は、半導体集積回路の世代毎に設定されるとよい。
図１６を参照して、ステップＳＡ３においては、描画データＤＧ３を作成する。描画データＤＧ３は、チップＴＰからステップＳＡ２で得た描画データＤＧ２を差し引くことにより得ることができる。チップＴＰのうち、安全領域を確保した上で描画データＤＧ２を差し引かれた残りの領域が、空き領域ＳＰ１として算出される。
図１７を参照して、ステップＳＡ４においては、描画データＤＧ４を作成する。描画データＤＧ４は、描画データＤＧ３の空き領域ＳＰ１に対し、島状領域ＩＳ１を形成する（差し引く）ことにより得ることができる。島状領域ＩＳ１は、ダミーパターンの非形成領域ＮＴ（図１８参照）に対応する形状を有している。本実施の形態においては、描画データＤＧ３の空き領域ＳＰ１に対し、帯状の４つの島状領域ＩＳ１が形成されている。
図１８を参照して、ステップＳＡ５においては、描画データＤＧ５を作成する。描画データＤＧ５は、描画データＤＧ４に対し、形成されるべきダミーパターンＤＭＰ１の外縁ＥＤよりも内側に位置する空き領域ＳＰ１から、島状領域ＩＳ１を差し引くことにより得ることができる。以上の様にして、半導体集積回路のパターンをレイアウトすることが可能となる。
［実施の形態１０］
図１９を参照して、本実施の形態における半導体集積回路のパターンレイアウト方法ＳＢについて説明する。半導体集積回路のパターンレイアウト方法ＳＢは、実施の形態１〜８に係る半導体集積回路のパターンをレイアウトする他のパターンレイアウト方法である。
半導体集積回路のパターンレイアウト方法ＳＢは、ステップＳＢ１〜ＳＢ６を備えている。ステップＳＢ１〜ＳＢ３は、上述の実施の形態９におけるステップＳＡ１〜ＳＡ３と同様である。
ステップＳＢ４においては、ステップＳＢ３において算出された空き領域（空き領域ＳＰ１：図１６参照）の中から、チップ上における所定の占有率以下の空き領域を抽出する。ステップＳＢ３において算出された空き領域と、チップ上におけるパターン占有率が所定の占有率以下の領域との論理積（ＡＮＤ）により、チップ上における所定の占有率以下の空き領域を抽出することができる。
所定のプログラムなどを使用して、チップ上における所定の占有率以下の空き領域を自動的に算出するとよい。所定のプログラムなどを使用して、チップ上における所定の占有率以下の空き領域を自動的に算出することを、セミオートダミーと称することができる。
ステップＳＢ５においては、実施の形態９のステップＳＡ４と同様に、所定の占有率以下の空き領域に対し、島状領域を形成する（差し引く）。島状領域は、ダミーパターンの非形成領域に対応する形状を有している。
ステップＳＢ６においては、実施の形態９のステップＳＡ５と同様に、島状領域を形成した描画データに対して、形成されるべきダミーパターンの外縁よりも内側に位置する空き領域から、島状領域を差し引く。以上のようにして、半導体集積回路のパターンをレイアウトすることが可能となる。
本実施の形態における半導体集積回路のパターンレイアウト方法ＳＢによれば、パターン占有率の均一性を向上させた半導体集積回路を得ることが可能となる。
以上、本発明に基づいた各実施の形態における半導体集積回路およびそのパターンレイアウト方法について説明したが、今回開示された各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、チップ内にダミーパターンを有する半導体集積回路およびそのパターンレイアウト方法に特に有利に適用され得る。
ＣＴ１〜ＣＴ３ 中心、ＤＧ１〜ＤＧ５ 描画データ、ＤＭＰ１〜ＤＭＰ８ ダミーパターン、ＥＤ 外縁、ＥＧ１〜ＥＧ４ 角部、ＦＵＡ 機能領域、ＩＡ Ｉ／Ｏ領域、ＩＣ１ 半導体集積回路、ＩＳ１ 島状領域、ＭＡ モジュール領域、ＭＴ１ 第１メタル部、ＭＴ２，ＭＴ２Ａ，ＭＴ２Ｂ 第２メタル部、ＮＴ，ＮＴ１〜ＮＴ４，ＮＴ５，ＮＴ８ 非形成領域、ＳＡ，ＳＢ パターンレイアウト方法、ＳＡ１〜ＳＡ５，ＳＢ１〜ＳＢ６ ステップ、ＳＣＡ スクライブ領域、ＳＦ１〜ＳＦ４ 面、ＳＰ１〜ＳＰ３ 空き領域、ＳＱ１Ａ，ＳＱ１Ｂ，ＳＱ２，ＳＱ３，ＳＱ５，ＳＱ８ 正方形、ＴＰ チップ、ＷＤ１ 幅、ＷＤ２ 間隔。

Claims (7)

  1. チップ内に形成され、スクライブ領域、モジュール領域およびＩ／Ｏ領域を含む機能領域と、
    前記チップ内における空き領域に形成されたダミーパターンと、
    を備え、
    前記空き領域は、前記機能領域同士の間、前記機能領域内、および／または前記機能領域が形成されている領域と前記機能領域が形成されていない領域とを跨ぐ位置に規定され、
    前記ダミーパターンは、
    枠状に形成されるとともに、前記ダミーパターンの外縁を規定する第１メタル部と、
    前記第１メタル部の内周側に位置し、前記第１メタル部に連続するように形成された第２メタル部と、
    前記第１メタル部の内周側において前記第２メタル部が形成されていない領域に位置する複数の非形成領域と、を有する、
    半導体集積回路。
  2. 複数の前記非形成領域は、２種類以上の形状からなる、
    請求項１に記載の半導体集積回路。
  3. 複数の前記非形成領域は、略矩形状に構成され、前記第１メタル部の内周側における複数の所定の領域内にそれぞれ含まれるように配置され、
    複数の前記所定の領域は、一辺の長さの比がフィボナッチ数列に規定されるとともに前記一辺の長さが短い順に隣接して螺旋状に配置された複数の正方形であり、
    前記第１メタル部、前記第２メタル部および前記非形成領域は、前記ダミーパターンが全体として自己相似性を有するように構成されている、
    請求項１に記載の半導体集積回路。
  4. 複数の前記非形成領域は、フラクタルパターン状に配置され、
    前記第１メタル部、前記第２メタル部および前記非形成領域は、前記ダミーパターンが全体として自己相似性を有するように構成されている、
    請求項１に記載の半導体集積回路。
  5. 複数の前記非形成領域は、それぞれが略矩形状に構成され、前記第１メタル部の内周側に規定されたペンローズタイルパターン上の所定の領域を含むように配置され、
    前記所定の領域は、前記ペンローズタイルパターン内において、５回対称に配置されている、
    請求項１に記載の半導体集積回路。
  6. 請求項１から５のいずれかに記載の前記半導体集積回路のパターンをレイアウトする半導体集積回路のパターンレイアウト方法であって、
    前記チップ内に形成される前記機能領域により規定される基準描画データを作成する工程と、
    前記基準描画データを所定の幅だけオーバーサイズする工程と、
    前記チップからオーバーサイズした前記基準描画データを差し引くことにより前記空き領域を算出する工程と、
    前記非形成領域に対応する形状を有する島状領域を、前記空き領域内に形成する工程と、
    形成されるべき前記ダミーパターンの前記外縁よりも内側に位置する前記空き領域から、前記島状領域を差し引く工程と、を備える、
    半導体集積回路のパターンレイアウト方法。
  7. 請求項１から５のいずれかに記載の前記半導体集積回路のパターンをレイアウトする半導体集積回路のパターンレイアウト方法であって、
    前記チップ内に形成される前記機能領域により規定される基準描画データを作成する工程と、
    前記基準描画データを所定の幅だけオーバーサイズする工程と、
    前記チップからオーバーサイズした前記基準描画データを差し引くことにより前記空き領域を算出する工程と、
    前記空き領域の中から、所定の占有率以下の前記空き領域を抽出する工程と、
    前記非形成領域に対応する形状を有する島状領域を、所定の占有率以下の前記空き領域内に作成する工程と、
    形成されるべき前記ダミーパターンの前記外縁よりも内側に位置する所定の占有率以下の前記空き領域から、前記島状領域を差し引く工程と、を備える、
    半導体集積回路のパターンレイアウト方法。
JP2010092474A 2010-04-13 2010-04-13 半導体集積回路およびそのパターンレイアウト方法 Expired - Fee Related JP5629114B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010092474A JP5629114B2 (ja) 2010-04-13 2010-04-13 半導体集積回路およびそのパターンレイアウト方法
US13/082,858 US8543956B2 (en) 2010-04-13 2011-04-08 Semiconductor integrated circuit and pattern layouting method for the same
US13/975,823 US8839176B2 (en) 2010-04-13 2013-08-26 Semiconductor integrated circuit and pattern layouting method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010092474A JP5629114B2 (ja) 2010-04-13 2010-04-13 半導体集積回路およびそのパターンレイアウト方法

Publications (2)

Publication Number Publication Date
JP2011222872A true JP2011222872A (ja) 2011-11-04
JP5629114B2 JP5629114B2 (ja) 2014-11-19

Family

ID=44760330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010092474A Expired - Fee Related JP5629114B2 (ja) 2010-04-13 2010-04-13 半導体集積回路およびそのパターンレイアウト方法

Country Status (2)

Country Link
US (2) US8543956B2 (ja)
JP (1) JP5629114B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072413A (ja) * 2014-09-30 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10529766B2 (en) 2017-04-24 2020-01-07 Canon Kabushiki Kaisha Camera and solid-state image sensor that includes a wiring structure with an electrically conductive pattern having plural primary and auxiliary lines arranged on a semiconductor substrate

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5415710B2 (ja) * 2008-04-10 2014-02-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2018185452A (ja) * 2017-04-27 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217248A (ja) * 2000-02-04 2001-08-10 Nec Corp 半導体装置の配線形成方法
JP2001274255A (ja) * 2000-03-28 2001-10-05 Mitsubishi Electric Corp 半導体集積回路の自動配置配線方法
JP2002190516A (ja) * 2000-12-22 2002-07-05 Matsushita Electric Ind Co Ltd 半導体装置
JP2004282071A (ja) * 2003-03-13 2004-10-07 Texas Instruments Inc 平坦化均一性を改良する際の配線層埋め込み構造を伴う作製方法および半導体デバイス
JP2005229086A (ja) * 2004-01-15 2005-08-25 Toshiba Corp 半導体装置
JP2009064857A (ja) * 2007-09-05 2009-03-26 Renesas Technology Corp 半導体集積回路およびそのパターンレイアウト方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0981622A (ja) 1995-09-19 1997-03-28 Matsushita Electric Ind Co Ltd 平坦化パターンの生成方法
JP3128205B2 (ja) 1996-03-14 2001-01-29 松下電器産業株式会社 平坦化パターンの生成方法、平坦化パターンの生成装置及び半導体集積回路装置
TW341721B (en) * 1996-03-14 1998-10-01 Matsushita Electric Ind Co Ltd Formation of flat pattern, flat pattern forming apparatus, and semiconductor integrated circuit device
JP2000349145A (ja) * 1999-04-02 2000-12-15 Oki Electric Ind Co Ltd 半導体装置
JP2002373896A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体装置
JP3481222B2 (ja) * 2001-09-07 2003-12-22 松下電器産業株式会社 配線構造及びその設計方法
JP3800064B2 (ja) * 2001-10-22 2006-07-19 株式会社デンソー 車両用回転電機
US6892363B2 (en) * 2002-07-23 2005-05-10 Sun Microsystems, Inc. Correction of width violations of dummy geometries
JP2004071837A (ja) * 2002-08-06 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置
US6883149B2 (en) * 2002-09-30 2005-04-19 Sun Microsystems, Inc. Via enclosure rule check in a multi-wide object class design layout
CN104882442B (zh) * 2005-04-26 2018-09-11 瑞萨电子株式会社 半导体装置及其制造方法和半导体制造用掩模、光接近处理方法
KR100730282B1 (ko) * 2006-01-23 2007-06-19 삼성전자주식회사 패턴 밀도 조절 방법
JP2008153306A (ja) * 2006-12-14 2008-07-03 Nec Electronics Corp 半導体集積回路、ならびにその設計方法および設計プログラム
JP2009049107A (ja) * 2007-08-16 2009-03-05 Nec Electronics Corp ダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置
JP5205983B2 (ja) * 2008-01-18 2013-06-05 富士通セミコンダクター株式会社 半導体装置のデータ作成方法、および電子線露光システム
JP2010016044A (ja) * 2008-07-01 2010-01-21 Toshiba Corp 設計レイアウトデータ作成方法および半導体装置の製造方法
US20100041232A1 (en) * 2008-08-12 2010-02-18 Summerfelt Scott R Adjustable dummy fill
JP5551409B2 (ja) * 2009-10-23 2014-07-16 ルネサスエレクトロニクス株式会社 半導体装置の設計方法、設計装置、設計プログラム及び半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217248A (ja) * 2000-02-04 2001-08-10 Nec Corp 半導体装置の配線形成方法
JP2001274255A (ja) * 2000-03-28 2001-10-05 Mitsubishi Electric Corp 半導体集積回路の自動配置配線方法
JP2002190516A (ja) * 2000-12-22 2002-07-05 Matsushita Electric Ind Co Ltd 半導体装置
JP2004282071A (ja) * 2003-03-13 2004-10-07 Texas Instruments Inc 平坦化均一性を改良する際の配線層埋め込み構造を伴う作製方法および半導体デバイス
JP2005229086A (ja) * 2004-01-15 2005-08-25 Toshiba Corp 半導体装置
JP2009064857A (ja) * 2007-09-05 2009-03-26 Renesas Technology Corp 半導体集積回路およびそのパターンレイアウト方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072413A (ja) * 2014-09-30 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10529766B2 (en) 2017-04-24 2020-01-07 Canon Kabushiki Kaisha Camera and solid-state image sensor that includes a wiring structure with an electrically conductive pattern having plural primary and auxiliary lines arranged on a semiconductor substrate

Also Published As

Publication number Publication date
JP5629114B2 (ja) 2014-11-19
US20110248387A1 (en) 2011-10-13
US8543956B2 (en) 2013-09-24
US20140035108A1 (en) 2014-02-06
US8839176B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
US10504846B2 (en) Semiconductor device
JP5629114B2 (ja) 半導体集積回路およびそのパターンレイアウト方法
JP2009529787A (ja) ダイナミックアレイ・アーキテクチャ
TWI624025B (zh) 多層標靶之設計
TWI731025B (zh) 半導體封裝的製造方法
JP4768500B2 (ja) 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム
US20130049211A1 (en) Semiconductor device and method of manufacturing the same
CN109216178A (zh) 一种硅片级封装划片槽的设计方法
TW201347116A (zh) 導電結構及其形成方法
KR100849359B1 (ko) 마스크의 설계방법
TW201842647A (zh) 半導體晶片及積體電路製造方法
US7039488B2 (en) Method of determining remaining film thickness in polishing process
US6480017B2 (en) Evaluating pattern for measuring an erosion of a semiconductor wafer polished by a chemical mechanical polishing
JP2541028Y2 (ja) 半導体装置
CN103105727A (zh) 形成光掩膜版的方法及光掩膜版
JP2016072413A (ja) 半導体装置およびその製造方法
JP2007129018A (ja) 半導体装置
TWI550697B (zh) 半導體元件的製作以及檢測方法
JP2020102526A (ja) ウェーハの平坦度の評価方法及び評価装置
US20240030158A1 (en) Scribe Edge Protection Structure for Semiconductor Devices
CN110718564A (zh) 半导体结构及其制造方法
CN110263438B (zh) 集成电路布局锐角修复方法和集成电路布局锐角修复系统
CN102479758B (zh) 用于减少蚀刻残留物的结构
JP4759279B2 (ja) 配線パターン形成方法
KR20080022453A (ko) 반도체 소자의 메탈 라인 구조

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140901

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141003

R150 Certificate of patent or registration of utility model

Ref document number: 5629114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees