WO2022138238A1 - 配線基板及びそのトリミング方法、並びに多層配線板 - Google Patents

配線基板及びそのトリミング方法、並びに多層配線板 Download PDF

Info

Publication number
WO2022138238A1
WO2022138238A1 PCT/JP2021/045561 JP2021045561W WO2022138238A1 WO 2022138238 A1 WO2022138238 A1 WO 2022138238A1 JP 2021045561 W JP2021045561 W JP 2021045561W WO 2022138238 A1 WO2022138238 A1 WO 2022138238A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
region
layer
insulating
boundary region
Prior art date
Application number
PCT/JP2021/045561
Other languages
English (en)
French (fr)
Inventor
利美 中村
未希子 小宮
宜範 松浦
Original Assignee
三井金属鉱業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三井金属鉱業株式会社 filed Critical 三井金属鉱業株式会社
Priority to EP21910387.6A priority Critical patent/EP4270449A1/en
Priority to KR1020237024506A priority patent/KR20230124640A/ko
Priority to CN202180085992.0A priority patent/CN116635979A/zh
Priority to JP2022572142A priority patent/JPWO2022138238A1/ja
Priority to US18/269,104 priority patent/US20240080990A1/en
Publication of WO2022138238A1 publication Critical patent/WO2022138238A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing

Definitions

  • the present invention relates to a wiring board, a trimming method thereof, and a multilayer wiring board.
  • multi-layered printed wiring boards In recent years, in order to increase the mounting density of printed wiring boards (wiring boards) and reduce the size, multi-layered printed wiring boards have become widespread. Such multi-layer printed wiring boards (multi-layer wiring boards) are used in many portable electronic devices for the purpose of weight reduction and miniaturization. Further, the multilayer printed wiring board is required to further reduce the thickness of the interlayer insulating layer and further reduce the weight of the wiring board.
  • the coreless build-up method is a method in which an insulating layer and a wiring layer are alternately laminated (built-up) to form a multi-layered structure without using a so-called core substrate.
  • the coreless build-up method it has been proposed to use a metal foil with a carrier so that the support and the multilayer printed wiring board can be easily peeled off.
  • Patent Document 1 Japanese Unexamined Patent Publication No.
  • an insulating resin layer is attached to the carrier surface of a copper foil with a carrier to form a support, and a photoresist process is performed on the ultrathin copper layer side of the copper foil with a carrier.
  • Patent Document 1 In order to miniaturize the embedded circuit as shown in Patent Document 1, a metal foil with a carrier having a metal layer thickness of 1 ⁇ m or less is desired. Therefore, in order to reduce the thickness of the metal layer, it has been proposed to form the metal layer by a vapor phase method such as sputtering.
  • a vapor phase method such as sputtering.
  • Patent Document 2 International Publication No. 2017/150283
  • a carrier in which a release layer, an antireflection layer, and an ultrathin copper layer for example, a film thickness of 300 nm
  • the attached copper foil is disclosed.
  • Patent Document 3 International Publication No.
  • an intermediate layer for example, an adhesive metal layer and a peeling auxiliary layer
  • a peeling layer and an ultrathin copper layer for example, a film thickness of 300 nm
  • a carrier such as a glass sheet.
  • an intermediate layer made of a predetermined metal is interposed to provide excellent stability of the mechanical peel strength of the carrier, and the antireflection layer exhibits a desirable dark color. It is also taught to improve visibility in inspections (eg, automated imaging inspection (AOI)).
  • AOI automated imaging inspection
  • Patent Document 4 Japanese Unexamined Patent Publication No. 2015-35551 describes the formation of a metal release layer on the main surface of a support made of glass or a silicon wafer, the formation of an insulating resin layer on the main surface, and the formation of an insulating resin layer on the main surface.
  • methods of manufacturing semiconductor devices including forming solder bumps on the surface of a secondary mounting pad and secondary mounting.
  • the trimmable wiring board includes, for example, a plurality of device regions in which wiring patterns for mounting semiconductor chips are present, and a peripheral region that surrounds and discards the peripheral regions around these device regions.
  • the trimmable wiring board has a problem that cracks and warpage are likely to occur due to the non-uniformity of the wiring pattern density between the device region and the peripheral region.
  • Patent Document 5 Japanese Unexamined Patent Publication No. 2016-724173 describes a semiconductor device including a device region formed on a semiconductor substrate and a peripheral region formed so as to surround the device region. It is disclosed that the region has an aperiodic pattern formed so as to surround the device region. Further, in Patent Document 6 (Japanese Patent Laid-Open No.
  • Patent Document 7 Japanese Unexamined Patent Publication No. 2009-239149
  • conductivity arranged in the scribe line region is provided. It is disclosed to have a sexual pattern.
  • a step of peeling the wiring board from the carrier includes, for example, attaching a reinforcing sheet (second carrier) to the wiring board, trimming the wiring board and the like, and peeling the trimmed combination of the wiring board and the reinforcing sheet from the carrier.
  • a reinforcing sheet second carrier
  • peeling the trimmed combination of the wiring board and the reinforcing sheet from the carrier when the wiring board or the like is peeled off from the carrier, the wiring board cannot be peeled off according to the trimmed position, and an unintended crack (cracking, tearing, etc.) may occur in the wiring board.
  • the wiring board in which such cracks are generated suffers from insulation destruction and wiring as a result of the penetration of etching liquid, desmear liquid, various plating liquids or their cleaning liquids, moisture in the air and dew condensation water derived from the cracks during the manufacturing process. Problems such as corrosion of parts are likely to occur.
  • the present inventors have an insulating boundary having a winding shape capable of drawing a virtual straight line satisfying a predetermined condition between a device area and a peripheral area surrounding the device area. It was found that the mechanical strength, water resistance, moisture resistance and product yield at the time of trimming and after trimming can be improved by interposing the region for trimming.
  • an object of the present invention is to provide a wiring board capable of improving mechanical strength, water resistance, moisture resistance and product yield at the time of trimming and thereafter.
  • the device area where the main wiring pattern composed of the metal layer is embedded in the insulating layer A peripheral area surrounding the device area and having a dummy wiring pattern composed of a metal layer electrically independent of the main wiring pattern embedded in the insulating layer.
  • a multilayer wiring board including the wiring board is provided.
  • FIG. 1 conceptually shows the wiring board of the present invention
  • FIG. 2A shows an enlarged view of a portion surrounded by a dotted line in FIG.
  • the wiring board 10 of the present invention includes a device region D, a peripheral region P, and an insulating boundary region B.
  • a main wiring pattern composed of a metal layer is embedded in the insulating layer.
  • the peripheral area P is an area surrounding the device area D.
  • a dummy wiring pattern composed of a metal layer electrically independent of the main wiring pattern is embedded in the insulating layer.
  • the insulation boundary region B is a region that is interposed between the device region D and the peripheral region P and is composed of an insulating layer and does not have a metal layer. As shown in FIGS. 1 and 2A, the insulating boundary region B is parallel to the inner tangent line I of at least one side of the outer edge of the device region D when viewed in a plan view, and is an insulating boundary with the metal layer constituting the dummy wiring pattern. It has a winding shape capable of drawing a virtual straight line L that alternately traverses the insulating layer constituting the region B. Then, the device region D is completely separated from the virtual straight line L with the insulation boundary region B separated from the virtual straight line L when viewed in a plan view.
  • the insulating boundary region B having a winding shape capable of drawing the predetermined virtual straight line L between the device region D and the peripheral region P surrounding the device region D.
  • a step of peeling the wiring board from the carrier is performed.
  • FIGS. 3A to 4B an example of the process of peeling the wiring board from the carrier.
  • a wiring board 110 having a device region D, a peripheral region P, and an insulating boundary region B on a metal foil 100 with a carrier is known (for example).
  • a carrier for example, having a carrier, a peeling layer, and a metal layer in this order
  • it is formed by the build-up method described above (FIGS. 3A (i) and 3B (i)).
  • the reinforcing sheet 120 (second carrier) is laminated on the wiring board 110 via an adhesive layer or the like (FIGS. 3A (ii) and 3B (ii)). Then, using the cutting tool T, a notch is made through the reinforcing sheet 120 and the wiring board 110 (FIG. 3A (iii)). At this time, by inserting the cut line C so as to cross the insulation boundary region B, the device region D of the wiring board 110 and the peripheral region P surrounding the device region P are divided (FIG. 3B (iii)). Then, the combination of the divided wiring board 110 (device region D portion) and the reinforcing sheet 120 is peeled off from the carrier-attached metal foil 100 (FIGS. 4A (iv) and 4B (iv)). In this way, the trimmed wiring board 110 is transferred to the reinforcing sheet 120 (FIGS. 4A (v) and 4B (v)).
  • the conventional wiring board 210 is composed of an insulating layer interposed between the device region D and the peripheral region P, and the insulating boundary region B in which no metal layer is present has a linear shape. ing. Therefore, the cut line C for dividing the device region D and the peripheral region P continuously crosses the insulating layer constituting the insulating boundary region B. As a result, it is considered that the wiring board 210 is cracked during trimming or carrier peeling due to the low-strength insulating layer constituting the insulating boundary region B. Since the combination of the metal and the insulating material in the wiring board is generally determined, it is difficult to change the type of the insulating material constituting the insulating layer.
  • the insulating boundary region B alternately traverses the metal layer constituting the dummy wiring pattern (of the peripheral region P) and the insulating layer constituting the insulating boundary region B. It has a winding shape that allows a straight line L to be drawn. Therefore, when the wiring board 10 is cut along the virtual straight line L, the insulating layer and the metal layer made of a metal having a higher strength than the insulating material constituting the insulating layer are formed at the cut portion (length). It will be present alternately (in the direction, the width direction and / or the thickness direction).
  • the mechanical strength of the wiring board 10 is greatly improved as compared with the conventional wiring board 210 in which the insulating layer is continuously present at the cut portion.
  • the device region D is completely separated from the virtual straight line L across the insulation boundary region B when viewed in a plan view. That is, even when the wiring board 10 is cut along the virtual straight line L, the device region D is surrounded by the insulation boundary region B. Therefore, the insulation boundary region B prevents moisture in the air and water such as dew condensation water derived from the etching liquid, desmear liquid, various plating liquids or their cleaning liquids from infiltrating into or near the circuit of the device region D. This can be effectively prevented, and the water resistance and moisture resistance of the wiring board 10 are improved.
  • the wiring board 10 is cut along the virtual straight line L. That is, according to a preferred embodiment of the present invention, a method for trimming a wiring board 10 including a step of preparing a wiring board 10 and a step of cutting the wiring board 10 along a virtual straight line L and removing a peripheral region P. Is provided.
  • the main wiring pattern in the device area and the dummy wiring pattern in the peripheral area so that a high-strength metal layer exists at the cut portion.
  • the main wiring pattern of the device region D and the dummy wiring pattern of the peripheral region P are separated by the insulation boundary region B and are electrically independent. Therefore, for example, an electrical inspection for each device region D can be performed even at a stage before trimming or carrier peeling of the wiring board 10.
  • the insulation boundary region B When viewed in a plan view, the insulation boundary region B constitutes an insulation boundary region B with a metal layer constituting a dummy wiring pattern on all sides of the outer edge of the device region D in parallel with the inscribed line I of each side. It is preferable to have a winding shape capable of drawing a virtual straight line L that alternately traverses the insulating layer.
  • the device region D is preferably completely separated from the virtual straight line L for all the sides with the insulation boundary region B in the plan view. By doing so, the mechanical strength, water resistance, and moisture resistance of the wiring board 10 can be further improved.
  • the winding shape of the insulation boundary region B is not limited to the shape shown in FIGS. 1 and 2A, and may be any shape including the shape shown in FIGS. 2B to 2H.
  • the outer edge shape of the peripheral region P in contact with the insulating boundary region B and / or the outer edge shape of the device region D in contact with the insulating boundary region B is a comb shape (see, for example, FIG. 2A).
  • Curved waveforms eg, see FIGS. 2B
  • triangles see, eg, FIGS. 2C
  • trapezoids see, eg, FIGS. 2E and 2H
  • spindles eg, see FIGS.
  • fasteners see, eg, FIGS. 2F and 2G or them. It is preferably configured to include a combination of, and more preferably a comb shape. By doing so, when the wiring board 10 is viewed in a plan view, the boundary between the metal layer constituting the dummy wiring pattern or the main wiring pattern and the insulating layer constituting the insulating boundary region B becomes a complicated shape, and as a result, at the time of trimming. And after that, it becomes possible to further improve the mechanical strength of the wiring board 10.
  • the number of metal layers constituting the dummy wiring pattern crossed by the virtual straight line L and the number of insulating layers constituting the insulating boundary region B are 1 or more and 3000 or less per 1 mm with respect to the length of the virtual straight line L, respectively. It is preferable that the number is 4 or more and 1000 or less per 1 mm.
  • the winding shape of the insulation boundary region B includes a wavy pattern.
  • This wavy pattern can be a sine wave (eg, see FIG. 2B), a sawtooth wave, a square wave (eg, see FIG. 2A), a trapezoidal wave (eg, see FIGS. 2E and 2H), a triangular wave (see, eg, FIG. 2C), or a combination thereof. It preferably contains, more preferably a square wave.
  • the sine wave, sawtooth wave, square wave, trapezoidal wave, and triangular wave may be partially or wholly deformed within the range of achieving the object of the present invention.
  • 2D, 2F and 2G is included in these wavy patterns as a modification of a rectangular wave or a trapezoidal wave. Further, if the width of the insulation boundary region B is constant, it may be easier to design and manufacture, but at least a part thereof may not be constant within the range of achieving the object of the present invention.
  • the width of the insulation boundary region B (that is, the separation distance between the device region D and the peripheral region P) is not particularly limited, but is typically 0.1 ⁇ m or more and 2000 ⁇ m or less, more typically 0.5 ⁇ m or more and 1000 ⁇ m or less, and further. It is preferably 1 ⁇ m or more and 250 ⁇ m or less.
  • the width of the insulating boundary region B is preferably 0.02 times or more and 250 times or less, more preferably 0.10 times or more and 50 times or less the thickness t of the wiring board.
  • the linear expansion coefficient of the metal constituting the metal layer of the main wiring pattern is preferably 0.10 times or more and 10 times or less the linear expansion coefficient of the resin constituting the insulating layer of the insulating boundary region B. , More preferably 0.20 times or more and 5 times or less, still more preferably 0.30 times or more and 3 times or less, and particularly preferably 0.50 times or more and 2 times or less. Within such a range, it is possible to effectively prevent moisture from entering from the interface between the device region D and the insulating boundary region B, and the water resistance and moisture resistance of the wiring board 10 are further improved. be able to.
  • the size of the wiring board 10 is not particularly limited. When the substrate shape is rectangular, it is preferably 1.0 mm square or more and 150 cm square or less, and more preferably 3 mm square or more and 75 cm square or less.
  • the number of device regions D included in the wiring board 10 is not particularly limited, but is preferably 1 or more and 5000 or less, and more preferably 4 or more and 2000 or less.
  • the wiring board 10 may be manufactured by any method. For example, by preparing a metal leaf with a carrier having a release layer and a metal layer on the carrier and laminating a wiring layer and an insulating layer on the metal leaf with a carrier by using a known method, the above-mentioned predetermined device region A wiring board 10 having D, a peripheral region P, and an insulating boundary region B can be obtained. Therefore, the wiring board 10 may have a carrier and a peeling layer on the carrier, and may have a device region D, a peripheral region P, and an insulating boundary region B on the peeling layer. As described above, the wiring board 10 having such a configuration can be electrically inspected even before trimming or carrier peeling.
  • the occurrence of cracks in the wiring board 10 during trimming or carrier peeling can be effectively suppressed, and desmear liquid, dew condensation water, moisture in the air, or the like infiltrates into the circuit of the device region D. Furthermore, it is possible to effectively prevent short circuits and migrations caused by these.
  • the carrier may be made of any of glass, ceramics, silicon, resin, and metal, but is preferably a substrate or a glass substrate containing silicon.
  • the substrate containing silicon may be any substrate as long as it contains Si as an element, and a SiO 2 substrate, a SiN substrate, a Si single crystal substrate, a Si polycrystalline substrate, or the like can be applied. More preferably, it is a glass carrier, a single crystal silicon substrate or a polycrystalline silicon substrate.
  • the carrier is a glass carrier, it has surface flatness (coplanarity) that is advantageous for forming fine circuits, desmear in the wiring manufacturing process, and chemical resistance in various plating processes, and further, wiring. There is an advantage that a chemical separation method can be adopted when peeling the carrier from the substrate.
  • the glass constituting the carrier include quartz glass, borosilicate glass, non-alkali glass, soda lime glass, aluminosilicate glass, and combinations thereof, and more preferably non-alkali glass, soda lime glass, and the like. It is a combination thereof, and particularly preferably non-alkali glass.
  • Alkaline-free glass is mainly composed of silicon dioxide, aluminum oxide, boron oxide, and alkaline earth metal oxides such as calcium oxide and barium oxide, and further contains boric acid, and substantially does not contain alkali metal. It is glass.
  • This non-alkali glass is stable with a low coefficient of thermal expansion in the range of 3 ppm / K or more and 5 ppm / K or less in a wide temperature range from 0 ° C to 350 ° C, so that warpage of the glass in a process involving heating is minimized. There is an advantage that it can be done.
  • the thickness of the carrier is preferably 100 ⁇ m or more and 2000 ⁇ m or less, more preferably 300 ⁇ m or more and 1800 ⁇ m or less, and further preferably 400 ⁇ m or more and 1100 ⁇ m or less. When the carrier has a thickness within such a range, it is possible to reduce the thickness of the wiring and the warp that occurs when electronic components are mounted, while ensuring an appropriate strength that does not hinder handling.
  • the surface of the carrier preferably has a maximum height Rz of less than 1.0 ⁇ m measured in accordance with JIS B 0601-2001, more preferably 0.001 ⁇ m or more and 0.5 ⁇ m or less, still more preferably 0.001 ⁇ m or more. It is 0.1 ⁇ m or less, more preferably 0.001 ⁇ m or more and 0.08 ⁇ m or less, particularly preferably 0.001 ⁇ m or more and 0.05 ⁇ m or less, and most preferably 0.001 ⁇ m or more and 0.02 ⁇ m or less.
  • the smaller the maximum height Rz of the carrier surface the less desirable the maximum height Rz can be obtained on the outermost surface of the metal layer laminated on the carrier (that is, the surface opposite to the peeling layer).
  • the wiring is highly miniaturized to the extent that the line / space (L / S) is 13 ⁇ m or less / 13 ⁇ m or less (for example, 12 ⁇ m / 12 ⁇ m to 2 ⁇ m / 2 ⁇ m). It will be suitable for forming a pattern.
  • the peeling layer is a layer that enables or facilitates peeling of the carrier.
  • the peeling layer may be peeled by a method of physically applying a force, or may be peeled by a method of peeling by a laser (laser lift-off, LLO). That is, the peeling layer may be made of a resin whose adhesive strength at the interface is lowered by irradiation with a laser beam after curing, or may be a layer such as silicon or silicon carbide modified by irradiation with a laser beam. Further, if the peeling is possible by a method of physically applying a force without irradiating with a laser, either an organic peeling layer or an inorganic peeling layer may be used.
  • Examples of the organic component used in the organic exfoliation layer include nitrogen-containing organic compounds, sulfur-containing organic compounds, and carboxylic acids.
  • Examples of nitrogen-containing organic compounds include triazole compounds and imidazole compounds.
  • examples of the inorganic component used in the inorganic release layer include at least one of Cu, Ti, Al, Nb, Zr, Cr, W, Ta, Co, Ag, Ni, In, Sn, Zn, Ga, and Mo. Examples thereof include metal oxides or metal oxynitrides including the above, carbon and the like.
  • the peeling layer is preferably a layer containing carbon mainly from the viewpoint of ease of peeling and film forming property, more preferably a layer mainly composed of carbon or a hydrocarbon, and further preferably a hard carbon film. It is a layer made of a certain amorphous carbon.
  • the exfoliated layer (that is, the carbon-containing layer) preferably has a carbon concentration of 60 atomic% or more, more preferably 70 atomic% or more, still more preferably 80 atomic% or more, and particularly preferably 85, as measured by XPS. Atomic% or more.
  • the upper limit of the carbon concentration is not particularly limited and may be 100 atomic%, but 98 atomic% or less is realistic.
  • the exfoliated layer may contain unavoidable impurities (eg, oxygen, carbon, hydrogen, etc. derived from the surrounding environment such as atmosphere). Further, due to the film forming method of the layer to be laminated later, a metal atom of a kind other than the metal contained as the peeling layer may be mixed in the peeling layer.
  • a carbon-containing layer is used as the peeling layer, the mutual diffusivity and reactivity with the carrier are small, and even if the carrier is pressed at a temperature exceeding 300 ° C., the carrier can be easily peeled off and removed. can do.
  • the peeling layer is preferably a layer formed by a vapor phase method such as sputtering, from the viewpoint of suppressing excessive impurities in the peeling layer and from the viewpoint of continuous productivity of other layers.
  • the thickness is preferably 1 nm or more and 20 nm or less, and more preferably 1 nm or more and 10 nm or less. This thickness is a value measured by analyzing the layer cross section with an energy dispersive X-ray spectrophotometer (TEM-EDX) of a transmission electron microscope.
  • TEM-EDX energy dispersive X-ray spectrophotometer
  • the release layer may be a metal oxynitride-containing layer instead of such a carbon layer or the like.
  • the surface of the metal oxynitride-containing layer opposite to the carrier preferably contains at least one metal oxynitride selected from the group consisting of TaON, NiON, TiON, NiWON and MoON. ..
  • the surface of the metal oxynitride-containing layer on the carrier side is Cu, Ti, Ta, Cr, Ni, Al, Mo, Zn, W, TiN and TaN. It is preferable to include at least one selected from the group consisting of.
  • the thickness of the metal oxynitride-containing layer is preferably 5 nm or more and 500 nm or less, more preferably 10 nm or more and 400 nm or less, further preferably 20 nm or more and 200 nm or less, and particularly preferably 30 nm or more and 100 nm or less. This thickness is a value measured by analyzing the layer cross section with an energy dispersive X-ray spectrophotometer (TEM-EDX) of a transmission electron microscope.
  • TEM-EDX energy dispersive X-ray spectrophotometer
  • the wiring board 10 includes the device area D, the peripheral area P, and the insulation boundary area B, the wiring board 10 includes layers other than the carrier and the peeling layer as long as the original functions of the wiring board 10 are not impaired. May be good.
  • examples of such other layers include an intermediate layer and an antireflection layer (etching stopper) as shown in Patent Document 2 (International Publication No. 2017/150283) and Patent Document 3 (International Publication No. 2017/150284). Layer), ultra-thin copper layer (metal layer) and the like.
  • the wiring board 10 of the present invention may be a multi-layer wiring board in which a wiring layer and an insulating layer are multi-layered. That is, according to a preferred embodiment of the present invention, a multilayer wiring board including the wiring board 10 described above is provided.
  • a multilayer wiring board for example, a wiring layer and an insulating layer are alternately laminated on the surface of a metal leaf with a carrier by the above-mentioned build-up method to form a build-up layer, and then the metal leaf with a carrier is peeled off and removed. Therefore, it can be preferably produced.
  • the predetermined device region D, the peripheral region P, and the insulation boundary region B are composed of any one or all of the multilayer wiring layer and the insulation layer.
  • Example 1 A metal foil with a carrier in which a release layer (amorphous carbon layer) and a metal layer (copper layer) were formed by sputtering on the carrier was prepared.
  • a wiring board was produced by laminating a wiring layer and an insulating layer on the surface of the copper layer of the metal foil with a carrier. The specific procedure is as follows.
  • amorphous carbon layer (thickness 6 nm) and a copper layer (thickness) are placed on a glass sheet (material: soda lime glass) with a size of 350 mm ⁇ 350 mm and a thickness of 1.1 mm as a carrier.
  • a metal foil with a carrier having a film thickness of 300 nm) formed by sputtering was prepared.
  • a wiring layer including a main wiring pattern and a dummy wiring pattern was formed. Specifically, first, a photosensitive dry film was attached to the surface of the metal foil with a carrier on the copper layer side, exposed and developed to form a photoresist layer having a predetermined pattern. Next, the exposed surface of the copper layer (that is, the portion not masked by the photoresist layer) was subjected to pattern electrolytic copper plating to form the electrolytic copper plating layer, and then the photoresist layer was peeled off.
  • the copper layer and the electrolytic copper plating layer were left in the main wiring pattern and the dummy wiring pattern, while the copper layer in the portion where these wiring patterns were not formed was exposed.
  • the unnecessary portion of the exposed copper layer was removed with an etching solution to form a wiring layer in which the main wiring pattern and the dummy wiring pattern were electrically independent of each other.
  • an insulating resin material photosensitive insulating material, AR-5100 manufactured by Showa Denko Materials Co., Ltd.
  • An insulating layer was formed. In this way, a wiring board including the device region D, the peripheral region P, and the rectangular wavy insulating boundary region B as shown in FIG. 2A was produced.
  • Example 2 (comparison) As shown in FIG. 5, the wiring board was manufactured in the same manner as in Example 1 except that the wiring layer and the insulating layer were formed so that the insulating boundary region B had a linear shape.
  • a reinforcing sheet (prepreg, FR-4 manufactured by Panasonic Corporation, thickness 200 ⁇ m) is laminated on the surface of the wiring board opposite to the carrier, and then the carrier is manually pulled from the wiring board. It was done by peeling it off.
  • FIG. 6 When the surface of the wiring board after the carrier was peeled off in the wiring board produced in Example 1 was photographed, the image shown in FIG. 6 was obtained. Further, when the periphery of the insulation boundary region B of the wiring board of Example 1 was observed with an optical microscope (60 times) after the carrier was peeled off, the image shown in FIG. 7 was obtained. Note that FIG. 7 also shows the position of the cut line C for cutting the wiring board. As shown in FIGS. 6 and 7, in the wiring board produced in Example 1, no cracks or tears were observed on the surface after the carrier was peeled off. Further, even after the wiring board was cut according to the cut line C, no crack or tear was observed on the surface of the wiring board.
  • FIG. 8 shows the image shown in FIG. 8 when the surface of the wiring board in which delamination occurred at the boundary of the pattern in the wiring board produced in Example 2 was photographed. Further, when the periphery of the insulation boundary region B of the wiring board of Example 2 after the carrier peeling was observed with an optical microscope (60 times), the image shown in FIG. 9 was obtained. Note that FIG. 9 also shows the position of the cut line C for cutting the wiring board. As shown in FIGS. 8 and 9, in the wiring board produced in Example 2, it was confirmed that linear cracks were present on the surface after the carrier was peeled off.
  • the wiring board having the insulating boundary region having a winding shape (rectangular wavy shape) produced in Example 1 has higher strength than the wiring board having the insulating boundary region having a linear shape produced in Example 2. It was hard to crack.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

トリミング時及びその後における、機械強度、耐水性、耐湿性及び製品歩留まりを向上可能な、配線基板が提供される。この配線基板は、金属層で構成される主配線パターンが絶縁層中に埋設されたデバイス領域と、デバイス領域の周りを取り囲み、主配線パターンと電気的に独立した金属層で構成されるダミー配線パターンが絶縁層中に埋設された周辺領域と、デバイス領域と周辺領域との間に介在し、絶縁層で構成される、金属層が存在しない絶縁境界領域とを備える。絶縁境界領域は、平面視した場合に、デバイス領域の外縁の少なくとも１辺の内接線と平行に、ダミー配線パターンを構成する金属層と絶縁境界領域を構成する絶縁層とを交互に横断する仮想直線を引くことが可能な、曲がりくねった形状を有している。デバイス領域は、平面視した場合に、仮想直線から絶縁境界領域を隔てて完全に離れている。

Description

配線基板及びそのトリミング方法、並びに多層配線板
　本発明は、配線基板及びそのトリミング方法、並びに多層配線板に関する。
　近年、プリント配線板（配線基板）の実装密度を上げて小型化するために、プリント配線板の多層化が広く行われるようになってきている。このような多層プリント配線板（多層配線板）は、携帯用電子機器の多くで、軽量化や小型化を目的として利用されている。そして、この多層プリント配線板には、層間絶縁層の更なる厚さの低減、及び配線板としてのより一層の軽量化が要求されている。
　このような要求を満たす技術として、コアレスビルドアップ法を用いた多層プリント配線板の製造方法が採用されている。コアレスビルドアップ法とは、いわゆるコア基板を用いることなく、絶縁層と配線層とを交互に積層（ビルドアップ）して多層化する方法である。コアレスビルドアップ法においては、支持体と多層プリント配線板との剥離を容易に行えるように、キャリア付金属箔を使用することが提案されている。例えば、特許文献１（特開２００５－１０１１３７号公報）には、キャリア付銅箔のキャリア面に絶縁樹脂層を貼り付けて支持体とし、キャリア付銅箔の極薄銅層側にフォトレジスト加工、パターン電解銅めっき、レジスト除去等の工程により第一の配線導体を形成した後、ビルドアップ配線層を形成し、キャリア付支持基板を剥離し、極薄銅層を除去することを含む、半導体素子搭載用パッケージ基板の製造方法が開示されている。
　また、特許文献１に示されるような埋め込み回路の微細化のため、金属層の厚さを１μｍ以下としたキャリア付金属箔が望まれる。そこで、金属層の厚さ低減を実現するため、スパッタリング等の気相法により金属層を形成することが提案されている。例えば、特許文献２（国際公開第２０１７／１５０２８３号）には、ガラスシート等のキャリア上に、剥離層、反射防止層、及び極薄銅層（例えば膜厚３００ｎｍ）がスパッタリングにより形成されたキャリア付銅箔が開示されている。また、特許文献３（国際公開第２０１７／１５０２８４号）には、ガラスシート等のキャリア上に、中間層（例えば密着金属層及び剥離補助層）、剥離層及び極薄銅層（例えば膜厚３００ｎｍ）がスパッタリングにより形成されたキャリア付銅箔が開示されている。特許文献２及び３には、所定の金属で構成される中間層を介在させることでキャリアの機械的剥離強度の優れた安定性をもたらすことや、反射防止層が望ましい暗色を呈することで、画像検査（例えば自動画像検査（ＡＯＩ））における視認性を向上させることも教示されている。
　とりわけ、電子デバイスのより一層の小型化及び省電力化に伴い、半導体チップ及びプリント配線板の高集積化及び薄型化へのニーズが高まっている。かかるニーズを満たす次世代パッケージング技術として、ＦＯ－ＷＬＰ（Ｆａｎ－Ｏｕｔ　Ｗａｆｅｒ　Ｌｅｖｅｌ　Ｐａｃｋａｇｉｎｇ）やＰＬＰ（Ｐａｎｅｌ　Ｌｅｖｅｌ　Ｐａｃｋａｇｉｎｇ）の採用が近年検討されている。そして、ＦＯ－ＷＬＰやＰＬＰにおいても、コアレスビルドアップ法の採用が検討されている。そのような工法の一つとして、コアレス支持体表面に配線層及び必要に応じてビルドアップ配線層を形成した後にチップの実装及び封止を行い、その後に支持体を剥離する、ＲＤＬ－Ｆｉｒｓｔ（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ　Ｌａｙｅｒ－Ｆｉｒｓｔ）法と呼ばれる工法がある。例えば、特許文献４（特開２０１５－３５５５１号公報）には、ガラス又はシリコンウェハからなる支持体の主面への金属剥離層の形成、その上への絶縁樹脂層の形成、その上へのビルドアップ層を含む再配線層（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ　Ｌａｙｅｒ）の形成、その上への半導体集積回路の実装及び封止、支持体の除去による剥離層の露出、剥離層の除去による２次実装パッドの露出、並びに２次実装パッドの表面への半田バンプの形成、並びに２次実装を含む、半導体装置の製造方法が開示されている。
　また、半導体チップ等を実装するためのデバイス領域を複数有する配線基板も知られている。かかる配線基板では、各デバイス領域の周囲を切断（トリミング）することにより、分割された複数の小型基板を得ることができる。したがって、トリミング可能な配線基板は、例えば、半導体チップ実装用の配線パターンが存在する複数のデバイス領域と、これらのデバイス領域の周りを取り囲み、捨て代となる周辺領域とを備える。この点、トリミング可能な配線基板は、デバイス領域と周辺領域との配線パターン密度の不均一性に起因して、割れや反り等が発生しやすいとの問題がある。
　かかる問題に対処すべく、捨て代となる周辺領域にダミー配線パターンを設けることで、配線パターン密度のバランスを調整することが知られている。例えば、特許文献５（特開２０１６－７２４１３号公報）には、半導体基板上に形成されたデバイス領域と、このデバイス領域を囲むように形成されている周辺領域とを備えた半導体装置に関して、周辺領域には、デバイス領域を囲むように非周期的パターンが形成されていることが開示されている。また、特許文献６（特開２００６－３３２３４４）には、チップ領域の周縁部における複数の層間絶縁膜の積層構造中にダミー補強パターンを備えた半導体装置に関して、ダミー補強パターンが、ダミー配線とライン状のダミービアとによって構成されることが開示されている。さらに、特許文献７（特開２００９－２３９１４９号公報）には、スクライブ線領域と、スクライブ線領域により区画される複数の素子形成領域とを有する半導体ウェハに関して、スクライブ線領域に配設された導電性パターンを備えることが開示されている。
特開２００５－１０１１３７号公報 国際公開第２０１７／１５０２８３号 国際公開第２０１７／１５０２８４号 特開２０１５－３５５５１号公報 特開２０１６－７２４１３号公報 特開２００６－３３２３４４号公報 特開２００９－２３９１４９号公報
　ところで、特許文献２及び３に示されるようなキャリア付金属箔を用いて配線基板（例えば再配線層）を形成する場合、配線基板をキャリアから剥離する工程が行われる。この工程は、例えば、配線基板に補強シート（第２キャリア）を貼り付け、配線基板等をトリミングし、トリミングされた配線基板及び補強シートの組合せをキャリアから剥離することを含む。この点、配線基板等をキャリアから引き剥がす際に、トリミングした位置通りに配線基板を剥がすことができず、配線基板に意図しない亀裂（割れや破れ等）が生じることがある。かかる亀裂が発生した配線基板は、製造工程中に当該亀裂からエッチング液、デスミア液、各種めっき液若しくはそれらの洗浄液、又は空気中の水分やそれに由来する結露水などが入り込む結果、絶縁破壊や配線部分の腐食等の不具合が生じやすい。一方、製品歩留まりを向上する観点から、配線基板等をキャリアから引き剥がす前に、デバイス領域に対して電気検査を行うことも望まれる。
　本発明者らは、今般、トリミングされるべき配線基板において、デバイス領域とその周りを取り囲む周辺領域との間に、所定の条件を満たす仮想直線を引くことが可能な曲がりくねった形状を有する絶縁境界領域をトリミング用に介在させることにより、トリミング時及びその後における機械強度、耐水性、耐湿性及び製品歩留まりを向上できるとの知見を得た。
　したがって本発明の目的は、トリミング時及びその後における機械強度、耐水性、耐湿性及び製品歩留まりを向上可能な、配線基板を提供することにある。
　本発明の一態様によれば、
　金属層で構成される主配線パターンが絶縁層中に埋設されたデバイス領域と、
　前記デバイス領域の周りを取り囲み、前記主配線パターンと電気的に独立した金属層で構成されるダミー配線パターンが絶縁層中に埋設された周辺領域と、
　前記デバイス領域と前記周辺領域との間に介在し、絶縁層で構成される、金属層が存在しない絶縁境界領域と、
を備えた配線基板であって、
　前記絶縁境界領域は、平面視した場合に、前記デバイス領域の外縁の少なくとも１辺の内接線と平行に、前記ダミー配線パターンを構成する金属層と前記絶縁境界領域を構成する絶縁層とを交互に横断する仮想直線を引くことが可能な、曲がりくねった形状を有しており、
　前記デバイス領域は、平面視した場合に、前記仮想直線から前記絶縁境界領域を隔てて完全に離れている、配線基板が提供される。
　本発明の他の一態様によれば、前記配線基板を含む多層配線板が提供される。
　本発明の更に別の一態様によれば、
　前記配線基板を用意する工程と、
　前記配線基板を前記仮想直線に沿って切断し、前記周辺領域を除去する工程と、
を含む、配線基板のトリミング方法が提供される。
本発明の配線基板の一例を概念的に示す模式上面図である。 図１の配線基板における点線で囲まれた部分の拡大図であり、絶縁境界領域の形状の一例を示す。 絶縁境界領域の形状の他の一例を示す。 絶縁境界領域の形状の他の一例を示す。 絶縁境界領域の形状の他の一例を示す。 絶縁境界領域の形状の他の一例を示す。 絶縁境界領域の形状の他の一例を示す。 絶縁境界領域の形状の他の一例を示す。 絶縁境界領域の形状の他の一例を示す。 配線基板の転写工程の一例を模式断面図で示す工程流れ図であり、前半の工程（工程（ｉ）～工程（ｉｉｉ））に相当する。 図３Ａと対応する工程を模式上面図で示す工程流れ図である。 配線基板の転写工程の一例を模式断面図で示す工程流れ図であり、図３Ａに示される工程に続く後半の工程（工程（ｉｖ）及び（ｖ））に相当する。 図４Ａと対応する工程を模式上面図で示す工程流れ図である。 従来の配線基板における、絶縁境界領域の形状の一例を示す模式図である。 例１で作製された配線基板における、キャリア剥離後の表面を撮影した写真である。 図６の配線基板における、絶縁境界領域付近の光学顕微鏡写真である。 例２で作製された配線基板における、個々のパターン端部の一部にデラミネーションが発生した基板表面を撮影した外観写真である。 図８の配線基板における、絶縁境界領域付近の光学顕微鏡写真である。
　配線基板及びそのトリミング方法
　図１に本発明の配線基板を概念的に示す一方、図２Ａに図１において点線で囲まれた部分の拡大図を示す。図１に示されるように、本発明の配線基板１０は、デバイス領域Ｄと、周辺領域Ｐと、絶縁境界領域Ｂとを備える。デバイス領域Ｄには、金属層で構成される主配線パターンが絶縁層中に埋設されている。周辺領域Ｐは、デバイス領域Ｄの周りを取り囲む領域である。周辺領域Ｐには、主配線パターンと電気的に独立した金属層で構成されるダミー配線パターンが絶縁層中に埋設されている。絶縁境界領域Ｂは、デバイス領域Ｄと周辺領域Ｐとの間に介在し、絶縁層で構成される、金属層が存在しない領域である。図１及び２Ａに示されるように、絶縁境界領域Ｂは、平面視した場合に、デバイス領域Ｄの外縁の少なくとも１辺の内接線Ｉと平行に、ダミー配線パターンを構成する金属層と絶縁境界領域Ｂを構成する絶縁層とを交互に横断する仮想直線Ｌを引くことが可能な、曲がりくねった形状を有している。そして、デバイス領域Ｄは、平面視した場合に、仮想直線Ｌから絶縁境界領域Ｂを隔てて完全に離れている。このように、トリミングされるべき配線基板１０において、デバイス領域Ｄとその周りを取り囲む周辺領域Ｐとの間に、上記所定の仮想直線Ｌを引くことが可能な曲がりくねった形状を有する絶縁境界領域Ｂをトリミング用に介在させることにより、トリミング時及びその後における機械強度、耐水性、耐湿性及び製品歩留まりを向上させることができる。なお、内接線Ｉと仮想直線Ｌとは幾何学的に平行（完全な平行）であることが好ましいが、本発明の目的を達する範囲内で実質的に平行（略平行）であれば足りる。
　上述のとおり、特許文献２及び３に示されるようなキャリア付金属箔を用いて配線基板（例えば再配線層）を形成する場合、配線基板をキャリアから剥離する工程が行われる。ここで、配線基板をキャリアから剥離する工程の一例が図３Ａ～４Ｂに示される。この工程では、まずキャリア付金属箔１００（例えば、キャリア、剥離層及び金属層をこの順に有する）上に、デバイス領域Ｄ、周辺領域Ｐ及び絶縁境界領域Ｂを備える配線基板１１０を公知の手法（例えば、上述したビルドアップ法）により形成する（図３Ａ（ｉ）及び３Ｂ（ｉ））。次いで、配線基板１１０上に接着層等を介して補強シート１２０（第２キャリア）を積層する（図３Ａ（ｉｉ）及び３Ｂ（ｉｉ））。その後、切削工具Ｔを用いて、補強シート１２０及び配線基板１１０を貫通する切込みを入れる（図３Ａ（ｉｉｉ））。このとき、絶縁境界領域Ｂを横断するように切込み線Ｃを入れることにより、配線基板１１０のデバイス領域Ｄとその周りを取り囲む周辺領域Ｐとが分割される（図３Ｂ（ｉｉｉ））。そして、分割された配線基板１１０（デバイス領域Ｄ部分）及び補強シート１２０の組合せをキャリア付金属箔１００から剥離する（図４Ａ（ｉｖ）及び４Ｂ（ｉｖ））。こうして、トリミングされた配線基板１１０が補強シート１２０に転写される（図４Ａ（ｖ）及び４Ｂ（ｖ））。
　しかしながら、従来の配線基板をキャリアから引き剥がす場合、トリミングした位置通りに配線基板を剥がすことができず、配線基板に意図しない亀裂（割れや破れ等）が生じることがある。かかる亀裂が発生した配線基板は、製造工程中に当該亀裂からエッチング液、デスミア液、各種めっき液若しくはそれらの洗浄液、又は空気中の水分やそれに由来する結露水などが入り込む結果、絶縁破壊や配線部分の腐食等の不具合が生じやすい。この原因につき本発明者らが調査したところ、デバイス領域Ｄと周辺領域Ｐとを分割する切断箇所に問題があることを突き止めた。ここで、従来の配線基板の一例が図５に示される。図５に示されるように、従来の配線基板２１０は、デバイス領域Ｄと周辺領域Ｐとの間に介在する、絶縁層で構成され、金属層が存在しない絶縁境界領域Ｂが直線形状を有している。このため、デバイス領域Ｄと周辺領域Ｐとを分割するための切込み線Ｃが絶縁境界領域Ｂを構成する絶縁層を連続的に横断することになる。その結果、絶縁境界領域Ｂを構成する低強度の絶縁層に起因して、トリミングないしキャリア剥離の際に、配線基板２１０に亀裂が生じるものと考えられる。なお、配線基板における金属と絶縁材料との組合せは一般的に決まっているため、絶縁層を構成する絶縁材料の種類を変更することは困難である。
　これに対して、本発明の配線基板１０は、絶縁境界領域Ｂが（周辺領域Ｐの）ダミー配線パターンを構成する金属層と、絶縁境界領域Ｂを構成する絶縁層とを交互に横断する仮想直線Ｌを引くことが可能な、曲がりくねった形状を有している。したがって、この仮想直線Ｌに沿って配線基板１０を切断した場合、切断箇所には、絶縁層と、絶縁層を構成する絶縁材料よりも高強度の金属で構成される金属層とが（長さ方向、幅方向及び／又は厚さ方向に）交互に存在することになる。その結果、配線基板１０は、切断箇所に絶縁層が連続的に存在する従来の配線基板２１０と比べて機械強度が大きく向上する。また、配線基板１０は、平面視した場合に、デバイス領域Ｄが仮想直線Ｌから絶縁境界領域Ｂを隔てて完全に離れている。つまり、仮想直線Ｌに沿って配線基板１０を切断した場合でも、デバイス領域Ｄは絶縁境界領域Ｂで包囲されている。このため、デバイス領域Ｄの回路内やその近傍にエッチング液、デスミア液、各種めっき液若しくはそれらの洗浄液、又は空気中の水分やそれに由来する結露水などの水分が浸入することを絶縁境界領域Ｂによって効果的に防止することができ、配線基板１０の耐水性及び耐湿性が向上する。
　したがって、配線基板１０は仮想直線Ｌに沿って切断されるのが好ましい。すなわち、本発明の好ましい態様によれば、配線基板１０を用意する工程と、配線基板１０を仮想直線Ｌに沿って切断し、周辺領域Ｐを除去する工程とを含む、配線基板１０のトリミング方法が提供される。
　一方、配線基板の機械強度を向上すべく、切断箇所に強度の高い金属層が存在するように、デバイス領域の主配線パターンと周辺領域のダミー配線パターンとを接続することも考えられる。しかしながら、かかる構成の配線基板は、デバイス領域と周辺領域とが電気的に独立していないため、トリミングないしキャリア剥離を行う前の段階で、個々のデバイス領域に対して電気検査を行うことが困難となる。これに対して、本発明の配線基板１０は、デバイス領域Ｄの主配線パターンと、周辺領域Ｐのダミー配線パターンとが絶縁境界領域Ｂによって分断されており、電気的に独立している。このため、例えば、配線基板１０に対してトリミングないしキャリア剥離を行う前の段階においても、デバイス領域Ｄごとの電気検査を行うことができる。その結果、配線基板１０の不良個所を識別及び把握した後で以降の工程に進めることができるため、不良がある箇所やデバイス領域への後工程での加工工程を省いて工程をより合理化できる。さらに、チップボンドなどの下工程で、配線基板１０の不良に起因する不良品が発生しないことから、近年より高機能かつ高価となりつつあるパッケージ製品の最終歩留まりの向上をも図ることが可能となる。
　絶縁境界領域Ｂは、平面視した場合に、デバイス領域Ｄの外縁の全ての辺について、それらの各辺の内接線Ｉと平行に、ダミー配線パターンを構成する金属層と絶縁境界領域Ｂを構成する絶縁層とを交互に横断する仮想直線Ｌを引くことが可能な、曲がりくねった形状を有しているのが好ましい。そして、デバイス領域Ｄは、平面視した場合に、上記全ての辺についての仮想直線Ｌから絶縁境界領域Ｂを隔てて完全に離れているのが好ましい。こうすることで、配線基板１０の機械強度及び耐水性及び耐湿性をより一層向上することができる。
　絶縁境界領域Ｂの曲がりくねった形状は、図１及び２Ａに示した形状に限らず、図２Ｂ～２Ｈに示されるような形状を含め、任意の形状でありうる。例えば、絶縁境界領域Ｂの曲がりくねった形状は、絶縁境界領域Ｂと接する周辺領域Ｐの外縁形状、及び／又は絶縁境界領域Ｂと接するデバイス領域Ｄの外縁形状が、くし形（例えば図２Ａ参照）、曲線からなる波形（例えば図２Ｂ参照）、三角形（例えば図２Ｃ参照）、台形（例えば図２Ｅ及び２Ｈ参照）、紡錘形（例えば図２Ｄ参照）、ファスナー形（例えば図２Ｆ及び２Ｇ参照）又はそれらの組合せを含むように構成されるのが好ましく、より好ましくはくし形を含む。こうすることで、配線基板１０を平面視した場合に、ダミー配線パターンないし主配線パターンを構成する金属層と絶縁境界領域Ｂを構成する絶縁層との境界が入り組んだ形状となる結果、トリミング時及びその後における、配線基板１０の機械強度をより一層向上することが可能となる。なお、仮想直線Ｌが横断するダミー配線パターンを構成する金属層の数、及び絶縁境界領域Ｂを構成する絶縁層の数はそれぞれ、仮想直線Ｌの長さに対し１ｍｍ当たり１個以上３０００個以下であるのが好ましく、より好ましくは１ｍｍ当たり４個以上１０００個以下である。
　上記同様の観点から、絶縁境界領域Ｂの曲がりくねった形状は、波状パターンを含むのが好ましい。この波状パターンは、正弦波（例えば図２Ｂ参照）、のこぎり波、矩形波（例えば図２Ａ参照）、台形波（例えば図２Ｅ及び２Ｈ参照）、三角波（例えば図２Ｃ参照）、又はそれらの組合せを含むのが好ましく、より好ましくは矩形波を含む。なお、上記正弦波、のこぎり波、矩形波、台形波及び三角波は、本発明の目的を達成する範囲内で、部分的又は全体的に変形していてもよい。例えば、図２Ｄ、２Ｆ及び２Ｇに示されるような絶縁境界領域Ｂの形状は、矩形波ないし台形波の変形例として、これらの波状パターンに包含される。また、絶縁境界領域Ｂの幅は、一定にすると設計や製造がより容易となりうるが、本発明の目的を達成する範囲内で、少なくとも一部が一定でなくとも良い。
　絶縁境界領域Ｂの幅（すなわちデバイス領域Ｄ及び周辺領域Ｐの離間距離）は、特に限定されないが、典型的には０．１μｍ以上２０００μｍ以下、より典型的には０．５μｍ以上１０００μｍ以下、さらに好ましくは１μｍ以上２５０μｍ以下である。また、絶縁境界領域Ｂの幅は、配線基板の厚さｔの０．０２倍以上２５０倍以下であるのが好ましく、より好ましくは０．１０倍以上５０倍以下である。
　配線基板１０は、主配線パターンの金属層を構成する金属の線膨張係数が、絶縁境界領域Ｂの絶縁層を構成する樹脂の線膨張係数の０．１０倍以上１０倍以下であるのが好ましく、より好ましくは０．２０倍以上５倍以下、さらに好ましくは０．３０倍以上３倍以下、特に好ましくは０．５０倍以上２倍以下である。このような範囲内であると、デバイス領域Ｄと絶縁境界領域Ｂとの界面から水分が浸入するのを効果的に防止することができ、配線基板１０の耐水性及び耐湿性をより一層向上することができる。
　配線基板１０のサイズは、特に限定されない。基板形状が長方形の場合には、好ましくは１．０ｍｍ角以上１５０ｃｍ角以下、より好ましくは３ｍｍ角以上７５ｃｍ角以下である。また、配線基板１０が備えるデバイス領域Ｄの個数は、特に限定されないが、好ましくは１個以上５０００個以下、より好ましくは４個以上２０００個以下である。
　配線基板１０は、あらゆる方法によって製造されたものであってよい。例えば、キャリア上に剥離層及び金属層を備えたキャリア付金属箔を用意し、このキャリア付金属箔上に公知の手法を用いて配線層及び絶縁層を積層することにより、上記所定のデバイス領域Ｄ、周辺領域Ｐ、及び絶縁境界領域Ｂを備えた配線基板１０を得ることができる。したがって、配線基板１０は、キャリア、及びキャリア上の剥離層を有しており、剥離層上にデバイス領域Ｄ、周辺領域Ｐ、及び絶縁境界領域Ｂを備えているものであってもよい。上述のとおり、かかる構成の配線基板１０は、トリミングないしキャリア剥離を行う前であっても電気検査を行うことができる。また、トリミングないしキャリア剥離を行う際の配線基板１０への亀裂等の発生を効果的に抑制できるとともに、デスミア液や結露水、又は空気中の水分などがデバイス領域Ｄの回路内に浸入すること、さらにはこれらに起因するショートやマイグレーションが発生することを効果的に防止することができる。
　キャリアは、ガラス、セラミックス、シリコン、樹脂、及び金属のいずれで構成されるものであってもよいが、好ましくはシリコンを含む基板又はガラス基板である。シリコンを含む基板としては、元素としてＳｉを含むものであればどのような基板でもよく、ＳｉＯ２基板、ＳｉＮ基板、Ｓｉ単結晶基板、Ｓｉ多結晶基板等が適用できる。より好ましくは、ガラスキャリア、単結晶シリコン基板又は多結晶シリコン基板である。キャリアがガラスキャリアである場合、微細回路形成に有利な表面平坦性（コプラナリティ）を有している点、配線製造工程におけるデスミアや各種めっき工程において耐薬品性を有している点、さらには配線基板からキャリアを剥離する際に化学的分離法が採用できる点等の利点がある。キャリアを構成するガラスの好ましい例としては、石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダライムガラス、アルミノシリケートガラス、及びそれらの組合せが挙げられ、より好ましくは無アルカリガラス、ソーダライムガラス、及びそれらの組合せであり、特に好ましくは無アルカリガラスである。無アルカリガラスは、二酸化ケイ素、酸化アルミニウム、酸化ホウ素、及び酸化カルシウムや酸化バリウム等のアルカリ土類金属酸化物を主成分とし、更にホウ酸を含有するもので、アルカリ金属を実質的に含有しないガラスのことである。この無アルカリガラスは、０℃から３５０℃までの広い温度帯域において熱膨脹係数が３ｐｐｍ／Ｋ以上５ｐｐｍ／Ｋ以下の範囲で低く安定しているため、加熱を伴うプロセスにおけるガラスの反りを最小限にできるとの利点がある。キャリアの厚さは１００μｍ以上２０００μｍ以下が好ましく、より好ましくは３００μｍ以上１８００μｍ以下、さらに好ましくは４００μｍ以上１１００μｍ以下である。キャリアがこのような範囲内の厚さであると、ハンドリングに支障を来さない適切な強度を確保しながら配線の薄型化、及び電子部品搭載時に生じる反りの低減を実現することができる。
　キャリアの表面は、好ましくはＪＩＳ　Ｂ　０６０１－２００１に準拠して測定される最大高さＲｚが１．０μｍ未満であり、より好ましくは０．００１μｍ以上０．５μｍ以下、さらに好ましくは０．００１μｍ以上０．１μｍ以下、さらにより好ましくは０．００１μｍ以上０．０８μｍ以下、特に好ましくは０．００１μｍ以上０．０５μｍ以下、最も好ましくは０．００１μｍ以上０．０２μｍ以下である。このようにキャリア表面の最大高さＲｚが小さいほど、キャリア上に積層される金属層の最外面（すなわち剥離層と反対側の表面）において望ましく低い最大高さＲｚをもたらすことができ、それにより、配線基板１０を用いて製造されるプリント配線板において、ライン／スペース（Ｌ／Ｓ）が１３μｍ以下／１３μｍ以下（例えば１２μｍ／１２μｍから２μｍ／２μｍ）といった程度にまで高度に微細化された配線パターンを形成するのに適したものとなる。
　剥離層は、キャリアの剥離を可能ないし容易とする層である。剥離層は、物理的に力を加える方法により剥離が可能なもののほか、レーザーにより剥離する方法(レーザーリフトオフ、ＬＬＯ)により剥離が可能となるものでも良い。すなわち、剥離層は硬化後のレーザー光線照射により界面の接着強度が低下する樹脂で構成されてもよく、あるいはレーザー光線照射により改質がされるケイ素や炭化ケイ素などの層であってもよい。また、レーザー照射をせずとも物理的に力を加える方法により剥離が可能なものである場合には、有機剥離層及び無機剥離層のいずれであってもよい。有機剥離層に用いられる有機成分の例としては、窒素含有有機化合物、硫黄含有有機化合物、カルボン酸等が挙げられる。窒素含有有機化合物の例としては、トリアゾール化合物、イミダゾール化合物等が挙げられる。一方、無機剥離層に用いられる無機成分の例としては、Ｃｕ、Ｔｉ、Ａｌ、Ｎｂ、Ｚｒ、Ｃｒ、Ｗ、Ｔａ、Ｃｏ、Ａｇ、Ｎｉ、Ｉｎ、Ｓｎ、Ｚｎ、Ｇａ、Ｍｏの少なくとも一種類以上を含む金属酸化物若しくは金属酸窒化物、又は炭素等が挙げられる。これらの中でも、剥離層は主として炭素を含む層であるのが剥離容易性や膜形成性の点等から好ましく、より好ましくは主として炭素又は炭化水素からなる層であり、さらに好ましくは硬質炭素膜であるアモルファスカーボンからなる層である。この場合、剥離層（すなわち炭素含有層）はＸＰＳにより測定される炭素濃度が６０原子％以上であるのが好ましく、より好ましくは７０原子％以上、さらに好ましくは８０原子％以上、特に好ましくは８５原子％以上である。炭素濃度の上限値は特に限定されず１００原子％であってもよいが、９８原子％以下が現実的である。剥離層は不可避不純物（例えば雰囲気等の周囲環境に由来する酸素、炭素、水素等）を含みうる。また、剥離層には後に積層される層の成膜手法に起因して、剥離層として含有された金属以外の種類の金属原子が混入しうる。剥離層として炭素含有層を用いた場合にはキャリアとの相互拡散性及び反応性が小さく、３００℃を超える温度でのプレス加工等を受けても、キャリアの引き剥がし除去が容易な状態を維持することができる。剥離層はスパッタリング等の気相法により形成された層であるのが剥離層中の過度な不純物を抑制する点、他の層の連続生産性の点などから好ましい。剥離層として炭素含有層を用いた場合の厚さは１ｎｍ以上２０ｎｍ以下が好ましく、より好ましくは１ｎｍ以上１０ｎｍ以下である。この厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ－ＥＤＸ）で分析することにより測定される値とする。
　あるいは、剥離層は、こうした炭素層等に代えて、金属酸窒化物含有層であってもよい。金属酸窒化物含有層のキャリアと反対側（すなわち金属層側）の表面は、ＴａＯＮ 、ＮｉＯＮ、ＴｉＯＮ、ＮｉＷＯＮ及びＭｏＯＮからなる群から選択される少なくとも１種の金属酸窒化物を含むのが好ましい。また、キャリアと金属層との密着性を確保する点から、金属酸窒化物含有層のキャリア側の表面は、Ｃｕ、Ｔｉ、Ｔａ、Ｃｒ、Ｎｉ、Ａｌ、Ｍｏ、Ｚｎ、Ｗ、ＴｉＮ及びＴａＮからなる群から選択される少なくとも１種を含むのが好ましい。こうすることで、金属層表面の異物粒子数を抑制して回路形成性を向上し、かつ、高温で長時間加熱された後においても、安定した剥離強度を保持することが可能となる。金属酸窒化物含有層の厚さは５ｎｍ以上５００ｎｍ以下であるのが好ましく、より好ましくは１０ｎｍ以上４００ｎｍ以下、さらに好ましくは２０ｎｍ以上２００ｎｍ以下、特に好ましくは３０ｎｍ以上１００ｎｍ以下である。この厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ－ＥＤＸ）で分析することにより測定される値とする。
　配線基板１０は、デバイス領域Ｄ、周辺領域Ｐ、及び絶縁境界領域Ｂを備えている限り、配線基板１０の本来の機能を損なわないかぎりにおいて、キャリア及び剥離層以外の他の層を含んでいてもよい。このような他の層の一例としては、特許文献２（国際公開第２０１７／１５０２８３号）及び特許文献３（国際公開第２０１７／１５０２８４号）に示されるような中間層、反射防止層（エッチングストッパー層）、極薄銅層（金属層）等が挙げられる。
　多層配線板
　本発明の配線基板１０は、配線層及び絶縁層が多層化された多層配線板であってもよい。すなわち、本発明の好ましい態様によれば、上述した配線基板１０を含む多層配線板が提供される。かかる多層配線板は、例えば、キャリア付金属箔の表面に、上述したビルドアップ法により配線層と絶縁層とを交互に積層してビルドアップ層を形成した後、キャリア付金属箔を剥離除去することにより好ましく製造することができる。このとき、上記所定のデバイス領域Ｄ、周辺領域Ｐ、及び絶縁境界領域Ｂが、多層化された配線層及び絶縁層のいずれかの層又は全ての層により構成されるのが好ましい。
　本発明を以下の例によってさらに具体的に説明する。
　例１
　キャリア上に剥離層（アモルファスカーボン層）及び金属層（銅層）がスパッタリングにより成膜されたキャリア付金属箔を用意した。このキャリア付金属箔の銅層表面に配線層及び絶縁層を積層して、配線基板を作製した。具体的な手順は以下のとおりである。
（１）キャリア付金属箔の用意
　キャリアとしての３５０ｍｍ×３５０ｍｍのサイズで厚さ１．１ｍｍのガラスシート（材質：ソーダライムガラス）上に、アモルファスカーボン層（厚さ６ｎｍ）及び銅層（厚さ３００ｎｍ）がスパッタリングにより成膜されたキャリア付金属箔を用意した。
（２）配線基板の作製
　キャリア付金属箔の銅層側の表面に対してパターニングを施すことにより、主配線パターン及びダミー配線パターンを含む配線層を形成した。具体的には、まず、キャリア付金属箔の銅層側の表面に感光性ドライフィルムを貼り付け、露光及び現像を行い、所定パターンのフォトレジスト層を形成した。次いで、銅層の露出表面（すなわちフォトレジスト層でマスキングされていない部分）にパターン電解銅めっきを行い、電解銅めっき層を形成した後、フォトレジスト層を剥離した。こうすることで、銅層及び電解銅めっき層を主配線パターン及びダミー配線パターン状に残す一方、これらの配線パターンを形成しない部分の銅層を露出させた。その後、露出した銅層の不要部分をエッチング液で除去することにより、主配線パターン及びダミー配線パターンが互いに電気的に独立した配線層を形成した。さらに、キャリア付金属箔の配線層側に、絶縁樹脂材料（感光性絶縁材料、昭和電工マテリアルズ株式会社製ＡＲ－５１００）を積層し、２３０℃で６０分間の熱硬化処理を行うことにより、絶縁層を形成した。こうして、デバイス領域Ｄと、周辺領域Ｐと、図２Ａに示されるような矩形波状の絶縁境界領域Ｂとを備えた配線基板を作製した。
　例２（比較）
　図５に示されるように、絶縁境界領域Ｂが直線形状を有するように配線層及び絶縁層を形成したこと以外は、例１と同様にして配線基板の作製を行った。
　評価
　例１及び２で作製された配線基板からキャリアを剥離除去した後、キャリアを剥離した側の配線基板表面の状態を観察した。キャリアの剥離は、配線基板のキャリアと反対側の表面に接着層を介して補強シート（プリプレグ、パナソニック株式会社製ＦＲ－４、厚さ２００μｍ）を積層した後、キャリアを配線基板から手で引き剥がすことにより行った。
　例１で作製された配線基板における、キャリア剥離後の配線基板表面を写真撮影したところ、図６に示される画像が得られた。また、キャリア剥離後における、例１の配線基板の絶縁境界領域Ｂ周辺を光学顕微鏡（６０倍）により観察したところ、図７に示される画像が得られた。なお、図７には、配線基板切断用の切込み線Ｃの位置も併せて示してある。図６及び７に示されるように、例１で作製された配線基板において、キャリア剥離後の表面には割れや破れ等は見られなかった。また、配線基板を切込み線Ｃに従って切断した後においても、配線基板表面に割れや破れ等は見られなかった。
　一方、例２で作製された配線基板における、パターンの境界にデラミネーションが発生した配線基板表面を写真撮影したところ、図８に示される画像が得られた。また、キャリア剥離後における例２の配線基板の絶縁境界領域Ｂ周辺を光学顕微鏡（６０倍）により観察したところ、図９に示される画像が得られた。なお、図９には、配線基板切断用の切込み線Ｃの位置も併せて示してある。図８及び９に示されるように、例２で作製された配線基板において、キャリア剥離後の表面に線状の割れが存在していることが確認された。
　以上の結果から、例１で作製された曲がりくねった形状（矩形波状）の絶縁境界領域を備える配線基板は、例２で作製された直線形状の絶縁境界領域を備える配線基板よりも強度が高く、割れが生じにくかった。

Claims (10)

  1. 　金属層で構成される主配線パターンが絶縁層中に埋設されたデバイス領域と、
    　前記デバイス領域の周りを取り囲み、前記主配線パターンと電気的に独立した金属層で構成されるダミー配線パターンが絶縁層中に埋設された周辺領域と、
    　前記デバイス領域と前記周辺領域との間に介在し、絶縁層で構成される、金属層が存在しない絶縁境界領域と、
    を備えた配線基板であって、
    　前記絶縁境界領域は、平面視した場合に、前記デバイス領域の外縁の少なくとも１辺の内接線と平行に、前記ダミー配線パターンを構成する金属層と前記絶縁境界領域を構成する絶縁層とを交互に横断する仮想直線を引くことが可能な、曲がりくねった形状を有しており、
    　前記デバイス領域は、平面視した場合に、前記仮想直線から前記絶縁境界領域を隔てて完全に離れている、配線基板。
  2. 　前記絶縁境界領域は、平面視した場合に、前記デバイス領域の外縁の全ての辺について、それらの各辺の内接線と平行に、前記ダミー配線パターンを構成する金属層と前記絶縁境界領域を構成する絶縁層とを交互に横断する仮想直線を引くことが可能な、曲がりくねった形状を有しており、前記デバイス領域は、平面視した場合に、前記全ての辺についての仮想直線から前記絶縁境界領域を隔てて完全に離れている、請求項１に記載の配線基板。
  3. 　前記曲がりくねった形状は、前記絶縁境界領域と接する前記周辺領域の外縁形状、及び／又は前記絶縁境界領域と接する前記デバイス領域の外縁形状が、くし形、曲線からなる波形、三角形、台形、紡錘形及びファスナー形からなる群から選択される少なくとも１種を含むように構成される、請求項１又は２に記載の配線基板。
  4. 　前記曲がりくねった形状が、波状パターンを含む、請求項１～３のいずれか一項に記載の配線基板。
  5. 　前記波状パターンが、正弦波、のこぎり波、矩形波、台形波及び三角波からなる群から選択される少なくとも１種の形状を含む、請求項４に記載の配線基板。
  6. 　前記主配線パターンの金属層を構成する金属の線膨張係数が、前記絶縁境界領域の絶縁層を構成する樹脂の線膨張係数の０．１０倍以上１０倍以下である、請求項１～５のいずれか一項に記載の配線基板。
  7. 　前記配線基板が、キャリア、及び前記キャリア上の剥離層を有しており、前記剥離層上に前記デバイス領域、前記周辺領域、及び前記絶縁境界領域を備えている、請求項１～６のいずれか一項に記載の配線基板。
  8. 　前記キャリアがガラスキャリアである、請求項７に記載の配線基板。
  9. 　請求項１～８のいずれか一項に記載の配線基板を含む、多層配線板。
  10. 　請求項１～８のいずれか一項に記載の配線基板を用意する工程と、
    　前記配線基板を前記仮想直線に沿って切断し、前記周辺領域を除去する工程と、
    を含む、配線基板のトリミング方法。

     
PCT/JP2021/045561 2020-12-23 2021-12-10 配線基板及びそのトリミング方法、並びに多層配線板 WO2022138238A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP21910387.6A EP4270449A1 (en) 2020-12-23 2021-12-10 Wiring substrate, method of trimming same, and multi-layered wiring board
KR1020237024506A KR20230124640A (ko) 2020-12-23 2021-12-10 배선 기판 및 그 트리밍 방법, 그리고 다층 배선판
CN202180085992.0A CN116635979A (zh) 2020-12-23 2021-12-10 布线基板和其裁切方法、以及多层布线板
JP2022572142A JPWO2022138238A1 (ja) 2020-12-23 2021-12-10
US18/269,104 US20240080990A1 (en) 2020-12-23 2021-12-10 Wiring substrate, method of trimming same, and multi-layered wiring board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020214312 2020-12-23
JP2020-214312 2020-12-23

Publications (1)

Publication Number Publication Date
WO2022138238A1 true WO2022138238A1 (ja) 2022-06-30

Family

ID=82157842

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/045561 WO2022138238A1 (ja) 2020-12-23 2021-12-10 配線基板及びそのトリミング方法、並びに多層配線板

Country Status (7)

Country Link
US (1) US20240080990A1 (ja)
EP (1) EP4270449A1 (ja)
JP (1) JPWO2022138238A1 (ja)
KR (1) KR20230124640A (ja)
CN (1) CN116635979A (ja)
TW (1) TWI807546B (ja)
WO (1) WO2022138238A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113170576A (zh) * 2019-01-21 2021-07-23 株式会社村田制作所 伸缩性布线基板

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101137A (ja) 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2006093407A (ja) * 2004-09-24 2006-04-06 Matsushita Electric Ind Co Ltd 電子デバイスおよびその製造方法
JP2006332344A (ja) 2005-05-26 2006-12-07 Matsushita Electric Ind Co Ltd 半導体装置
JP2007019496A (ja) * 2005-07-04 2007-01-25 Samsung Electro Mech Co Ltd 半導体パッケージ基板
JP2008066716A (ja) * 2006-08-10 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置
JP2009239149A (ja) 2008-03-28 2009-10-15 Nec Electronics Corp 半導体ウエハ、半導体チップ、半導体装置、及び半導体装置の製造方法
JP2009290080A (ja) * 2008-05-30 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016072413A (ja) 2014-09-30 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2016143728A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
WO2017150284A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017150283A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2019163605A1 (ja) * 2018-02-20 2019-08-29 三井金属鉱業株式会社 ガラスキャリア付銅箔及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7060450B2 (ja) * 2018-05-31 2022-04-26 日東電工株式会社 配線回路基板集合体シート、その製造方法および配線回路基板の製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101137A (ja) 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2006093407A (ja) * 2004-09-24 2006-04-06 Matsushita Electric Ind Co Ltd 電子デバイスおよびその製造方法
JP2006332344A (ja) 2005-05-26 2006-12-07 Matsushita Electric Ind Co Ltd 半導体装置
JP2007019496A (ja) * 2005-07-04 2007-01-25 Samsung Electro Mech Co Ltd 半導体パッケージ基板
JP2008066716A (ja) * 2006-08-10 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置
JP2009239149A (ja) 2008-03-28 2009-10-15 Nec Electronics Corp 半導体ウエハ、半導体チップ、半導体装置、及び半導体装置の製造方法
JP2009290080A (ja) * 2008-05-30 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016072413A (ja) 2014-09-30 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2016143728A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
WO2017150284A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017150283A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2019163605A1 (ja) * 2018-02-20 2019-08-29 三井金属鉱業株式会社 ガラスキャリア付銅箔及びその製造方法

Also Published As

Publication number Publication date
KR20230124640A (ko) 2023-08-25
CN116635979A (zh) 2023-08-22
TWI807546B (zh) 2023-07-01
JPWO2022138238A1 (ja) 2022-06-30
EP4270449A1 (en) 2023-11-01
TW202231160A (zh) 2022-08-01
US20240080990A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
KR102493697B1 (ko) 다층 배선판의 제조 방법
KR102550963B1 (ko) 캐리어를 구비한 구리박, 그리고 배선층을 구비한 코어리스 지지체 및 프린트 배선판의 제조 방법
WO2017150283A1 (ja) キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
US11527415B2 (en) Multilayer circuit board manufacturing method
KR102179806B1 (ko) 다층 배선판의 제조 방법
WO2022138238A1 (ja) 配線基板及びそのトリミング方法、並びに多層配線板
WO2022102182A1 (ja) 配線基板の製造方法
TWI817577B (zh) 配線基板之製造方法
EP4318567A1 (en) Multilayer substrate manufacturing method and wiring substrate
JPH1051108A (ja) 転写シート及びそれを用いた配線基板の製造方法
WO2024053565A1 (ja) 配線基板の製造方法
WO2020235537A1 (ja) キャリア付金属箔並びにその使用方法及び製造方法
JP7427846B1 (ja) キャリア付金属箔
JP7443689B2 (ja) 電子部品内蔵基板の製造方法
CN117652212A (zh) 布线基板的制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21910387

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022572142

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202180085992.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18269104

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20237024506

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021910387

Country of ref document: EP

Effective date: 20230724