WO2020235537A1 - キャリア付金属箔並びにその使用方法及び製造方法 - Google Patents

キャリア付金属箔並びにその使用方法及び製造方法 Download PDF

Info

Publication number
WO2020235537A1
WO2020235537A1 PCT/JP2020/019685 JP2020019685W WO2020235537A1 WO 2020235537 A1 WO2020235537 A1 WO 2020235537A1 JP 2020019685 W JP2020019685 W JP 2020019685W WO 2020235537 A1 WO2020235537 A1 WO 2020235537A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
layer
metal foil
less
metal
Prior art date
Application number
PCT/JP2020/019685
Other languages
English (en)
French (fr)
Inventor
宜範 松浦
利美 中村
Original Assignee
三井金属鉱業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三井金属鉱業株式会社 filed Critical 三井金属鉱業株式会社
Priority to JP2021520786A priority Critical patent/JP7142774B2/ja
Priority to EP20809289.0A priority patent/EP3975240A4/en
Priority to CN202080035517.8A priority patent/CN113826194A/zh
Priority to US17/612,041 priority patent/US20220223456A1/en
Priority to KR1020217032921A priority patent/KR20210137176A/ko
Publication of WO2020235537A1 publication Critical patent/WO2020235537A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Definitions

  • the present invention relates to a metal foil with a carrier and a method of using and manufacturing the same.
  • multi-layered printed wiring boards have become widespread. Such multilayer printed wiring boards are used in many portable electronic devices for the purpose of weight reduction and miniaturization. Further, the multilayer printed wiring board is required to further reduce the thickness of the interlayer insulating layer and further reduce the weight of the wiring board.
  • the coreless build-up method is a method in which insulating layers and wiring layers are alternately laminated (build-up) to form multiple layers without using a so-called core substrate.
  • the coreless build-up method it has been proposed to use a copper foil with a carrier so that the support and the multilayer printed wiring board can be easily peeled off.
  • Patent Document 1 Japanese Unexamined Patent Publication No.
  • an insulating resin layer is attached to the carrier surface of a copper foil with a carrier to form a support, and the ultrathin copper layer side of the copper foil with a carrier is resisted.
  • a method for manufacturing a package substrate for mounting an element is disclosed.
  • Patent Document 2 International Publication No. 2017/150283 discloses a copper foil with a carrier in which a release layer, an antireflection layer, and an ultrathin copper layer are formed by sputtering on a carrier such as glass or ceramics. Has been done. Further, in Patent Document 3 (International Publication No.
  • an intermediate layer for example, an adhesive metal layer and a peeling auxiliary layer
  • a peeling layer and an ultrathin copper layer for example, a film thickness
  • a carrier such as glass or ceramics.
  • a copper foil with a carrier formed by sputtering (300 nm) is disclosed.
  • an intermediate layer made of a predetermined metal is interposed to provide excellent stability of the mechanical peel strength of the carrier, and the antireflection layer exhibits a desirable dark color. It is also taught to improve visibility in inspections (eg, automated imaging inspection (AOI)).
  • AOI automated imaging inspection
  • Patent Document 4 Japanese Unexamined Patent Publication No. 2015-35551 describes the formation of a metal release layer on the main surface of a support made of glass or a silicon wafer, the formation of an insulating resin layer on the main surface, and the formation of an insulating resin layer on the main surface.
  • methods of manufacturing semiconductor devices including forming solder bumps on the surface of a secondary mounting pad and secondary mounting.
  • Patent Document 5 Japanese Unexamined Patent Publication No. 9-74062
  • a step of forming a pattern indicating a crystal orientation on a semiconductor wafer, a step of detecting the pattern, and a predetermined wafer are defined based on the detection result.
  • a semiconductor exposure method including a step of positioning at an exposure position and a step of exposing and transferring the first circuit pattern onto the positioned wafer is disclosed. According to Patent Document 5, by performing exposure transfer by such a method, it is possible to expose at an accurate position with respect to the crystal orientation, and it is possible to expose at the same position even with different devices. Has been done.
  • the above-mentioned build is performed on a copper foil with a glass carrier (or a copper foil with a ceramic carrier) provided with an ultrathin copper layer having a reduced thickness, as shown in Patent Documents 2 and 3. It is conceivable to form a rewiring layer by the up method or the like.
  • a coarse circuit of 10 ⁇ m / 10 ⁇ m) is formed (first stage circuit formation).
  • a fine circuit is formed through exposure using an exposure apparatus for forming a fine circuit and subsequent development (second-stage circuit formation).
  • second-stage circuit formation the process is complicated and a rough circuit is formed first, so that high alignment accuracy is required to further form a fine circuit, which causes a decrease in yield.
  • Cheap As described above, although an alignment technique using a pattern showing a crystal orientation formed on a semiconductor (Si) wafer is known (see Patent Document 5), a copper foil with a carrier is like a semiconductor (Si) wafer in the first place. Since it is not a single crystal, it is impossible to form a pattern indicating the crystal orientation itself, and an alignment mark suitable for a metal foil with a carrier is desired.
  • the present inventors have now provided the same alignment mark for both rough circuit exposure and fine circuit exposure during wiring formation by providing a processed portion forming an alignment mark on the carrier itself in a metal foil with a carrier. As a result, it was found that a rough circuit and a fine circuit can be formed at the same time in a one-step circuit forming process.
  • both the exposure for the rough circuit and the exposure for the fine circuit at the time of wiring formation can be performed with reference to the same alignment mark, and as a result, the rough circuit and the fine circuit are made into a one-step circuit. It is an object of the present invention to provide a metal foil with a carrier which can be formed at the same time in the forming process.
  • the carrier is a metal foil with a carrier provided with a carrier, a release layer provided on at least one surface of the carrier, and a metal layer provided on the release layer.
  • a metal foil with a carrier is provided.
  • it is a method of forming wiring through exposure and development using the carrier-attached metal foil, with the positioning region of the carrier-attached metal foil as a reference prior to exposure.
  • Including the process of aligning Provided is a method in which exposure of a plurality of circuits having different circuit widths is performed separately, and development of the plurality of circuits is performed at the same time.
  • the method for producing a metal foil with a carrier includes: The process of preparing a carrier and A step of processing a predetermined region on at least one surface of the carrier to form a processed portion constituting at least two of the alignment marks, thereby defining at least two positioning regions. A step of forming the release layer and the metal layer on at least one surface of the carrier in order. Methods are provided, including.
  • FIGS. 4 and 5 It is a figure for demonstrating the maximum depth d and the outer diameter ⁇ of the recess shown in FIGS. 4 and 5. It is an enlarged view of the part surrounded by the dotted line in FIG. 6, and is the figure for demonstrating the angle ⁇ and the radius of curvature r. It is a process flow diagram for demonstrating an example of a procedure for exposing and developing a metal foil with a carrier of this invention.
  • the carrier-attached metal foil 10 includes a carrier 12, a release layer 16, and a metal layer 18 in this order.
  • the carrier 12 is made of, for example, glass or ceramics.
  • the release layer 16 is provided on at least one surface of the carrier 12.
  • the metal layer 18 is provided on the release layer 16.
  • the carrier-attached metal foil 10 may further have an intermediate layer 14 between the carrier 12 and the release layer 16.
  • Each of the intermediate layer 14, the peeling layer 16, and the metal layer 18 may be a single layer composed of one layer, or may be a multilayer composed of two or more layers.
  • the metal foil 10 with a carrier may be configured by sequentially providing the above-mentioned various layers on both sides of the carrier 12 so as to be vertically symmetrical.
  • the carrier-attached metal foil 10 of the present invention has a wiring region W and at least two positioning regions P, as shown in FIGS. 2 and 3.
  • the wiring area W is a wiring area in which the carrier 12, the release layer 16, and the metal layer 18 are present over the entire area.
  • the positioning region P is a region forming an alignment mark used for alignment at the time of wiring formation accompanied by exposure and development.
  • the positioning region P is defined by a processed portion provided on at least one surface of the carrier 12 described above (that is, the surface on the side where the release layer 16 and the metal layer 18 are provided).
  • the wiring area W is an area used for forming the wiring
  • the positioning area P is a reference area for positioning prior to exposure.
  • the above-mentioned various layers may or may not be present in the entire area or a part thereof.
  • the metal foil 10 with a carrier may have a region other than the wiring region W and the positioning region P (that is, a region not used as a reference for wiring formation and alignment).
  • the carrier described later may be present. -There may be a region where the peel strength between the metal layers is high, or a region where the carrier-metal layers do not peel off.
  • both the rough circuit and the fine circuit can be formed simultaneously in the one-step circuit forming process (that is, the rough circuit and the fine circuit can be developed at the same time).
  • wiring formation typically refers to the formation of a rewiring layer
  • the rewiring layer includes a layer including an insulating layer and a wiring layer formed inside and / or on the surface of the insulating layer.
  • a chip electrode arranged on a semiconductor chip and terminals arranged on a printed wiring board at a pitch larger than that of the chip electrode can be electrically connected.
  • the rough circuit means a circuit having a circuit width larger than 5 ⁇ m and 500 ⁇ m or less.
  • the rough circuit itself may constitute a rewiring layer, or may be a circuit for use in forming the rewiring layer (so-called dummy circuit).
  • the fine circuit means a circuit having a circuit width of 0.1 ⁇ m or more and 5 ⁇ m or less.
  • the number of alignment marks (in other words, the number of positioning regions P separated from each other) of the carrier-attached metal foil 10 is preferably 2 or more and 200 or less, more preferably 4 or more and 100 or less, still more preferably 6. More than 50 pieces or less.
  • a plurality of polygonal (typically quadrangular) microcircuit assembly regions in which microcircuits are aggregated are generally formed so as to be separated from each other, and the number of alignment marks is the number of microcircuits.
  • the number of aggregation regions is preferably 2 times or more and 8 times or less, and more preferably 3 times or more and 6 times or less.
  • a preferable shape (planar view shape) of the alignment mark include a circle, a cross shape, a polygon shape (for example, a rectangle), and a combination thereof, and a circle is particularly preferable.
  • Positioning by an exposure device is generally performed by detecting the edge of the alignment mark and specifying the position of the center point of the alignment mark. However, when the alignment mark has a circular shape, the center point is specified. It is possible to reduce the error and perform positioning with even higher accuracy.
  • the alignment mark preferably has a recess 12a provided in the carrier 12. That is, as shown in FIG. 4, the processed portion constituting the alignment mark may itself be a recess 12a. By doing so, as a result of emphasizing the difference in brightness or color difference between the recess 12a and its surroundings, the visibility of the edge of the alignment mark (that is, the edge of the recess 12a) is improved, and positioning can be performed with higher accuracy. ..
  • the alignment mark preferably has a convex portion 12b provided on the carrier 12. That is, as shown in FIG. 5, the processed portion forming the alignment mark may include a concave portion 12a and a convex portion 12b surrounded by the concave portion 12a.
  • the difference in brightness or color difference between the convex portion 12b and its surroundings (that is, the concave portion 12a) is emphasized, and as a result, the visibility of the edge of the convex portion 12b at the alignment mark is improved, and positioning is performed with higher accuracy. Can be done.
  • the maximum depth d of the recess 12a is preferably 0.1 ⁇ m or more and 1000 ⁇ m or less, more preferably 0.5 ⁇ m or more and 800 ⁇ m or less, still more preferably 1.0 ⁇ m or more and 500 ⁇ m or less, and particularly preferably. Is 3.0 ⁇ m or more and 400 ⁇ m or less.
  • the maximum depth is within such a range, a decrease in the mechanical strength of the carrier can be suppressed, deformation and cracking of the carrier during the manufacturing process can be effectively prevented, and after various layers are laminated on the carrier.
  • the concave portion 12a has a circular shape in a plan view and its outer diameter ⁇ is 50 ⁇ m or more and 5000 ⁇ m or less, more preferably 70 ⁇ m or more and 3000 ⁇ m or less, still more preferably 80 ⁇ m or more and 1000 ⁇ m or less, and particularly preferably. Is 100 ⁇ m or more and 500 ⁇ m or less.
  • the angle ⁇ formed by the main surface s of the carrier 12 and the tangent line t of the inner wall surface of the recess 12a is 40 ° or more and 130 ° or less. It is preferable to have it.
  • the lower limit of the angle ⁇ is more preferably 60 ° or more, still more preferably 80 ° or more.
  • the upper limit of the angle ⁇ is not particularly limited, but from the viewpoint of facilitating processing, the angle ⁇ is typically 130 ° or less, preferably 110 ° or less.
  • the viewpoint of further improving the visibility of the alignment mark as shown in FIG.
  • the open end of the recess 12a is rounded, and the radius of curvature r of the rounded open end is 100 ⁇ m or less. It is preferably 50 ⁇ m or less, more preferably 20 ⁇ m or less.
  • the lower limit of the radius of curvature r is not particularly limited, but the radius of curvature r is typically 0.1 ⁇ m or more.
  • the carrier 12 is preferably made of glass or ceramics. Unlike resin carriers, glass carriers or ceramic carriers have high dimensional stability, so the misalignment of alignment marks can be effectively reduced even when heat treatment is performed, and therefore alignment is highly accurate. It becomes possible to do.
  • the form of the carrier 12 may be any of a sheet, a film and a plate. Further, the carrier 12 may be one in which these sheets, films, plates and the like are laminated. For example, it is preferable that the carrier 12 can function as a rigid support such as a glass plate or a ceramic plate.
  • Preferred examples of the ceramics constituting the carrier 12 include alumina, zirconia, silicon nitride, aluminum nitride, and various other fine ceramics.
  • a material having a coefficient of thermal expansion (CTE) of less than 25 ppm / K typically 1.0 ppm / K or more and 23 ppm / K or less
  • CTE coefficient of thermal expansion
  • examples of such materials include ceramics and glass as described above.
  • the carrier 12 preferably has a Vickers hardness of 100 HV or more, more preferably 150 HV or more and 2500 HV or less. As a material satisfying these characteristics, it is particularly preferable that the carrier 12 is made of glass.
  • the carrier 12 When glass is used as the carrier 12, there are advantages such as being lightweight, having a low coefficient of thermal expansion, having high insulating properties, being rigid and having a flat surface, and being able to make the surface of the metal layer 18 extremely smooth. Further, when the carrier 12 is made of glass, it has surface flatness (coplanarity) which is advantageous for forming fine circuits, desmear in the wiring manufacturing process, and chemical resistance in various plating processes, and the carrier. There is an advantage that a chemical separation method can be adopted when peeling the carrier from the attached metal foil.
  • the glass constituting the carrier 12 include quartz glass, borosilicate glass, non-alkali glass, soda lime glass, aluminosilicate glass, and combinations thereof, and more preferably non-alkali glass, soda lime glass, and the like. And a combination thereof, particularly preferably non-alkali glass.
  • Alkaline-free glass is a glass containing silicon dioxide, aluminum oxide, boron oxide, and alkaline earth metal oxides such as calcium oxide and barium oxide as main components, and further containing boric acid, which is substantially free of alkali metal. That is.
  • This non-alkali glass is stable with a low coefficient of thermal expansion in the range of 3 ppm / K or more and 5 ppm / K or less in a wide temperature range from 0 ° C to 350 ° C, so that warpage of the glass in a process involving heating is minimized. There is an advantage that it can be done.
  • the thickness of the carrier 12 is preferably 100 ⁇ m or more and 2000 ⁇ m or less, more preferably 300 ⁇ m or more and 1800 ⁇ m or less, and further preferably 400 ⁇ m or more and 1100 ⁇ m or less. If the thickness is within such a range, it is possible to reduce the thickness of the wiring and the warpage that occurs when electronic components are mounted, while ensuring an appropriate strength that does not interfere with handling.
  • the surface of the carrier 12 adjacent to the release layer 16 is measured in accordance with JIS B 0601-2001 using a laser microscope, and is 0.1 nm or more. It preferably has an arithmetic mean roughness Ra of 70 nm or less, more preferably 0.5 nm or more and 60 nm or less, still more preferably 1.0 nm or more and 50 nm or less, particularly preferably 1.5 nm or more and 40 nm or less, and most preferably 2.0 nm. It is 30 nm or more and 30 nm or less.
  • the intermediate layer 14 provided as desired may have a one-layer structure or a two-layer or more structure.
  • the intermediate layer 14 is a first intermediate layer 14a provided directly above the carrier 12 and a second intermediate layer provided adjacent to the release layer 16.
  • the first intermediate layer 14a is preferably a layer made of at least one metal selected from the group consisting of Ti, Cr, Al and Ni, from the viewpoint of ensuring adhesion to the carrier 12.
  • the first intermediate layer 14a may be a pure metal or an alloy.
  • the thickness of the first intermediate layer 14a is preferably 5 nm or more and 500 nm or less, more preferably 10 nm or more and 300 nm or less, further preferably 18 nm or more and 200 nm or less, and particularly preferably 20 nm or more and 100 nm or less.
  • the second intermediate layer 14b is preferably a layer made of Cu from the viewpoint of controlling the peel strength from the peeling layer 16 to a desired value.
  • the thickness of the second intermediate layer 14b is preferably 5 nm or more and 500 nm or less, more preferably 10 nm or more and 400 nm or less, further preferably 15 nm or more and 300 nm or less, and particularly preferably 20 nm or more and 200 nm or less.
  • Another intervening layer may be present between the first intermediate layer 14a and the second intermediate layer 14b, and examples of the constituent materials of the intervening layer include Ti, Cr, Mo, Mn, W and Ni. Examples thereof include an alloy of at least one metal selected from the group consisting of Cu and Cu.
  • the intermediate layer 14 has a one-layer structure, the above-mentioned first intermediate layer 14a may be adopted as it is as an intermediate layer, or the first intermediate layer 14a and the second intermediate layer 14b may be used in the middle of the one layer. It may be replaced with an alloy layer.
  • This intermediate alloy layer has a content of at least one metal selected from the group consisting of Ti, Cr, Mo, Mn, W, Al and Ni of 1.0 at% or more and a Cu content of 30 at. It is preferably composed of a copper alloy of% or more.
  • the thickness of the intermediate alloy layer is preferably 5 nm or more and 500 nm or less, more preferably 10 nm or more and 400 nm or less, further preferably 15 nm or more and 300 nm or less, and particularly preferably 20 nm or more and 200 nm or less.
  • the thickness of each layer described above is a value measured by analyzing the layer cross section with an energy dispersive X-ray spectroscopic analyzer (TEM-EDX) of a transmission electron microscope.
  • TEM-EDX energy dispersive X-ray spectroscopic analyzer
  • the metal constituting the intermediate layer 14 may contain unavoidable impurities due to raw material components, film forming steps, and the like. Further, although not particularly limited, when the intermediate layer 14 is exposed to the atmosphere after the film formation, the presence of oxygen mixed due to the film formation is allowed.
  • the intermediate layer 14 may be manufactured by any method, but a layer formed by a magnetron sputtering method using a metal target is particularly preferable because it can improve the uniformity of the film thickness distribution.
  • the peeling layer 16 is a layer that enables or facilitates peeling of the carrier 12 and, if present, the intermediate layer 14.
  • the release layer 16 may be either an organic release layer or an inorganic release layer.
  • the organic component used in the organic release layer include nitrogen-containing organic compounds, sulfur-containing organic compounds, and carboxylic acids.
  • Examples of the nitrogen-containing organic compound include a triazole compound and an imidazole compound.
  • examples of the inorganic component used in the inorganic release layer include at least one of Cu, Ti, Al, Nb, Zr, Cr, W, Ta, Co, Ag, Ni, In, Sn, Zn, Ga, and Mo. Examples thereof include the above metal oxides and carbons.
  • the release layer 16 is preferably a layer mainly containing carbon from the viewpoint of ease of release and film forming property, more preferably a layer mainly composed of carbon or hydrocarbon, and further preferably hard. It is a layer made of amorphous carbon, which is a carbon film.
  • the release layer 16 (that is, the carbon layer) preferably has a carbon concentration of 60 atomic% or more, more preferably 70 atomic% or more, still more preferably 80 atomic% or more, and particularly preferably 85, as measured by XPS. Atomic% or more.
  • the upper limit of the carbon concentration is not particularly limited and may be 100 atomic%, but 98 atomic% or less is realistic.
  • the release layer 16 may contain unavoidable impurities (for example, oxygen, carbon, hydrogen, etc. derived from the surrounding environment such as atmosphere). Further, metal atoms may be mixed in the release layer 16 (particularly the carbon layer) due to the film forming method of the metal layer 18 or the like to be laminated later. Carbon has low mutual diffusivity and reactivity with carriers, and prevents the formation of metal bonds due to high-temperature heating between the metal layer and the bonding interface even when pressed at a temperature exceeding 300 ° C. , It is possible to maintain a state in which the carrier can be easily peeled off and removed.
  • unavoidable impurities for example, oxygen, carbon, hydrogen, etc. derived from the surrounding environment such as atmosphere.
  • metal atoms may be mixed in the release layer 16 (particularly the carbon layer) due to the film forming method of the metal layer 18 or the like to be laminated later.
  • Carbon has low mutual diffusivity and reactivity with carriers, and prevents the formation of metal bonds due to high-temperature heating
  • the peeling layer 16 is preferably a layer formed by a vapor phase method such as sputtering from the viewpoint of suppressing excessive impurities in amorphous carbon and the continuous productivity of other layers.
  • the thickness of the release layer 16 (particularly the carbon layer) is preferably 1 nm or more and 20 nm or less, and more preferably 1 nm or more and 10 nm or less. This thickness is a value measured by analyzing the layer cross section with an energy dispersive X-ray spectrophotometer (TEM-EDX) of a transmission electron microscope.
  • TEM-EDX energy dispersive X-ray spectrophotometer
  • the release layer 16 may include a metal oxide layer and a carbon layer, or may be a layer containing a metal oxide and carbon.
  • the metal oxide layer when the metal foil 10 with a carrier includes the intermediate layer 14, the carbon layer contributes to stable peeling of the carrier 12, and the metal oxide layer is used for heating the metal elements derived from the intermediate layer 14 and the metal layer 18. The accompanying diffusion can be suppressed, and as a result, stable peelability can be maintained even after heating at a high temperature of, for example, 350 ° C. or higher.
  • the metal oxide layer contains metal oxides composed of Cu, Ti, Al, Nb, Zr, Cr, W, Ta, Co, Ag, Ni, In, Sn, Zn, Ga, Mo and combinations thereof. It is preferably a layer.
  • the metal oxide layer is a layer formed by a reactive sputtering method in which a metal target is used and sputtering is performed in an oxidizing atmosphere, which is particularly preferable because the film thickness can be easily controlled by adjusting the film formation time. ..
  • the thickness of the metal oxide layer is preferably 0.1 nm or more and 100 nm or less.
  • the upper limit of the thickness of the metal oxide layer is more preferably 60 nm or less, further preferably 30 nm or less, and particularly preferably 10 nm or less. This thickness is a value measured by analyzing the layer cross section with an energy dispersive X-ray spectrophotometer (TEM-EDX) of a transmission electron microscope.
  • TEM-EDX energy dispersive X-ray spectrophotometer
  • the order in which the metal oxide layer and the carbon layer are laminated is not particularly limited.
  • the release layer 16 may exist in a mixed phase state (that is, a layer containing metal oxide and carbon) in which the boundary between the metal oxide layer and the carbon layer is not clearly specified.
  • the peeling layer 16 is a metal-containing layer in which the surface adjacent to the metal layer 18 is a fluorinated surface and / or a nitrided surface. It may be. It is preferable that the metal-containing layer has a region in which the sum of the fluorine content and the nitrogen content is 1.0 atomic% or more (hereinafter, referred to as “(F + N) region”) over a thickness of 10 nm or more. , (F + N) region is preferably present on the metal layer 18 side of the metal-containing layer.
  • the thickness of the (F + N) region is a value specified by performing elemental analysis in the depth direction of the carrier-attached metal foil 10 using XPS.
  • the fluorinated surface or the nitriding surface can be preferably formed by reactive ion etching (RIE) or reactive sputtering method.
  • the metal element contained in the metal-containing layer preferably has a negative standard electrode potential.
  • Preferred examples of the metal element contained in the metal-containing layer include Cu, Ag, Sn, Zn, Ti, Al, Nb, Zr, W, Ta, Mo and combinations thereof (for example, alloys and intermetallic compounds). ..
  • the content of the metal element in the metal-containing layer is preferably 50 atomic% or more and 100 atomic% or less.
  • the metal-containing layer may be a single layer composed of one layer, or may be a multilayer composed of two or more layers.
  • the thickness of the entire metal-containing layer is preferably 10 nm or more and 1000 nm or less, more preferably 30 nm or more and 500 nm or less, further preferably 50 nm or more and 400 nm or less, and particularly preferably 100 nm or more and 300 or less.
  • the thickness of the metal-containing layer itself is a value measured by analyzing the layer cross section with an energy dispersive X-ray spectrophotometer (TEM-EDX) of a transmission electron microscope.
  • TEM-EDX energy dispersive X-ray spectrophotometer
  • the metal layer 18 is a layer made of metal.
  • the metal layer 18 may have a one-layer structure or a two-layer or more structure.
  • the metal layer 18 is formed on the surface side of the release layer 16 opposite to the carrier 12 from the first metal layer 18a to the mth metal layer (m is 2 or more).
  • m is 2 or more.
  • Each metal layer up to (integer of) can be laminated in order.
  • the thickness of the entire metal layer 18 is preferably 1 nm or more and 2000 nm or less, preferably 100 nm or more and 1500 nm or less, more preferably 200 nm or more and 1000 nm or less, further preferably 300 nm or more and 800 nm or less, and particularly preferably 350 nm or more and 500 nm or less. ..
  • the thickness of the metal layer 18 is a value measured by analyzing the layer cross section with an energy dispersive X-ray spectrophotometer (TEM-EDX) of a transmission electron microscope.
  • TEM-EDX energy dispersive X-ray spectrophotometer
  • the first metal layer 18a imparts desired functions such as an etching stopper function and an antireflection function to the metal foil 10 with a carrier.
  • Preferred examples of the metal constituting the first metal layer 18a include Ti, Al, Nb, Zr, Cr, W, Ta, Co, Ag, Ni, Mo and combinations thereof, and more preferably Ti, Zr. , Al, Cr, W, Ni, Mo and combinations thereof, more preferably Ti, Al, Cr, Ni, Mo and combinations thereof, particularly preferably Ti, Mo and combinations thereof.
  • These elements have the property of not being dissolved in a flash etching solution (for example, a copper flash etching solution), and as a result, can exhibit excellent chemical resistance to the flash etching solution.
  • the first metal layer 18a is a layer that is less likely to be etched by the flash etching solution than the second metal layer 18b described later, and can therefore function as an etching stopper layer. Further, since the above-mentioned metal constituting the first metal layer 18a also has a function of preventing light reflection, the first metal layer 18a is for improving visibility in an image inspection (for example, automatic image inspection (AOI)). It can also function as an antireflection layer.
  • the first metal layer 18a may be a pure metal or an alloy.
  • the metal constituting the first metal layer 18a may contain unavoidable impurities due to raw material components, film forming steps, and the like. Further, the upper limit of the content of the metal is not particularly limited, and may be 100 atomic%.
  • the first metal layer 18a is preferably a layer formed by a physical vapor deposition (PVD) method, and more preferably a layer formed by sputtering.
  • the thickness of the first metal layer 18a is preferably 1 nm or more and 500 nm or less, more preferably 10 nm or more and 400 nm or less, further preferably 30 nm or more and 300 nm or less, and particularly preferably 50 nm or more and 200 nm or less.
  • Preferred examples of the metals constituting the second metal layer 18b are the transition elements of Group 4, Group 5, Group 6, Group 9, Group 10 and Group 11, Al, and combinations thereof (for example,). (Alloys and intermetal compounds), more preferably Group 4 and Group 11 transition elements, Al, Nb, Co, Ni, Mo, and combinations thereof, still more preferably Group 11 transition elements, Ti. , Al, Mo, and combinations thereof, particularly preferably Cu, Ti, Mo, and combinations thereof, most preferably Cu.
  • the second metal layer 18b may be manufactured by any method, for example, a wet film forming method such as an electrolytic metal plating method and an electrolytic metal plating method, or a physical vapor deposition (PVD) method such as sputtering and vacuum deposition.
  • a particularly preferable second metal layer 18b is a metal layer formed by a physical vapor deposition (PVD) method such as a sputtering method or vacuum vapor deposition from the viewpoint of easily supporting fine pitching due to ultrathinning, and most preferably. It is a metal layer produced by a sputtering method. Further, the second metal layer 18b is preferably a non-roughened metal layer.
  • PVD physical vapor deposition
  • the second metal layer 18b is subjected to preliminary roughening or soft etching treatment as long as it does not interfere with the formation of a wiring pattern during manufacturing of the printed wiring board.
  • the thickness of the second metal layer 18b is preferably 10 nm or more and 1000 nm or less, more preferably 20 nm or more and 900 nm or less, still more preferably 30 nm or more and 700 nm or less, and further more. It is preferably 50 nm or more and 600 nm or less, particularly preferably 70 nm or more and 500 nm or less, and most preferably 100 nm or more and 400 nm or less. It is preferable that the metal layer having a thickness within such a range is produced by a sputtering method from the viewpoint of in-plane uniformity of the film thickness and productivity in the form of a sheet or a roll.
  • the surface of the second metal layer 18b opposite to the first metal layer 18a has an arithmetic mean roughness Ra of 1.0 nm or more and 100 nm or less measured in accordance with JIS B 0601-2001. It is more preferably 2.0 nm or more and 40 nm or less, further preferably 3.0 nm or more and 35 nm or less, particularly preferably 4.0 nm or more and 30 nm or less, and most preferably 5.0 nm or more and 15 nm or less.
  • the metal layer 18 has a single layer structure, it is preferable to use the above-mentioned second metal layer 18b as it is as the metal layer 18.
  • the metal layer 18 has an m layer (m is an integer of 3 or more)
  • the first metal layer 18a to the (m-1) metal layer of the metal layer 18 are described above.
  • the outermost layer of the metal layer 18, that is, the mth metal layer has the above-mentioned structure of the second metal layer 18b.
  • the metal foil 10 with a carrier may be provided with a region as a cutting allowance so that the metal layer 18 is difficult to peel off from the carrier 12 at the cutting portion. That is, after forming the wiring on the carrier-attached metal foil 10, the carrier-attached metal foil 10 is cut so as to have a size that can be processed by the mounting equipment when mounting the chip or the like, for example, from several tens of mm square to several hundreds. Downsizing to about mm square can be performed. In this respect, since the peeling strength of the peeling layer 16 exposed at the cutting interface of the metal foil 10 with a carrier is low, the metal layer 18 may be peeled off from the carrier 12 due to a load during or after cutting.
  • a region where the peel strength between the carrier and the metal layer is high for example, a region where the peel strength measured according to JIS Z 0237-2009 is 30 gf / cm or more and 3000 gf / cm or less
  • a region where the metal layers do not peel off for example, a region where the peeling layer does not exist
  • the maximum height Rz measured in accordance with JIS B 0601-2001 is 1.0 ⁇ m or more and 30.0 ⁇ m.
  • the non-peeling region can be formed by, for example, (i) forming various layers while arranging the frame configured in a predetermined pattern in a state of floating from the surface of the carrier 12.
  • various layers are formed on the carrier 12 to obtain a provisional metal foil with a carrier, and then the provisional metal foil with a glass carrier is subjected to a predetermined pattern by a method such as laser irradiation. It can also be formed by heating in a shape.
  • the thickness of the entire metal foil 10 with a carrier is not particularly limited, but is preferably 500 ⁇ m or more and 3000 ⁇ m or less, more preferably 700 ⁇ m or more and 2500 ⁇ m or less, still more preferably 900 ⁇ m or more and 2000 ⁇ m or less, and particularly preferably 1000 ⁇ m or more and 1700 ⁇ m or less.
  • the size of the metal foil 10 with a carrier is not particularly limited, but is preferably 10 cm square or more, more preferably 20 cm square or more, and further preferably 25 cm square or more.
  • the upper limit of the size of the metal foil 10 with a carrier is not particularly limited, but 1000 cm square is given as one guideline for the upper limit. Further, the metal foil 10 with a carrier is in a form that can be handled independently before and after the formation of the wiring.
  • a carrier is prepared, (2) a predetermined area of the carrier is processed to form an alignment mark, and (3) peeling is performed on the carrier. It can be manufactured by forming various layers such as a layer and a metal layer.
  • the carrier 12 is prepared.
  • the carrier 12 is preferably made of glass or ceramics.
  • the surface of the metal layer 18 laminated on the carrier 12 via the release layer 16 also has a flat shape on the wiring region W, and is on the wiring region W.
  • the flat surface of the metal layer 18 of the above allows the formation of a fine circuit.
  • the preferred materials and characteristics of the carrier 12 are as described above.
  • the processed portion forming the alignment mark is formed only on one surface of the carrier 12 and the film formation of various layers is performed. However, in the case of manufacturing a metal foil with a double-sided carrier, Needless to say, the same operation may be performed on the other surface of the carrier 12 to form a processed portion forming an alignment mark and to form various layers.
  • a predetermined region on the surface of the carrier 12 is machined to form a machined portion forming at least two alignment marks, whereby at least two positioning regions P are formed.
  • preferable processing methods include an etching method, a blast method, a laser ablation method, and a combination thereof, and from the viewpoint of improving throughput, a blast method, a laser ablation method, and a combination thereof are more preferable.
  • the processing by the blasting process can be performed by projecting a particulate medium (projection material) from a nozzle onto a predetermined region on the surface of the carrier 12 (that is, a region where a processed portion forming an alignment mark should be formed). ..
  • the discharge diameter of the nozzle is preferably 0.1 mm or more and 10.0 mm or less, and more preferably 0.2 mm or more and 8.5 mm or less.
  • the particle size of the media is preferably 1.0 ⁇ m or more and 1000 ⁇ m or less, more preferably 10.0 ⁇ m or more and 800 ⁇ m or less, and the projection amount is preferably 10 g / min or more and 3000 g / min or less, more preferably 20 g.
  • the discharge pressure of the media is preferably 0.01 MPa or more and 1.0 MPa or less, and more preferably 0.05 MPa or more and 0.8 MPa or less.
  • Preferred examples of media materials include alumina, zirconia, silicon carbide, iron, aluminum, zinc, glass, steel, green carbonite and boron carbide.
  • the Mohs hardness of the media is preferably 4 or more, more preferably 5.5 or more, still more preferably 6.0 or more.
  • processing by etching treatment a wet process using a solution containing hydrofluoric acid (hydrofluoric acid) and a reactive ion using a process gas containing fluorine (for example, CF 4 or SF 6 ) are used.
  • a dry process by etching RIE: Reactive ion etching
  • the processing by laser ablation process for example a YAG laser, YLF laser, YVO 4 laser, carbon dioxide laser, CW (continuous wave) lasers, and can be carried out using solid UV laser.
  • the processing conditions are not particularly limited, and the known conditions may be adopted as they are, or the known conditions may be appropriately changed according to the material of the carrier 12.
  • masking in order to selectively process (particularly blasting or etching) a desired region. Specifically, it is preferable to form a masking layer on a portion other than a predetermined region on the surface of the carrier 12 (that is, a region where a processed portion forming an alignment mark should be formed) before processing. In this case, it is desirable to remove the masking layer after processing.
  • An intermediate layer 14 (for example, a first intermediate layer 14a and a second intermediate layer 14b) is optionally formed on the surface of the carrier 12 on the side where the processed portion forming the alignment mark is formed.
  • the release layer 16 and the metal layer 18 (for example, the first metal layer 18a and the second metal layer 18b) are formed into a film, thereby forming a wiring region W.
  • the film formation of each of the intermediate layer 14 (if present), the peeling layer 16, and the metal layer 18 is performed by the physical vapor deposition (PVD) method from the viewpoint of easily supporting fine pitching due to ultrathinning. Is preferable.
  • PVD physical vapor deposition
  • Examples of the physical vapor deposition (PVD) method include a sputtering method, a vacuum vapor deposition method, and an ion plating method, in which the film thickness can be controlled in a wide range from 0.05 nm to 5000 nm, and a wide width or area.
  • the sputtering method is most preferable because it can ensure the uniformity of the film thickness.
  • the film formation by the physical vapor deposition (PVD) method may be performed using a known vapor phase deposition apparatus according to known conditions, and is not particularly limited.
  • the sputtering method may be various known methods such as magnetron sputtering, bipolar sputtering method, opposed target sputtering method, etc., but magnetron sputtering has a high film forming speed and productivity. It is preferable in terms of high point. Sputtering may be performed with either a DC (direct current) or RF (radio frequency) power source. Further, although a plate-type target whose target shape is widely known can be used, it is desirable to use a cylindrical target from the viewpoint of target utilization efficiency.
  • the film formation of each of the intermediate layer 14 (if present), the peeling layer 16, and the metal layer 18 by the physical vapor deposition (PVD) method (preferably the sputtering method) will be described.
  • the intermediate layer 14 is composed of the first intermediate layer 14a and the second intermediate layer 14b
  • the release layer 16 is the carbon layer
  • the metal layer 18 is the first metal layer. It shall be composed of 18a and a second metal layer 18b.
  • the film thickness of the first intermediate layer 14a by the physical vapor deposition (PVD) method involves a target composed of at least one metal selected from the group consisting of Ti, Cr, Al and Ni. It is preferable to use magnetron sputtering in a non-oxidizing atmosphere because the film thickness distribution uniformity can be improved.
  • the purity of the target is preferably 99.9 wt% or more.
  • As the gas used for sputtering it is preferable to use an inert gas such as argon gas.
  • the flow rate of the argon gas may be appropriately determined according to the sputtering chamber size and the film forming conditions, and is not particularly limited.
  • the pressure at the time of film formation is preferably in the range of 0.1 Pa or more and 20 Pa or less.
  • This pressure range may be set by adjusting the film forming power and the flow rate of argon gas according to the device structure, capacity, exhaust capacity of the vacuum pump, rated capacity of the film forming power source, and the like.
  • the sputtering power is film thickness uniformity of the film formation, in consideration of productivity and the like may be appropriately set within a range of 0.05 W / cm 2 or more 10.0 W / cm 2 or less per unit area of the target.
  • the formation of the second intermediate layer 14b by the physical vapor deposition (PVD) method is performed by magnetron sputtering in a non-oxidizing atmosphere using a copper target to improve the film thickness distribution uniformity. It is preferable in that it can be done.
  • the purity of the copper target is preferably 99.9 wt% or more.
  • As the gas used for sputtering it is preferable to use an inert gas such as argon gas.
  • the flow rate of the argon gas may be appropriately determined according to the sputtering chamber size and the film forming conditions, and is not particularly limited.
  • the pressure at the time of film formation is preferably in the range of 0.1 Pa or more and 20 Pa or less.
  • This pressure range may be set by adjusting the film forming power and the flow rate of argon gas according to the device structure, capacity, exhaust capacity of the vacuum pump, rated capacity of the film forming power source, and the like.
  • the sputtering power is film thickness uniformity of the film formation, in consideration of productivity and the like may be appropriately set within a range of 0.05 W / cm 2 or more 10.0 W / cm 2 or less per unit area of the target.
  • the film formation of the release layer 16 by the physical vapor deposition (PVD) method is preferably performed using a carbon target in an inert atmosphere such as argon.
  • the carbon target is preferably composed of graphite, but may contain unavoidable impurities (eg, oxygen or carbon derived from the surrounding environment such as atmosphere).
  • the purity of the carbon target is preferably 99.99 wt% or more, more preferably 99.999 wt% or more.
  • the pressure at the time of film formation is preferably in the range of 0.1 Pa or more and 20 Pa or less.
  • This pressure range may be set by adjusting the film forming power and the flow rate of argon gas according to the device structure, capacity, exhaust capacity of the vacuum pump, rated capacity of the film forming power source, and the like. Further, the sputtering power is film thickness uniformity of the film formation, in consideration of productivity and the like may be appropriately set within a range of 0.05 W / cm 2 or more 10.0 W / cm 2 or less per unit area of the target.
  • the film formation of the first metal layer 18a by the physical vapor deposition (PVD) method (preferably the sputtering method) consists of a group consisting of Ti, Al, Nb, Zr, Cr, W, Ta, Co, Ag, Ni and Mo. It is preferably carried out by the magnetron sputtering method using a target composed of at least one selected metal. The purity of the target is preferably 99.9% or more.
  • the film formation of the first metal layer 18a by the magnetron sputtering method is preferably performed under an atmosphere of an inert gas such as argon at a pressure of 0.1 Pa or more and 20 Pa or less.
  • the sputtering pressure is more preferably 0.2 Pa or more and 15 Pa or less, and further preferably 0.3 Pa or more and 10 Pa or less.
  • the pressure range may be controlled by adjusting the film forming power and the flow rate of argon gas according to the device structure, capacity, exhaust capacity of the vacuum pump, rated capacity of the film forming power source, and the like.
  • the flow rate of the argon gas may be appropriately determined according to the sputtering chamber size and the film forming conditions, and is not particularly limited.
  • the sputtering power is film thickness uniformity of the film formation, in consideration of productivity and the like may be appropriately set within a range of 1.0 W / cm 2 or more 15.0W / cm 2 or less per unit area of the target.
  • the carrier temperature at the time of film formation is preferably adjusted within the range of 25 ° C. or higher and 300 ° C. or lower, more preferably 40 ° C. or higher and 200 ° C. or lower, and further preferably 50 ° C. or higher and 150 ° C. or lower.
  • the formation of the second metal layer 18b by the physical vapor deposition (PVD) method is performed by Cu, Au, Ti, Al, Nb, Zr, Cr, W, Ta, Co, Ag, Ni and Mo. It is preferably carried out in an inert atmosphere such as argon using a target composed of at least one metal selected from the group consisting of.
  • a metal target such as a copper target is preferably composed of a metal such as metallic copper, but may contain unavoidable impurities. The purity of the metal target is preferably 99.9% or more, more preferably 99.99%, still more preferably 99.999% or more.
  • a stage cooling mechanism may be provided during sputtering.
  • the pressure at the time of film formation is preferably in the range of 0.1 Pa or more and 20 Pa or less. This pressure range may be set by adjusting the film forming power and the flow rate of argon gas according to the device structure, capacity, exhaust capacity of the vacuum pump, rated capacity of the film forming power source, and the like.
  • the sputtering power is film thickness uniformity of the film formation, in consideration of productivity and the like may be appropriately set within a range of 0.05 W / cm 2 or more 10.0 W / cm 2 or less per unit area of the target.
  • Wiring for example, a rewiring layer
  • a method of forming wiring through exposure and development using the metal foil 10 with a carrier includes a step of aligning the metal foil 10 with a carrier with reference to a positioning region P prior to exposure. Further, in this method, exposure of a plurality of circuits having different circuit widths (preferably having a fine circuit and a rough circuit) is performed separately, and the development of the plurality of circuits is performed at the same time.
  • the photoresist 20 is laminated on the surface of the metal layer 18 of the metal foil 10 with a carrier.
  • a known material generally used for producing a rewiring layer can be used.
  • the photoresist 20 may be either a negative type or a positive type, and may be either a film type or a liquid type.
  • the photoresist 20 is preferably a photosensitive film, for example, a photosensitive dry film.
  • the surface of the photoresist 20 on the wiring region W is exposed for the rough circuit. Further, prior to the exposure for the rough circuit, the first alignment is performed with reference to the positioning region P of the metal foil 10 with a carrier. As a result, as shown in FIG. 8 (ii), the exposed portion 20a for the rough circuit is formed.
  • the exposure for the rough circuit is preferably performed using an exposure apparatus having a wide exposure area (for example, 250 mm square).
  • Examples of the exposure method of the exposure apparatus include a stepper method and a Laser Direct Imaging (LDI) method, but the stepper method is preferable from the viewpoint of exposure resolution.
  • examples of the photomask used in the stepper type exposure apparatus include a glass mask and a Cr mask, but it is preferable to use a Cr mask from the viewpoint of performing exposure with high accuracy.
  • the surface of the photoresist 20 on the wiring region W is exposed for fine circuits. Further, prior to the exposure for the fine circuit, the second alignment is performed with reference to the positioning region P of the metal foil 10 with a carrier. As a result, as shown in FIG. 8 (iii), the exposed portion 20b for a fine circuit is formed.
  • a stepper method is preferable as the exposure method of the exposure apparatus for a fine circuit, and a Cr mask is preferable as the photomask used in the stepper type exposure apparatus.
  • an exposure device having a wide exposure area used for exposure for a rough circuit is generally inferior in exposure resolution, it is common to perform exposure for a rough circuit and exposure for a fine circuit using the same exposure device. It is difficult to.
  • the rewiring layer formed by the method of the present invention preferably has a ratio R / F of the maximum circuit width R of the rough circuit to the minimum circuit width F of the fine circuit of 2.0 or more and 500 or less. It is more preferably 5.0 or more and 300 or less, and further preferably 10 or more and 100 or less.
  • the same exposure device is used for rough exposure. Needless to say, exposure for circuits and fine circuits may be performed.
  • the photoresist 20 is developed to form a resist pattern 22 composed of a rough circuit pattern 22a and a fine circuit pattern 22b.
  • the development is not particularly limited as long as it is carried out according to a known method and conditions generally used for producing a rewiring layer using a commercially available developer or the like.
  • the exposure for the fine circuit and the exposure for the rough circuit are performed separately, and the fine circuit and the rough circuit are developed. Are performed at the same time, whereby a rough circuit and a fine circuit can be formed at the same time in a one-step circuit forming process.
  • a rewiring layer which is a layer including an insulating layer and a wiring layer formed inside and / or on the surface of the insulating layer, is formed.
  • Various operations in this step may be performed according to known methods and conditions generally used for manufacturing the rewiring layer, and are not particularly limited.
  • a process of mounting an electronic element such as a chip on the rewiring layer may be performed to manufacture a semiconductor package. Further, the carrier 12, the intermediate layer 14 (if present) and the peeling layer 16 may be removed by a known method. As described above, the process of mounting the chip after forming the rewiring layer in this way is a method called the RDL-First method. According to this method, it is possible to perform an electrical inspection of the wiring layer on the surface of the coreless support and each build-up wiring layer to be laminated after that before mounting the chip, so that defective parts of each wiring layer can be avoided. , The chip can be mounted only on the non-defective part.
  • the RDL-First method is economically advantageous as compared with the Chip-First method, which is a method of sequentially laminating wiring layers on the surface of the chip, in that wasteful use of the chip can be avoided.
  • the electronic element mounted on the rewiring layer assumed as an arbitrary process include a semiconductor element, a chip capacitor, a resistor and the like.
  • the electronic element mounting method include a flip chip mounting method and a die bonding method.
  • the flip chip mounting method is a method of joining the mounting pad of an electronic element and the rewiring layer.
  • NCF Non-Conducive Film
  • the bonding is preferably performed using a low melting point metal such as solder, but an anisotropic conductive film or the like may also be used.
  • the die bonding bonding method is a method of bonding the surface of the electronic element opposite to the mounting pad surface to the rewiring layer. For this adhesion, it is preferable to use a paste or film, which is a resin composition containing a thermosetting resin and a thermally conductive inorganic filler.
  • Example 1 As shown in FIG. 1, after forming the processed portion forming the alignment mark on the carrier 12, the intermediate layer 14 (first intermediate layer 14a and second intermediate layer 14b), the carbon layer as the release layer 16, and the carbon layer as the release layer 16
  • the metal layer 18 was formed in this order to prepare a metal foil 10 with a carrier.
  • the specific procedure is as follows.
  • carrier A glass sheet (material: soda lime glass) having a thickness of 200 mm ⁇ 250 mm and a thickness of 1.1 mm was prepared as the carrier 12.
  • a masking layer was formed on the surface of the carrier 12 in a pattern in which six circular machined regions (exposed portions) having a diameter of 400 ⁇ m were arranged so as to be separated from each other.
  • the masking layer was formed by roll lamination using a photosensitive film.
  • a blower blasting device BSP-50D, manufactured by Alps Engineering Co., Ltd.
  • a hole having a target depth of 200 ⁇ m is provided on the surface of the carrier 12 in which a portion other than the circular processing region is covered with a masking layer.
  • the carrier 12 By projecting a medium (material: green carbonite) having a particle size of 0.05 mm from a nozzle having a discharge diameter of 0.4 mm at a discharge pressure of 0.5 MPa or more for 2 to 5 seconds, the carrier 12 is formed. The exposed part was blasted. In this way, six recesses 12a were formed on the surface of the carrier 12 as processed portions forming the alignment mark, and the positioning region P was defined. Then, the masking layer was removed.
  • a medium material: green carbonite
  • a titanium layer having a thickness of 100 nm was formed as the first intermediate layer 14a on the surface (the surface on which the recess was formed) of the carrier 12 by sputtering under the following equipment and conditions.
  • -Equipment Single-wafer magnetron sputtering equipment (manufactured by Canon Tokki Corporation, MLS464)
  • -Target Titanium target with a diameter of 8 inches (203.2 mm) (purity 99.999%)
  • -Ultimate vacuum less than 1 x 10 -4
  • Second Intermediate Layer On the first intermediate layer 14a, a Cu layer having a thickness of 100 nm as a second intermediate layer 14b was formed by sputtering under the following equipment and conditions.
  • -Equipment Single-wafer DC sputtering equipment (manufactured by Canon Tokki Inc., MLS464)
  • -Target Cu target with a diameter of 8 inches (203.2 mm) (purity 99.98%)
  • -Ultimate vacuum less than 1 x 10 -4
  • Pa-Gas Argon gas (flow rate: 100 sccm) -Sputtering pressure: 0.35Pa -Sputtering power: 1000W (6.2W / cm 2 ) -Temperature during film formation: 40 ° C
  • amorphous carbon layer having a thickness of 6 nm was formed as a release layer 16 on the Cu layer by sputtering under the following equipment and conditions.
  • -Equipment Single-wafer DC sputtering equipment (manufactured by Canon Tokki Inc., MLS464)
  • -Target Carbon target with a diameter of 8 inches (203.2 mm) (purity 99.999%)
  • -Ultimate vacuum less than 1 x 10 -4
  • -Temperature during film formation 40 ° C
  • a titanium layer having a thickness of 100 nm was formed as the first metal layer 18a on the surface of the release layer 16 by sputtering under the following equipment and conditions.
  • -Equipment Single-wafer DC sputtering equipment (manufactured by Canon Tokki Inc., MLS464)
  • -Target Titanium target with a diameter of 8 inches (203.2 mm) (purity 99.999%)
  • Carrier gas Ar (flow rate: 100 sccm)
  • -Ultimate vacuum less than 1 x 10 -4
  • Pa-Sputtering pressure 0.35 Pa -Sputtering power: 1000W (3.1W / cm 2 )
  • Second Metal Layer A Cu layer having a thickness of 300 nm as a second metal layer 18b is formed on the first metal layer 18a by sputtering under the following equipment and conditions to obtain a carrier-attached metal foil 10. It was. -Equipment: Single-wafer DC sputtering equipment (manufactured by Canon Tokki Inc., MLS464) -Target: Cu target with a diameter of 8 inches (203.2 mm) (purity 99.98%) -Ultimate vacuum: less than 1 x 10 -4 Pa-Carrier gas: Ar (flow rate: 100 sccm) -Sputtering pressure: 0.35Pa -Sputtering power: 1000W (3.1W / cm 2 ) -Temperature during film formation: 40 ° C
  • Example 2 In the process of forming the alignment mark, the angle ⁇ formed by the main surface s of the carrier 12 and the tangent line t of the inner wall surface of the recess 12a and the radius of curvature r of the open end of the recess 12a can be determined by appropriately changing the blasting conditions.
  • the metal foil 10 with a carrier was produced in the same manner as in Example 1 except that it was changed. Further, the measurement of the concave portion constituting the alignment mark was also performed in the same manner as in Example 1.
  • Examples 3-5 In the process of forming the alignment mark, the metal foil 10 with a carrier was produced in the same manner as in Example 1 except that the recesses forming the six alignment marks were formed by the laser ablation treatment instead of the blast treatment. Further, the measurement of the concave portion constituting the alignment mark was also performed in the same manner as in Example 1. The laser ablation treatment was performed by irradiating 6 points on the surface of the carrier 12 separated from each other with a solid UV laser under the following conditions.
  • the metal foils 10 with carriers of Evaluation Examples 1 to 5 were evaluated in various ways as shown below. The evaluation results are as shown in Table 1.
  • the metal foil 10 with a carrier was transferred from the rough circuit exposure apparatus to the fine circuit exposure apparatus (UX-7 series manufactured by Ushio, Inc.).
  • the pattern information of the positioning region P in the metal foil 10 with a carrier was detected and aligned by the exposure apparatus for a fine circuit, and the surface on the wiring region W was exposed to a pattern having a circuit width of 2 ⁇ m. ..
  • the metal foil 10 with a carrier was developed under known conditions to form a resist pattern 22 composed of a rough circuit pattern 22a and a fine circuit pattern 22b.
  • the metal foil 10 with a carrier was electrolytically copper-plated under known conditions, and then the resist pattern 22 was peeled off.
  • ⁇ Evaluation 2 Carrier cracking frequency> The cracking frequency of the carrier 12 was evaluated by the following procedure. First, five glass sheets (material: soda lime glass) having a thickness of 100 mm ⁇ 100 mm and a thickness of 1.1 mm were prepared, and recesses forming nine alignment marks were formed in each of them under the same conditions as in Examples 1 to 5. For the aiming position (center point) of the recesses that make up each alignment mark, the coordinates of one corner (edge) of the glass sheet are set as the reference point (0,0), and the coordinates of the corners located diagonally are defined as (0,0).
  • the ratio of the surface strength of the glass sheet having the recesses forming the alignment mark to the surface strength of the glass sheet forming the recesses forming the alignment mark was calculated and rated according to the following criteria.
  • ⁇ Evaluation 3 Visibility of alignment mark> The visibility of the alignment mark was evaluated by the following procedure. Similar to Evaluation 2, after forming recesses forming nine alignment marks on the five glass sheets under the same conditions as in Examples 1 to 5, the intermediate layer 14 (first intermediate layer 14a and first intermediate layer 14a and first) under the conditions of Example 1. 2 The intermediate layer 14b), the carbon layer as the release layer 16, and the metal layer 18 (the first metal layer 18a and the second metal layer 18b) were formed in this order to prepare a metal foil 10 with a carrier. Then, using the above-mentioned exposure apparatus, the formed alignment mark was repeatedly recognized 10 times, and the dimensional error of the center point of the alignment mark was measured.
  • ⁇ Evaluation 4 Processing stains> The evaluation of processing stains was evaluated by the following procedure. Similar to Evaluation 2, after forming recesses forming 9 alignment marks on 5 glass sheets under the same conditions as in Examples 1 to 5, the periphery of the recesses forming the alignment marks was observed with a laser microscope (maximum). 5 mm x 5 mm field of view). The degree of discoloration observed around the recess was rated according to the following criteria. -Evaluation A: There is no discoloration around the recess, or there is discoloration around the recess, but the discoloration is within the range of less than 5 ⁇ m from the outer edge of the recess.
  • -Evaluation B Although there is discoloration around the recess, the discoloration is within the range of 100 ⁇ m or less from the outer edge of the recess.
  • -Evaluation C There is discoloration around the recess, and the discoloration extends over 100 ⁇ m from the outer edge of the recess.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Catalysts (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

配線形成時のラフ回路用の露光及び微細回路用の露光の両方を同じアライメントマークを基準に行うことができ、その結果、ラフ回路及び微細回路を１段階の回路形成プロセスで同時に形成可能な、キャリア付金属箔が提供される。このキャリア付金属箔は、キャリアと、キャリアの少なくとも一方の面上に設けられる剥離層と、剥離層上に設けられる金属層とを備えたキャリア付金属箔であって、キャリア付金属箔が、その全域にわたってキャリア、剥離層及び金属層が存在する配線用領域と、キャリア付金属箔の上記少なくとも一方の面に設けられ、露光及び現像を伴う配線形成時の位置合わせに用いられるアライメントマークを成す、少なくとも２つの位置決め用領域とを有する。

Description

キャリア付金属箔並びにその使用方法及び製造方法
　本発明はキャリア付金属箔並びにその使用方法及び製造方法に関する。
　近年、プリント配線板の実装密度を上げて小型化するために、プリント配線板の多層化が広く行われるようになってきている。このような多層プリント配線板は、携帯用電子機器の多くで、軽量化や小型化を目的として利用されている。そして、この多層プリント配線板には、層間絶縁層の更なる厚さの低減、及び配線板としてのより一層の軽量化が要求されている。
　このような要求を満たす技術として、コアレスビルドアップ法を用いた多層プリント配線板の製造方法が採用されている。コアレスビルドアップ法とは、いわゆるコア基板を用いることなく、絶縁層と配線層とを交互に積層（ビルドアップ）して多層化する方法である。コアレスビルドアップ法においては、支持体と多層プリント配線板との剥離を容易に行えるように、キャリア付銅箔を使用することが提案されている。例えば、特許文献１（特開２００５－１０１１３７号公報）には、キャリア付銅箔のキャリア面に絶縁樹脂層を貼り付けて支持体とし、キャリア付銅箔の極薄銅層側にフォトレジスト加工、パターン電解銅めっき、レジスト除去等の工程により第一の配線導体を形成した後、ビルドアップ配線層を形成し、キャリア付支持基板を剥離し、極薄銅層を除去することを含む、半導体素子搭載用パッケージ基板の製造方法が開示されている。
　また、特許文献１に示されるような埋め込み回路の微細化のため、極薄銅層の厚さを１μｍ以下としたキャリア付銅箔が望まれる。そこで、極薄銅層の厚さ低減を実現するため、スパッタリング等の気相法により極薄銅層を形成することが提案されている。例えば、特許文献２（国際公開第２０１７／１５０２８３号）には、ガラス又はセラミックス等のキャリア上に、剥離層、反射防止層、及び極薄銅層がスパッタリングにより形成されたキャリア付銅箔が開示されている。また、特許文献３（国際公開第２０１７／１５０２８４号）には、ガラス又はセラミックス等のキャリア上に、中間層（例えば密着金属層及び剥離補助層）、剥離層及び極薄銅層（例えば膜厚３００ｎｍ）がスパッタリングにより形成されたキャリア付銅箔が開示されている。特許文献２及び３には、所定の金属で構成される中間層を介在させることでキャリアの機械的剥離強度の優れた安定性をもたらすことや、反射防止層が望ましい暗色を呈することで、画像検査（例えば自動画像検査（ＡＯＩ））における視認性を向上させることも教示されている。
　とりわけ、電子デバイスのより一層の小型化及び省電力化に伴い、半導体チップ及びプリント配線板の高集積化及び薄型化へのニーズが高まっている。かかるニーズを満たす次世代パッケージング技術として、ＦＯ－ＷＬＰ（Ｆａｎ－Ｏｕｔ　Ｗａｆｅｒ　Ｌｅｖｅｌ　Ｐａｃｋａｇｉｎｇ）やＰＬＰ（Ｐａｎｅｌ　Ｌｅｖｅｌ　Ｐａｃｋａｇｉｎｇ）の採用が近年検討されている。そして、ＦＯ－ＷＬＰやＰＬＰにおいても、コアレスビルドアップ法の採用が検討されている。そのような工法の一つとして、コアレス支持体表面に配線層及び必要に応じてビルドアップ配線層を形成し、さらに必要に応じて支持体を剥離した後に、チップの実装を行う、ＲＤＬ－Ｆｉｒｓｔ（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ　Ｌａｙｅｒ－Ｆｉｒｓｔ）法と呼ばれる工法がある。例えば、特許文献４（特開２０１５－３５５５１号公報）には、ガラス又はシリコンウエハからなる支持体の主面への金属剥離層の形成、その上への絶縁樹脂層の形成、その上へのビルドアップ層を含む再配線層（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ　Ｌａｙｅｒ）の形成、その上への半導体集積回路の実装及び封止、支持体の除去による剥離層の露出、剥離層の除去による２次実装パッドの露出、並びに２次実装パッドの表面への半田バンプの形成、並びに２次実装を含む、半導体装置の製造方法が開示されている。
　ところで、半導体ウエハ上に回路パターンを露光転写する際、露光に先立ちアライメントマークを基準とした位置合わせを行う技術が知られている。例えば、特許文献５（特開平９－７４０６２号公報）には、半導体ウエハ上に結晶方位を示すパターンを形成する工程と、そのパターンを検出する工程と、その検出結果に基づいてウエハを所定の露光位置に位置決めする工程と、位置決めされたウエハ上に最初の回路パターンを露光転写する工程とを含む半導体露光方法が開示されている。特許文献５によれば、かかる方法で露光転写を行うことにより、結晶方位に対して正確な位置に露光することができるとともに、異なる装置であっても同じ位置に露光することができるようになるとされている。
特開２００５－１０１１３７号公報 国際公開第２０１７／１５０２８３号 国際公開第２０１７／１５０２８４号 特開２０１５－３５５５１号公報 特開平９－７４０６２号公報
　近年の電子機器の更なる小型軽量化に伴い、再配線層にはライン／スペース（Ｌ／Ｓ）が極めて高度に微細化された配線パターン（例えばＬ／Ｓ＝２μｍ／２μｍ）を有することが望まれる。かかる要求に対応するため、特許文献２及び３に示されるような、厚さが低減された極薄銅層を備えたガラスキャリア付銅箔（あるいはセラミックスキャリア付銅箔）上に、上述したビルドアップ法等で再配線層を形成することが考えられる。一方、フォトリソプロセスにおいて、露光装置の露光解像度と露光エリアとは一般的にトレードオフの関係にあることから、微細回路形成用の露光解像度に優れた露光装置は概して露光エリアが狭い（例えば７０ｍｍ角）。このため、ラフ回路を形成する露光及び現像を行った後、改めて微細回路を形成する露光及び現像を行う２段階の回路形成プロセスが採用されうる。すなわち、まずはチップ実装に必要な粗いデザインを形成すべく、露光エリアは広い（例えば２５０ｍｍ角）が露光解像度に劣る露光装置を用いた露光及びその後の現像を経て、ラフ回路（例えばＬ／Ｓ＝１０μｍ／１０μｍの粗い回路）を形成する（１段階目の回路形成）。次いで、微細回路形成用の露光装置を用いた露光及びその後の現像を経て微細回路を形成する（２段階目の回路形成）。しかしながら、かかる２段階の回路形成手法はプロセスが複雑である上に、先にラフ回路が形成されているため、微細回路をさらに形成するには高い位置合わせ精度が必要となり、歩留まりの低下を招きやすい。前述のとおり、半導体（Ｓｉ）ウエハ上に形成した結晶方位を示すパターンを用いる位置合わせ技術は知られているものの（特許文献５参照）、そもそもキャリア付銅箔は半導体（Ｓｉ）ウエハのような単結晶ではないため、結晶方位を示すパターンを形成すること自体不可能であり、キャリア付金属箔に適したアライメントマークが望まれる。
　本発明者らは、今般、キャリア付金属箔において、キャリア自体にアライメントマークを構成する加工部を設けることにより、配線形成時のラフ回路用の露光及び微細回路用の露光の両方を同じアライメントマークを基準に行うことができ、その結果、ラフ回路及び微細回路を１段階の回路形成プロセスで同時に形成できるとの知見を得た。
　したがって、本発明の目的は、配線形成時のラフ回路用の露光及び微細回路用の露光の両方を同じアライメントマークを基準に行うことができ、その結果、ラフ回路及び微細回路を１段階の回路形成プロセスで同時に形成可能な、キャリア付金属箔を提供することにある。
　本発明の一態様によれば、キャリアと、前記キャリアの少なくとも一方の面上に設けられる剥離層と、前記剥離層上に設けられる金属層とを備えたキャリア付金属箔であって、前記キャリア付金属箔が、
　その全域にわたって前記キャリア、前記剥離層及び前記金属層が存在する配線用領域と、
　前記キャリア付金属箔の前記少なくとも一方の面に設けられ、露光及び現像を伴う配線形成時の位置合わせに用いられるアライメントマークを成す、少なくとも２つの位置決め用領域と、
を有する、キャリア付金属箔が提供される。
　本発明の他の一態様によれば、前記キャリア付金属箔を使用して露光及び現像を経て配線を形成する方法であって、露光に先立ち前記キャリア付金属箔の前記位置決め用領域を基準として位置合わせを行う工程を含み、
　回路幅の異なる複数の回路の露光が別々に行われ、かつ、前記複数の回路の現像が同時に行われる、方法が提供される。
　本発明の他の一態様によれば、前記キャリア付金属箔の製造方法であって、
　キャリアを用意する工程と、
　前記キャリアの少なくとも一方の面の所定領域を加工して、少なくとも２つの前記アライメントマークを構成する加工部を形成し、それにより少なくとも２つの位置決め用領域を画定する工程と、
　前記キャリアの前記少なくとも一方の面に、前記剥離層及び前記金属層を順に形成する工程と、
を含む、方法が提供される。
本発明のキャリア付金属箔の一態様を示す上面模式図である。 図１に示されるキャリア付金属箔のＡ－Ａ’線断面における層構成の一例を示す断面模式図である。 図２に示されるキャリア付金属箔における位置決め用領域の拡大図である。 キャリアに設けられたアライメントマークを構成する加工部の拡大図であり、加工部が凹部である場合の図である。 キャリアに設けられたアライメントマークを構成する加工部の拡大図であり、加工部が凹部と、凹部に周囲を囲まれた凸部とを含む場合の図である。 図４及び５に示される凹部の最大深さｄ及び外径φを説明するための図である。 図６において点線で囲まれる部分の拡大図であり、角度θ及び曲率半径ｒを説明するための図である。 本発明のキャリア付金属箔に露光及び現像を行う手順の一例を説明するための工程流れ図である。
　キャリア付金属箔
　本発明のキャリア付金属箔の一例が図１及び２に模式的に示される。図１及び２に示されるように、キャリア付金属箔１０は、キャリア１２と、剥離層１６と、金属層１８とをこの順に備えたものである。キャリア１２は、例えばガラス又はセラミックスで構成される。剥離層１６はキャリア１２の少なくとも一方の面上に設けられる。金属層１８は剥離層１６上に設けられる。所望により、キャリア付金属箔１０は、キャリア１２と剥離層１６との間に中間層１４をさらに有していてもよい。中間層１４、剥離層１６及び金属層１８の各々は、１層から構成される単層であってもよく、２層以上から構成される多層であってもよい。キャリア付金属箔１０は、キャリア１２の両面に上下対称となるように上述の各種層を順に備えてなる構成としてもよい。そして、本発明のキャリア付金属箔１０は、図２及び３に示されるように、配線用領域Ｗと、少なくとも２つの位置決め用領域Ｐとを有する。配線用領域Ｗは、その全域にわたってキャリア１２、剥離層１６及び金属層１８が存在する配線用の領域である。一方、位置決め用領域Ｐは、露光及び現像を伴う配線形成時の位置合わせに用いられるアライメントマークを成す領域である。位置決め用領域Ｐは、キャリア１２の上述した少なくとも一方の面（すなわち剥離層１６及び金属層１８が設けられる側の面）に設けられた加工部によって画定される。すなわち、配線用領域Ｗは配線の形成に用いられる領域である一方、位置決め用領域Ｐは露光に先立ち位置合わせを行う際の基準となる領域である。なお、位置決め用領域Ｐには、上述の各種層がその全域ないし一部に存在していてもよいし、一切存在していなくてもよい。また、キャリア付金属箔１０には、配線用領域Ｗ及び位置決め用領域Ｐ以外の領域（すなわち配線の形成及び位置合わせの基準に用いられない領域）が存在していてもよく、例えば後述するキャリア－金属層間の剥離強度が高い領域、又はキャリア－金属層間が剥離しない領域が存在していてもよい。このように、キャリア付金属箔１０において、キャリア１２自体にアライメントマークを構成する加工部を設けることにより、配線形成時のラフ回路用の露光及び微細回路用の露光の両方を同じアライメントマークを基準として行うことができ、その結果、ラフ回路及び微細回路の両方を１段階の回路形成プロセスで同時に形成することが可能（すなわちラフ回路及び微細回路を同時に現像することが可能）となる。
　本発明において、配線形成とは、典型的には再配線層の形成を指し、再配線層とは、絶縁層と当該絶縁層の内部及び／又は表面に形成された配線層とを含む層を意味する。この再配線層を介して、例えば半導体チップ上に配置されたチップ電極と、プリント配線板上にチップ電極よりも大きいピッチで配置された端子とを電気的に接続することができる。本発明のキャリア付金属箔を用いた再配線層の好ましい形成方法については、後述するものとする。また、ラフ回路とは、５μｍより大きく５００μｍ以下の回路幅を有する回路を意味する。ラフ回路は、それ自体が再配線層を構成するものであってもよいし、再配線層の形成に用いるための回路（いわゆるダミー回路）であってもよい。一方、微細回路とは、０．１μｍ以上５μｍ以下の回路幅を有する回路を意味する。
　キャリア付金属箔１０が有するアライメントマークの個数（換言すれば互いに離間された位置決め用領域Ｐの数）は２個以上２００個以下が好ましく、より好ましくは４個以上１００個以下、さらに好ましくは６個以上５０個以下である。また、再配線層エリアには、一般に、微細回路が集合している多角形状（典型的には四角形）の微細回路集合領域が複数個互いに離れて形成されており、アライメントマークの個数は微細回路集合領域の個数の２倍以上８倍以下が好ましく、さらに好ましくは３倍以上６倍以下である。こうすることで、キャリア付金属箔１０の製造効率を高く保ちつつ、再配線層の形成時に、露光装置による位置合わせをより高精度に行うことが可能となる。アライメントマークの好ましい形状（平面視形状）の例としては、円形、十字形、多角形（例えば矩形）、及びそれらの組合せが挙げられ、特に好ましくは円形である。露光装置による位置決めはアライメントマークのエッジを検出し、アライメントマークの中心点の位置を特定することを経て行われるのが一般的であるところ、アライメントマークが円形状であると、中心点を特定する際の誤差を少なくして、より一層高精度に位置決めを行うことが可能となる。
　アライメントマークはキャリア１２に設けられた凹部１２ａを有するのが好ましい。すなわち、図４に示されるように、アライメントマークを構成する加工部は、それ自体が凹部１２ａであってもよい。こうすることで、凹部１２ａ及びその周囲の明暗差ないし色差が強調される結果、アライメントマークのエッジ（すなわち凹部１２ａのエッジ）の視認性が向上し、より一層高精度に位置決めを行うことができる。あるいは、アライメントマークはキャリア１２に設けられた凸部１２ｂを有するのも好ましい。すなわち、図５に示されるように、アライメントマークを構成する加工部は、凹部１２ａと、凹部１２ａに周囲を囲まれた凸部１２ｂとを含むものであってもよい。こうすることで凸部１２ｂ及びその周囲（すなわち凹部１２ａ）の明暗差ないし色差が強調される結果、アライメントマークにおける凸部１２ｂのエッジの視認性が向上し、より一層高精度に位置決めを行うことができる。
　図６に示されるように、凹部１２ａの最大深さｄは０．１μｍ以上１０００μｍ以下であるのが好ましく、より好ましくは０．５μｍ以上８００μｍ以下、さらに好ましくは１．０μｍ以上５００μｍ以下、特に好ましくは３．０μｍ以上４００μｍ以下である。このような範囲内の最大深さであると、キャリアの機械的強度の低下が抑えられ、製造プロセス中のキャリアの変形や割れを効果的に防止できるとともに、キャリア上に各種層を積層した後においても、アライメントマークを構成する加工部が埋もれず、加工部と実質的に同一形状のアライメントマークが形成されて十分な視認性を確保できるため、露光時の位置合わせ精度をより一層向上することができる。同様の観点から、凹部１２ａの平面視形状が円形であって、その外径φが５０μｍ以上５０００μｍ以下であるのが好ましく、より好ましくは７０μｍ以上３０００μｍ以下、さらに好ましくは８０μｍ以上１０００μｍ以下、特に好ましくは１００μｍ以上５００μｍ以下である。
　アライメントマークの視認性をより一層向上する観点から、図７に示されるように、キャリア１２の主面ｓと、凹部１２ａの内壁面の接線ｔとがなす角度θが４０°以上１３０°以下であるのが好ましい。角度θの下限値については、より好ましくは６０°以上、さらに好ましくは８０°以上である。角度θの上限値は特に限定されるものではないが、加工を容易に行う観点から、典型的には角度θは１３０°以下であり、好ましくは１１０°以下である。同様に、アライメントマークの視認性をより一層向上する観点から、図７に示されるように、凹部１２ａの開放端が丸みを帯びており、この丸みを帯びた開放端の曲率半径ｒが１００μｍ以下であるのが好ましく、より好ましくは５０μｍ以下、さらに好ましくは２０μｍ以下である。曲率半径ｒの下限値は特に限定されるものではないが、典型的には曲率半径ｒは０．１μｍ以上である。
　キャリア１２はガラス又はセラミックスで構成されることが好ましい。ガラスキャリアないしセラミックスキャリアは樹脂キャリア等とは異なり寸法安定性が高いため、熱処理等を行った場合でもアライメントマークの位置ずれを効果的に低減することができ、それ故、位置合わせを高精度に行うことが可能となる。また、キャリア１２の形態はシート、フィルム及び板のいずれであってもよい。また、キャリア１２はこれらのシート、フィルム及び板等が積層されたものであってもよい。例えば、キャリア１２はガラス板、セラミックス板等といった剛性を有する支持体として機能し得るものであることが好ましい。キャリア１２を構成するセラミックスの好ましい例としては、アルミナ、ジルコニア、窒化ケイ素、窒化アルミニウム、その他各種ファインセラミックス等が挙げられる。より好ましくは、加熱を伴うプロセスにおけるキャリア付金属箔１０の反り防止の観点から、熱膨張係数（ＣＴＥ）が２５ｐｐｍ／Ｋ未満（典型的には１．０ｐｐｍ／Ｋ以上２３ｐｐｍ／Ｋ以下）の材料であり、そのような材料の例としては上述したようなセラミックス及びガラスが挙げられる。また、ハンドリング性やチップ実装時の平坦性確保の観点から、キャリア１２はビッカース硬度が１００ＨＶ以上であるのが好ましく、より好ましくは１５０ＨＶ以上２５００ＨＶ以下である。これらの特性を満たす材料として、キャリア１２はガラスで構成されるのが特に好ましい。ガラスをキャリア１２として用いた場合、軽量で、熱膨脹係数が低く、絶縁性が高く、剛直で表面が平坦なため、金属層１８の表面を極度に平滑にできる等の利点がある。また、キャリア１２がガラスである場合、微細回路形成に有利な表面平坦性（コプラナリティ）を有している点、配線製造工程におけるデスミアや各種めっき工程において耐薬品性を有している点、キャリア付金属箔からキャリアを剥離する際に化学的分離法が採用できる点等の利点がある。キャリア１２を構成するガラスの好ましい例としては、石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダライムガラス、アルミノシリケートガラス、及びそれらの組合せが挙げられ、より好ましくは無アルカリガラス、ソーダライムガラス、及びそれらの組合せであり、特に好ましくは無アルカリガラスである。無アルカリガラスは、二酸化ケイ素、酸化アルミニウム、酸化ホウ素、及び酸化カルシウムや酸化バリウム等のアルカリ土類金属酸化物を主成分とし、更にホウ酸を含有する、アルカリ金属を実質的に含有しないガラスのことである。この無アルカリガラスは、０℃から３５０℃までの広い温度帯域において熱膨脹係数が３ｐｐｍ／Ｋ以上５ｐｐｍ／Ｋ以下の範囲で低く安定しているため、加熱を伴うプロセスにおけるガラスの反りを最小限にできるとの利点がある。キャリア１２の厚さは１００μｍ以上２０００μｍ以下が好ましく、より好ましくは３００μｍ以上１８００μｍ以下、さらに好ましくは４００μｍ以上１１００μｍ以下である。このような範囲内の厚さであると、ハンドリングに支障を来さない適切な強度を確保しながら配線の薄型化、及び電子部品搭載時に生じる反りの低減を実現することができる。
　キャリア１２の剥離層１６に隣接する側（存在する場合には中間層１４に隣接する側）の表面は、レーザー顕微鏡を用いてＪＩＳ　Ｂ　０６０１－２００１に準拠して測定される、０．１ｎｍ以上７０ｎｍ以下の算術平均粗さＲａを有するのが好ましく、より好ましくは０．５ｎｍ以上６０ｎｍ以下、さらに好ましくは１．０ｎｍ以上５０ｎｍ以下、特に好ましくは１．５ｎｍ以上４０ｎｍ以下、最も好ましくは２．０ｎｍ以上３０ｎｍ以下である。このようにキャリア１２表面の算術平均粗さが小さいほど、金属層１８の剥離層１６と反対側の表面（金属層１８の外側表面）において望ましく低い算術平均粗さＲａをもたらすことができ、それにより、配線用領域Ｗ上の金属層１８を用いて形成される配線において、高度に微細化された配線パターン（例えば、ライン／スペース（Ｌ／Ｓ）が０．１μｍ／０．１μｍから５μｍ／５μｍまで）を形成するのに適したものとなる。
　所望により設けられる中間層１４は、１層構成であってもよいし、２層以上の構成であってもよい。中間層１４が２層以上の層で構成される場合には、中間層１４は、キャリア１２直上に設けられた第１中間層１４ａと、剥離層１６に隣接して設けられた第２中間層１４ｂとを含む。第１中間層１４ａは、キャリア１２との密着性を確保する点から、Ｔｉ、Ｃｒ、Ａｌ及びＮｉからなる群から選択される少なくとも１種の金属で構成される層であるのが好ましい。第１中間層１４ａは、純金属であってもよいし、合金であってもよい。第１中間層１４ａの厚さは５ｎｍ以上５００ｎｍ以下であるのが好ましく、より好ましく１０ｎｍ以上３００ｎｍ以下、さらに好ましくは１８ｎｍ以上２００ｎｍ以下、特に好ましくは２０ｎｍ以上１００ｎｍ以下である。第２中間層１４ｂは、剥離層１６との剥離強度を所望の値に制御する点から、Ｃｕで構成される層であるのが好ましい。第２中間層１４ｂの厚さは５ｎｍ以上５００ｎｍ以下であるのが好ましく、より好ましく１０ｎｍ以上４００ｎｍ以下、さらに好ましくは１５ｎｍ以上３００ｎｍ以下、特に好ましくは２０ｎｍ以上２００ｎｍ以下である。第１中間層１４ａと第２中間層１４ｂとの間には、別の介在層が存在していてもよく、介在層の構成材料の例としては、Ｔｉ、Ｃｒ、Ｍｏ、Ｍｎ、Ｗ及びＮｉからなる群から選択される少なくとも１種の金属とＣｕとの合金等が挙げられる。一方、中間層１４が１層構成の場合には、上述した第１中間層１４ａを中間層としてそのまま採用してもよいし、第１中間層１４ａ及び第２中間層１４ｂを、１層の中間合金層で置き換えてもよい。この中間合金層は、Ｔｉ、Ｃｒ、Ｍｏ、Ｍｎ、Ｗ、Ａｌ及びＮｉからなる群から選択される少なくとも１種の金属の含有量が１．０ａｔ％以上であり、かつ、Ｃｕ含有量が３０ａｔ％以上である銅合金で構成されるのが好ましい。中間合金層の厚さは５ｎｍ以上５００ｎｍ以下であるのが好ましく、より好ましくは１０ｎｍ以上４００ｎｍ以下、さらに好ましくは１５ｎｍ以上３００ｎｍ以下、特に好ましくは２０ｎｍ以上２００ｎｍ以下である。なお、上述した各層の厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ－ＥＤＸ）で分析することにより測定される値とする。中間層１４を構成する金属は原料成分や成膜工程等に起因する不可避不純物を含んでいてもよい。また、特に制限されるものではないが、中間層１４の成膜後に大気に暴露される場合、それに起因して混入する酸素の存在は許容される。中間層１４は、いかなる方法で製造されたものであってもよいが、金属ターゲットを用いたマグネトロンスパッタリング法により形成された層であるのが膜厚分布の均一性を向上できる点で特に好ましい。
　剥離層１６は、キャリア１２、及び存在する場合には中間層１４の剥離を可能ないし容易とする層である。剥離層１６は、有機剥離層及び無機剥離層のいずれであってもよい。有機剥離層に用いられる有機成分の例としては、窒素含有有機化合物、硫黄含有有機化合物、カルボン酸等が挙げられる。窒素含有有機化合物の例としては、トリアゾール化合物、イミダゾール化合物等が挙げられる。一方、無機剥離層に用いられる無機成分の例としては、Ｃｕ、Ｔｉ、Ａｌ、Ｎｂ、Ｚｒ、Ｃｒ、Ｗ、Ｔａ、Ｃｏ、Ａｇ、Ｎｉ、Ｉｎ、Ｓｎ、Ｚｎ、Ｇａ、Ｍｏの少なくとも一種類以上の金属酸化物、炭素等が挙げられる。これらの中でも、剥離層１６は主として炭素を含んでなる層であるのが剥離容易性や膜形成性の点等から好ましく、より好ましくは主として炭素又は炭化水素からなる層であり、さらに好ましくは硬質炭素膜であるアモルファスカーボンからなる層である。この場合、剥離層１６（すなわち炭素層）はＸＰＳにより測定される炭素濃度が６０原子％以上であるのが好ましく、より好ましくは７０原子％以上、さらに好ましくは８０原子％以上、特に好ましくは８５原子％以上である。炭素濃度の上限値は特に限定されず１００原子％であってもよいが、９８原子％以下が現実的である。剥離層１６（特に炭素層）は不可避不純物（例えば雰囲気等の周囲環境に由来する酸素、炭素、水素等）を含みうる。また、剥離層１６（特に炭素層）には後に積層される金属層１８等の成膜手法に起因して金属原子が混入しうる。炭素はキャリアとの相互拡散性及び反応性が小さく、３００℃を超える温度でのプレス加工等を受けても、金属層と接合界面との間での高温加熱による金属結合の形成を防止して、キャリアの引き剥がし除去が容易な状態を維持することができる。剥離層１６はスパッタリング等の気相法により形成された層であるのがアモルファスカーボン中の過度な不純物を抑制する点、他の層の連続生産性の点などから好ましい。剥離層１６（特に炭素層）の厚さは１ｎｍ以上２０ｎｍ以下が好ましく、より好ましくは１ｎｍ以上１０ｎｍ以下である。この厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ－ＥＤＸ）で分析することにより測定される値とする。
　剥離層１６は、金属酸化物層及び炭素層を含むか、又は金属酸化物及び炭素を含む層であってもよい。特に、キャリア付金属箔１０が中間層１４を含む場合、炭素層がキャリア１２の安定的な剥離に寄与するとともに、金属酸化物層が中間層１４及び金属層１８に由来する金属元素の加熱に伴う拡散を抑制することができ、結果として例えば３５０℃以上もの高温で加熱された後においても、安定した剥離性を保持することが可能となる。金属酸化物層はＣｕ、Ｔｉ、Ａｌ、Ｎｂ、Ｚｒ、Ｃｒ、Ｗ、Ｔａ、Ｃｏ、Ａｇ、Ｎｉ、Ｉｎ、Ｓｎ、Ｚｎ、Ｇａ、Ｍｏ及びそれらの組合せで構成される金属の酸化物を含む層であるのが好ましい。金属酸化物層は金属ターゲットを用い、酸化性雰囲気下でスパッタリングを行う反応性スパッタリング法により形成された層であるのが、成膜時間の調整によって膜厚を容易に制御可能な点から特に好ましい。金属酸化物層の厚さは０．１ｎｍ以上１００ｎｍ以下であるのが好ましい。金属酸化物層の厚さの上限値としては、より好ましくは６０ｎｍ以下、さらに好ましくは３０ｎｍ以下、特に好ましくは１０ｎｍ以下である。この厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ－ＥＤＸ）で分析することにより測定される値とする。金属酸化物層及び炭素層が積層される順は特に限定されない。剥離層１６は、金属酸化物層及び炭素層の境界が明瞭には特定されない混相（すなわち金属酸化物及び炭素を含む層）の状態で存在していてもよい。
　同様に、高温での熱処理後においても安定した剥離性を保持する観点から、剥離層１６は、金属層１８に隣接する側の面がフッ化処理面及び／又は窒化処理面である金属含有層であってもよい。金属含有層にはフッ素の含有量及び窒素の含有量の和が１．０原子％以上である領域（以下、「（Ｆ＋Ｎ）領域」と称する）が１０ｎｍ以上の厚さにわたって存在するのが好ましく、（Ｆ＋Ｎ）領域は金属含有層の金属層１８側に存在するのが好ましい。（Ｆ＋Ｎ）領域の厚さ（ＳｉＯ２換算）は、ＸＰＳを用いてキャリア付金属箔１０の深さ方向元素分析を行うことにより特定される値とする。フッ化処理面ないし窒化処理面は、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ　ｉｏｎ　ｅｔｃｈｉｎｇ）、又は反応性スパッタリング法により好ましく形成することができる。一方、金属含有層に含まれる金属元素は、負の標準電極電位を有するのが好ましい。金属含有層に含まれる金属元素の好ましい例としては、Ｃｕ、Ａｇ、Ｓｎ、Ｚｎ、Ｔｉ、Ａｌ、Ｎｂ、Ｚｒ、Ｗ、Ｔａ、Ｍｏ及びそれらの組合せ（例えば合金や金属間化合物）が挙げられる。金属含有層における金属元素の含有率は５０原子％以上１００原子％以下であることが好ましい。金属含有層は１層から構成される単層であってもよく、２層以上から構成される多層であってもよい。金属含有層全体の厚さは、１０ｎｍ以上１０００ｎｍ以下であることが好ましく、より好ましくは３０ｎｍ以上５００ｎｍ以下、さらに好ましくは５０ｎｍ以上４００ｎｍ以下、特に好ましくは１００ｎｍ以上３００以下である。金属含有層自体の厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ－ＥＤＸ）で分析することにより測定される値とする。
　金属層１８は金属で構成される層である。金属層１８は、１層構成であってもよいし、２層以上の構成であってもよい。金属層１８が２層以上の層で構成される場合には、金属層１８は、剥離層１６のキャリア１２と反対の面側に、第１金属層１８ａから第ｍ金属層（ｍは２以上の整数）までの各金属層が順に積層した構成であることができる。金属層１８全体の厚さは１ｎｍ以上２０００ｎｍ以下であることが好ましく、好ましくは１００ｎｍ以上１５００ｎｍ以下、より好ましくは２００ｎｍ以上１０００ｎｍ以下、さらに好ましくは３００ｎｍ以上８００ｎｍ以下、特に好ましくは３５０ｎｍ以上５００ｎｍ以下である。金属層１８の厚さは、層断面を透過型電子顕微鏡のエネルギー分散型Ｘ線分光分析器（ＴＥＭ－ＥＤＸ）で分析することにより測定される値とする。以下、金属層１８が第１金属層１８ａ及び第２金属層１８ｂの２層で構成される例について説明する。
　第１金属層１８ａは、キャリア付金属箔１０に対してエッチングストッパー機能や反射防止機能等の所望の機能を付与するものであることが好ましい。第１金属層１８ａを構成する金属の好ましい例としては、Ｔｉ、Ａｌ、Ｎｂ、Ｚｒ、Ｃｒ、Ｗ、Ｔａ、Ｃｏ、Ａｇ、Ｎｉ、Ｍｏ及びそれらの組合せが挙げられ、より好ましくはＴｉ、Ｚｒ、Ａｌ、Ｃｒ、Ｗ、Ｎｉ、Ｍｏ及びそれらの組合せ、さらに好ましくはＴｉ、Ａｌ、Ｃｒ、Ｎｉ、Ｍｏ及びそれらの組合せ、特に好ましくはＴｉ、Ｍｏ及びそれらの組合せである。これらの元素は、フラッシュエッチング液（例えば銅フラッシュエッチング液）に対して溶解しないという性質を有し、その結果、フラッシュエッチング液に対して優れた耐薬品性を呈することができる。したがって、第１金属層１８ａは、後述する第２金属層１８ｂよりもフラッシュエッチング液によってエッチングされにくい層となり、それ故エッチングストッパー層として機能しうる。また、第１金属層１８ａを構成する上述の金属は光の反射を防止する機能も有するため、第１金属層１８ａは、画像検査（例えば自動画像検査（ＡＯＩ））において視認性を向上させるための反射防止層としても機能しうる。第１金属層１８ａは、純金属であってもよいし、合金であってもよい。第１金属層１８ａを構成する金属は原料成分や成膜工程等に起因する不可避不純物を含んでいてもよい。また、上記金属の含有率の上限は特に限定されず、１００原子％であってもよい。第１金属層１８ａは物理気相堆積（ＰＶＤ）法により形成された層であるのが好ましく、より好ましくはスパッタリングにより形成された層である。第１金属層１８ａの厚さは、１ｎｍ以上５００ｎｍ以下であることが好ましく、より好ましくは１０ｎｍ以上４００ｎｍ以下、さらに好ましくは３０ｎｍ以上３００ｎｍ以下、特に好ましくは５０ｎｍ以上２００ｎｍ以下である。
　第２金属層１８ｂを構成する金属の好ましい例としては、第４族、第５族、第６族、第９族、第１０族及び第１１族の遷移元素、Ａｌ、並びにそれらの組合せ（例えば合金や金属間化合物）が挙げられ、より好ましくは第４族及び第１１族の遷移元素、Ａｌ、Ｎｂ、Ｃｏ、Ｎｉ、Ｍｏ、並びにそれらの組合せ、さらに好ましくは第１１族の遷移元素、Ｔｉ、Ａｌ、Ｍｏ、及びそれらの組合せ、特に好ましくはＣｕ、Ｔｉ、Ｍｏ、及びそれらの組合せ、最も好ましくはＣｕである。第２金属層１８ｂは、いかなる方法で製造されたものでよく、例えば、無電解金属めっき法及び電解金属めっき法等の湿式成膜法、スパッタリング及び真空蒸着等の物理気相堆積（ＰＶＤ）法、化学気相成膜、又はそれらの組合せにより形成した金属箔であってよい。特に好ましい第２金属層１８ｂは、極薄化によるファインピッチ化に対応しやすい観点から、スパッタリング法や真空蒸着等の物理気相堆積（ＰＶＤ）法により形成された金属層であり、最も好ましくはスパッタリング法により製造された金属層である。また、第２金属層１８ｂは、無粗化の金属層であるのが好ましい。一方、キャリア付金属箔１０をプリント配線板の製造に用いる場合には、第２金属層１８ｂは、プリント配線板製造時の配線パターン形成に支障を来さないかぎり予備的粗化やソフトエッチング処理や洗浄処理、酸化還元処理により二次的な粗化が生じたものであってもよい。上述したようなファインピッチ化に対応する観点から、第２金属層１８ｂの厚さは１０ｎｍ以上１０００ｎｍ以下であることが好ましく、より好ましくは２０ｎｍ以上９００ｎｍ以下、さらに好ましくは３０ｎｍ以上７００ｎｍ以下、さらにより好ましくは５０ｎｍ以上６００ｎｍ以下、特に好ましくは７０ｎｍ以上５００ｎｍ以下、最も好ましくは１００ｎｍ以上４００ｎｍ以下である。このような範囲内の厚さの金属層はスパッタリング法により製造されるのが成膜厚さの面内均一性や、シート状やロール状での生産性の観点で好ましい。
　第２金属層１８ｂの第１金属層１８ａと反対側の表面（金属層１８の外側表面）は、ＪＩＳ　Ｂ　０６０１－２００１に準拠して測定される算術平均粗さＲａが１．０ｎｍ以上１００ｎｍ以下であることが好ましく、より好ましくは２．０ｎｍ以上４０ｎｍ以下、さらに好ましくは３．０ｎｍ以上３５ｎｍ以下、特に好ましくは４．０ｎｍ以上３０ｎｍ以下、最も好ましくは５．０ｎｍ以上１５ｎｍ以下である。このように算術平均粗さが小さいほど、例えば金属層１８の配線用領域Ｗを用いて形成される配線において、高度に微細化された配線パターン（例えば、ライン／スペース（Ｌ／Ｓ）が０．１μｍ／０．１μｍから５μｍ／５μｍまで）を形成するのに適したものとすることができる。
　金属層１８が１層構成の場合には、上述した第２金属層１８ｂを金属層１８としてそのまま採用することが好ましい。一方、金属層１８がｍ層（ｍは３以上の整数）構成である場合には、金属層１８の第１金属層１８ａから第（ｍ－１）金属層までを上述した第１金属層１８ａの構成とすることが好ましく、金属層１８の最外層、すなわち第ｍ金属層を上述した第２金属層１８ｂの構成とすることが好ましい。
　キャリア付金属箔１０には、切断箇所で金属層１８がキャリア１２から剥がれにくくなるような領域を切り代として設けてもよい。すなわち、キャリア付金属箔１０に配線を形成した後、チップ等を実装する際、実装設備が処理できる大きさとなるように、キャリア付金属箔１０を切断して、例えば数十ｍｍ角から数百ｍｍ角程度にダウンサイジングすることが行われうる。この点、キャリア付金属箔１０の切断界面に露出した剥離層１６の剥離強度が低いため、切断時ないし切断後の負荷によって金属層１８がキャリア１２から剥がれてしまうことがある。このため、キャリア付金属箔にキャリア－金属層間の剥離強度が高い領域（例えばＪＩＳ　Ｚ　０２３７－２００９に準拠して測定される剥離強度が３０ｇｆ／ｃｍ以上３０００ｇｆ／ｃｍ以下の領域）、又はキャリア－金属層間が剥離しない領域（例えば剥離層が存在しない領域）を切り代として設けることで、切断面からの金属層１８の望ましくない剥離を効果的に防止できる。上記剥離強度が高い領域は、例えば本来的に平坦なキャリア１２表面に粗化処理等を行って、ＪＩＳ　Ｂ　０６０１－２００１に準拠して測定される最大高さＲｚが１．０μｍ以上３０．０μｍ以下である凹凸領域を所定のパターン状（例えば格子状、柵状又は十字状）に形成した後、各種層を積層することにより形成することができる。このような粗化処理は、キャリア１２表面のアライメントマークを構成する加工部の形成と合わせて行うことで製造効率が向上する。一方、上記剥離しない領域は、例えば（ｉ）所定のパターン状に構成されたフレームをキャリア１２表面から浮かせた状態で配置したまま各種層を成膜することにより形成することができる。あるいは、（ｉｉ）キャリア１２上に各種層を成膜して暫定的なキャリア付金属箔を得た後、この暫定的なガラスキャリア付金属箔に対して、レーザー照射等の手法で所定のパターン状に加熱を行うことによっても形成することができる。
　キャリア付金属箔１０全体の厚さは特に限定されないが、好ましくは５００μｍ以上３０００μｍ以下、より好ましくは７００μｍ以上２５００μｍ以下、さらに好ましくは９００μｍ以上２０００μｍ以下、特に好ましくは１０００μｍ以上１７００μｍ以下である。キャリア付金属箔１０のサイズは特に限定されないが、好ましくは１０ｃｍ角以上、より好ましくは２０ｃｍ角以上、さらに好ましくは２５ｃｍ角以上である。キャリア付金属箔１０のサイズの上限は特に限定されないが、１０００ｃｍ角が上限の１つの目安として挙げられる。また、キャリア付金属箔１０は、配線の形成前後において、それ自体単独でハンドリング可能な形態である。
　キャリア付金属箔の製造方法
　本発明のキャリア付金属箔１０は、（１）キャリアを用意し、（２）キャリアの所定領域を加工して、アライメントマークを形成し、（３）キャリア上に剥離層、金属層等の各種層を成膜することにより製造することができる。
（１）キャリアの用意
　まず、キャリア１２を用意する。キャリア１２はガラス又はセラミックスで構成されるのが好ましい。一般的にガラス製品及びセラミックス製品は平坦性に優れるため、キャリア１２上に剥離層１６を介して積層された金属層１８の配線用領域Ｗ上の表面も平坦な形状となり、配線用領域Ｗ上の金属層１８の平坦面が微細回路の形成を可能とする。キャリア１２の好ましい材質や特性については前述したとおりである。なお、以下の説明においては、キャリア１２の一方の表面にのみアライメントマークを構成する加工部の形成、及び各種層の成膜を行っているが、両面キャリア付金属箔を製造する場合には、キャリア１２の他方の表面にも同様の操作を行って、アライメントマークを構成する加工部の形成、及び各種層の成膜を行ってよいことはいうまでもない。
（２）アライメントマークを構成する加工部の形成
　次に、キャリア１２の表面の所定領域を加工して、少なくとも２つのアライメントマークを構成する加工部を形成し、それにより少なくとも２つの位置決め用領域Ｐを画定する。好ましい加工手法の例としては、エッチング法、ブラスト法、レーザーアブレーション法、及びそれらの組合せが挙げられ、スループットを向上させる観点から、より好ましくはブラスト法、レーザーアブレーション法、及びそれらの組合せである。特に、ブラスト法を用いてアライメントマークを構成する加工部を形成するのが好ましく、こうすることで加工汚れ（例えば加工に起因するキャリアの変質や異物の飛散等）をより一層低減することができる。ブラスト処理による加工は、キャリア１２表面の所定領域（すなわちアライメントマークを構成する加工部が形成されるべき領域）に対して粒子状のメディア（投射材）をノズルから投射することにより行うことができる。好ましいノズルの吐出径は０．１ｍｍ以上１０．０ｍｍ以下であり、より好ましくは０．２ｍｍ以上８．５ｍｍ以下である。メディアの粒径は１．０μｍ以上１０００μｍ以下であるのが好ましく、より好ましくは１０．０μｍ以上８００μｍ以下であり、投射量は１０ｇ／分以上３０００ｇ／分以下であるのが好ましく、より好ましくは２０ｇ／分以上２０００ｇ／分以下である。また、好ましいメディアの吐出圧力は０．０１ＭＰａ以上１．０ＭＰａ以下であり、より好ましくは０．０５ＭＰａ以上０．８ＭＰａ以下である。メディアの材質の好ましい例としては、アルミナ、ジルコニア、炭化ケイ素、鉄、アルミニウム、亜鉛、ガラス、スチール、グリーンカーボナイト及びボロンカーバイトが挙げられる。メディアのモース硬度は４以上が好ましく、より好ましくは５．５以上、さらに好ましくは６．０以上である。また、エッチング処理による加工の好ましい例としては、フッ酸（フッ化水素酸）を含む溶液を用いたウエットプロセス、及びフッ素を含むプロセスガス（例えばＣＦ４やＳＦ６等）を用いた反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ　ｉｏｎ　ｅｔｃｈｉｎｇ）によるドライプロセスが挙げられる。一方、レーザーアブレーション処理による加工は、例えばＹＡＧレーザー、ＹＬＦレーザー、ＹＶＯ４レーザー、炭酸ガスレーザー、ＣＷ（連続発振）レーザー、及び固体ＵＶレーザー等を用いて行うことができる。加工条件は特に限定されず、公知の条件をそのまま採用してもよいし、キャリア１２の材質に合わせて公知の条件を適宜変更してもよい。
　所望の領域に選択的に加工（特にブラスト処理又はエッチング処理）を行うために、マスキングを用いるのが好ましい。具体的には、加工の前に、キャリア１２の表面の所定の領域（すなわちアライメントマークを構成する加工部が形成されるべき領域）以外の部分にマスキング層を形成するのが好ましい。この場合、加工後に、マスキング層を除去することが望まれる。
（３）キャリア上への各種層の成膜
　アライメントマークを構成する加工部が形成された側のキャリア１２の表面に、所望により中間層１４（例えば第１中間層１４ａ及び第２中間層１４ｂ）、剥離層１６、及び金属層１８（例えば第１金属層１８ａ及び第２金属層１８ｂ）を成膜し、これにより配線用領域Ｗを形成する。中間層１４（存在する場合）、剥離層１６、及び金属層１８の各層の成膜は、極薄化によるファインピッチ化に対応しやすい観点から、物理気相堆積（ＰＶＤ）法により行われるのが好ましい。物理気相堆積（ＰＶＤ）法の例としては、スパッタリング法、真空蒸着法、及びイオンプレーティング法が挙げられるが、０．０５ｎｍから５０００ｎｍまでといった幅広い範囲で膜厚制御できる点、広い幅ないし面積にわたって膜厚均一性を確保できる点等から、最も好ましくはスパッタリング法である。特に、中間層１４（存在する場合）、剥離層１６、及び金属層１８の全ての層をスパッタリング法により形成することで、製造効率が格段に高くなる。物理気相堆積（ＰＶＤ）法による成膜は公知の気相成膜装置を用いて公知の条件に従って行えばよく特に限定されない。例えば、スパッタリング法を採用する場合、スパッタリング方式は、マグネトロンスパッタリング、２極スパッタリング法、対向ターゲットスパッタリング法等、公知の種々の方法であってよいが、マグネトロンスパッタリングが、成膜速度が速く生産性が高い点で好ましい。スパッタリングはＤＣ（直流）及びＲＦ（高周波）のいずれの電源で行ってもよい。また、ターゲット形状も広く知られているプレート型ターゲットを使用することができるが、ターゲット使用効率の観点から円筒形ターゲットを用いることが望ましい。以下、中間層１４（存在する場合）、剥離層１６、及び金属層１８の各層の物理気相堆積（ＰＶＤ）法（好ましくはスパッタリング法）による成膜について説明する。なお、以下の説明において、キャリア付金属箔１０は、中間層１４が第１中間層１４ａ及び第２中間層１４ｂから構成され、剥離層１６が炭素層であり、金属層１８が第１金属層１８ａ及び第２金属層１８ｂから構成されるものとする。
　第１中間層１４ａの物理気相堆積（ＰＶＤ）法（好ましくはスパッタリング法）による成膜は、Ｔｉ、Ｃｒ、Ａｌ及びＮｉからなる群から選択される少なくとも１種の金属で構成されるターゲットを用い、非酸化性雰囲気下でマグネトロンスパッタリングにより行われるのが膜厚分布均一性を向上できる点で好ましい。ターゲットの純度は９９．９ｗｔ％以上が好ましい。スパッタリングに用いるガスとしては、アルゴンガス等の不活性ガスを用いるのが好ましい。アルゴンガスの流量はスパッタリングチャンバーサイズ及び成膜条件に応じて適宜決定すればよく特に限定されない。また、異常放電やプラズマ照射不良などの稼働不良なく、連続的に成膜する観点から成膜時の圧力は０．１Ｐａ以上２０Ｐａ以下の範囲で行うことが好ましい。この圧力範囲は、装置構造、容量、真空ポンプの排気容量、成膜電源の定格容量等に応じ、成膜電力、アルゴンガスの流量を調整することで設定すればよい。また、スパッタリング電力は成膜の膜厚均一性、生産性等を考慮してターゲットの単位面積あたり０．０５Ｗ／ｃｍ２以上１０．０Ｗ／ｃｍ２以下の範囲内で適宜設定すればよい。
　第２中間層１４ｂの物理気相堆積（ＰＶＤ）法（好ましくはスパッタリング法）による成膜は、銅ターゲットを用い、非酸化性雰囲気下でマグネトロンスパッタリングにより行われるのが膜厚分布均一性を向上できる点で好ましい。銅ターゲットの純度は９９．９ｗｔ％以上が好ましい。スパッタリングに用いるガスとしては、アルゴンガス等の不活性ガスを用いるのが好ましい。アルゴンガスの流量はスパッタリングチャンバーサイズ及び成膜条件に応じて適宜決定すればよく特に限定されない。また、異常放電やプラズマ照射不良などの稼働不良なく、連続的に成膜する観点から成膜時の圧力は０．１Ｐａ以上２０Ｐａ以下の範囲で行うことが好ましい。この圧力範囲は、装置構造、容量、真空ポンプの排気容量、成膜電源の定格容量等に応じ、成膜電力、アルゴンガスの流量を調整することで設定すればよい。また、スパッタリング電力は成膜の膜厚均一性、生産性等を考慮してターゲットの単位面積あたり０．０５Ｗ／ｃｍ２以上１０．０Ｗ／ｃｍ２以下の範囲内で適宜設定すればよい。
　剥離層１６の物理気相堆積（ＰＶＤ）法（好ましくはスパッタリング法）による成膜は、カーボンターゲットを用いてアルゴン等の不活性雰囲気下で行われるのが好ましい。カーボンターゲットはグラファイトで構成されるのが好ましいが、不可避不純物（例えば雰囲気等の周囲環境に由来する酸素や炭素）を含みうる。カーボンターゲットの純度は９９．９９ｗｔ％以上が好ましく、より好ましくは９９．９９９ｗｔ％以上である。また、異常放電やプラズマ照射不良などの稼働不良なく、連続的に成膜する観点から成膜時の圧力は０．１Ｐａ以上２０Ｐａ以下の範囲で行うことが好ましい。この圧力範囲は、装置構造、容量、真空ポンプの排気容量、成膜電源の定格容量等に応じ、成膜電力、アルゴンガスの流量を調整することで設定すればよい。また、スパッタリング電力は成膜の膜厚均一性、生産性等を考慮してターゲットの単位面積あたり０．０５Ｗ／ｃｍ２以上１０．０Ｗ／ｃｍ２以下の範囲内で適宜設定すればよい。
　第１金属層１８ａの物理気相堆積（ＰＶＤ）法（好ましくはスパッタリング法）による成膜は、Ｔｉ、Ａｌ、Ｎｂ、Ｚｒ、Ｃｒ、Ｗ、Ｔａ、Ｃｏ、Ａｇ、Ｎｉ及びＭｏからなる群から選択される少なくとも１種の金属で構成されるターゲットを用いて、マグネトロンスパッタ法により行われるのが好ましい。ターゲットの純度は９９．９％以上が好ましい。特に、第１金属層１８ａのマグネトロンスパッタ法による成膜は、アルゴン等の不活性ガス雰囲気下、圧力０．１Ｐａ以上２０Ｐａ以下で行われるのが好ましい。スパッタリング圧力は、より好ましくは０．２Ｐａ以上１５Ｐａ以下、さらに好ましくは０．３Ｐａ以上１０Ｐａ以下である。なお、上記圧力範囲の制御は、装置構造、容量、真空ポンプの排気容量、成膜電源の定格容量等に応じ、成膜電力、アルゴンガスの流量を調整することにより行えばよい。アルゴンガスの流量はスパッタリングチャンバーサイズ及び成膜条件に応じて適宜決定すればよく特に限定されない。また、スパッタリング電力は成膜の膜厚均一性、生産性等を考慮してターゲットの単位面積あたり１．０Ｗ／ｃｍ２以上１５．０Ｗ／ｃｍ２以下の範囲内で適宜設定すればよい。また、製膜時にキャリア温度を一定に保持するのが、安定した膜特性（例えば膜抵抗や結晶サイズ）を得やすい点で好ましい。成膜時のキャリア温度は２５℃以上３００℃以下の範囲内で調整することが好ましく、より好ましくは４０℃以上２００℃以下、さらに好ましくは５０℃以上１５０℃以下の範囲内である。
　第２金属層１８ｂの物理気相堆積（ＰＶＤ）法（好ましくはスパッタリング法）による成膜は、Ｃｕ、Ａｕ、Ｔｉ、Ａｌ、Ｎｂ、Ｚｒ、Ｃｒ、Ｗ、Ｔａ、Ｃｏ、Ａｇ、Ｎｉ及びＭｏからなる群から選択される少なくとも１種の金属で構成されるターゲットを用いてアルゴン等の不活性雰囲気下で行われるのが好ましい。銅ターゲット等の金属ターゲットは金属銅等の金属で構成されるのが好ましいが、不可避不純物を含みうる。金属ターゲットの純度は９９．９％以上が好ましく、より好ましくは９９．９９％、さらに好ましくは９９．９９９％以上である。第２金属層１８ｂの気相成膜時の温度上昇を避けるため、スパッタリングの際、ステージの冷却機構を設けてもよい。また、異常放電やプラズマ照射不良などの稼働不良なく、安定的に成膜する観点から成膜時の圧力は０．１Ｐａ以上２０Ｐａ以下の範囲で行うことが好ましい。この圧力範囲は、装置構造、容量、真空ポンプの排気容量、成膜電源の定格容量等に応じ、成膜電力、アルゴンガスの流量を調整することで設定すればよい。また、スパッタリング電力は成膜の膜厚均一性、生産性等を考慮してターゲットの単位面積あたり０．０５Ｗ／ｃｍ２以上１０．０Ｗ／ｃｍ２以下の範囲内で適宜設定すればよい。
　キャリア付金属箔の使用方法（配線の形成方法）
　本発明のキャリア付金属箔１０を使用して配線（例えば再配線層）を形成することができる。すなわち、本発明の好ましい態様によれば、キャリア付金属箔１０を使用して露光及び現像を経て配線を形成する方法が提供される。この方法は露光に先立ちキャリア付金属箔１０の位置決め用領域Ｐを基準として位置合わせを行う工程を含む。また、この方法は回路幅の異なる複数の回路（好ましくは微細回路とラフ回路とを有する）の露光が別々に行われ、かつ、当該複数の回路の現像が同時に行われる。以下、本発明のキャリア付金属箔１０を使用した再配線層の好ましい形成方法の一例について説明する。この方法は、（１）キャリア付金属箔にフォトレジストを積層し、（２）第一の位置合わせ後にラフ回路用の露光を行い、（３）第二の位置合わせ後に微細回路用の露光を行い、（４）現像を行ってレジストパターンを形成した後、（５）回路形成を行うことを含む。
（１）フォトレジストの積層
　図８（ｉ）に示されるように、キャリア付金属箔１０の金属層１８の表面にフォトレジスト２０を積層する。フォトレジスト２０は再配線層の製造に一般的に用いられる公知の材料が使用可能である。フォトレジスト２０はネガ型及びポジ型のいずれであってもよく、フィルムタイプ及び液状タイプのいずれであってもよい。フォトレジスト２０は感光性フィルムであるのが好ましく、例えば感光性ドライフィルムである。
（２）ラフ回路用の露光
　チップ実装に必要な粗いデザインを形成すべく、フォトレジスト２０の配線用領域Ｗ上の表面にラフ回路用の露光を行う。また、ラフ回路用の露光に先立ち、キャリア付金属箔１０の位置決め用領域Ｐを基準として第一の位置合わせを行う。これにより、図８（ｉｉ）に示されるように、ラフ回路用露光部２０ａを形成する。ラフ回路用の露光は、露光エリアの広い（例えば２５０ｍｍ角）露光装置を用いて行うのが好ましい。露光装置の露光方式の例としてはステッパー方式及びＬａｓｅｒ　Ｄｉｒｅｃｔ　Ｉｍａｇｉｎｇ（ＬＤＩ）方式が挙げられるが、露光解像度の観点から好ましくはステッパー方式である。また、ステッパー方式の露光装置に用いるフォトマスクの例としてはガラスマスクやＣｒマスク等が挙げられるが、高精度に露光を行う観点からＣｒマスクを用いるのが好ましい。
（３）微細回路用の露光
　次いで、フォトレジスト２０の配線用領域Ｗ上の表面に微細回路用の露光を行う。また、微細回路用の露光に先立ち、キャリア付金属箔１０の位置決め用領域Ｐを基準として第二の位置合わせを行う。これにより、図８（ｉｉｉ）に示されるように、微細回路用露光部２０ｂを形成する。微細回路用の露光装置の露光方式はステッパー方式が好ましく、ステッパー方式の露光装置に用いるフォトマスクはＣｒマスクが好ましい。ここで、ラフ回路用の露光に用いられる露光エリアの広い露光装置は概して露光解像度に劣るため、ラフ回路用の露光と微細回路用の露光とを同一の露光装置を用いて行うことは一般的に困難である。この点、キャリア付金属箔１０自体に位置決め用領域Ｐが存在することで、別々の露光装置を用いた場合でも、同一のアライメントマークを基準として高精度に位置合わせを行うことができる。その結果、従来のように２段階の露光現像を経ることなく、１回の現像でラフ回路用及び微細回路用のレジストパターンを同時に形成することが可能となる。上記観点から、本発明の方法により形成される再配線層は、微細回路の最小回路幅Ｆに対するラフ回路の最大回路幅Ｒの比Ｒ／Ｆが２．０以上５００以下であるのが好ましく、より好ましくは５．０以上３００以下、さらに好ましくは１０以上１００以下である。なお、ラフ回路用の露光と微細回路用の露光とを同一の露光装置を用いて行うことが可能な場合（例えば上記比Ｒ／Ｆが小さい場合）には、同一の露光装置を用いてラフ回路用及び微細回路用の露光を行ってよいことはいうまでもない。
（４）レジストパターンの形成
　図８（ｉｖ）に示されるように、フォトレジスト２０の現像を行うことにより、ラフ回路用パターン２２ａ及び微細回路用パターン２２ｂで構成されるレジストパターン２２を形成する。現像は、市販の現像液等を用いて再配線層の製造に一般的に用いられる公知の手法及び条件に従い行えばよく特に限定されない。このように、本発明のキャリア付金属箔を用いた再配線層の好ましい形成方法は、微細回路用の露光とラフ回路用の露光とが別々に行われ、かつ、微細回路及びラフ回路の現像が同時に行われるものであり、これにより、ラフ回路及び微細回路を１段階の回路形成プロセスで同時に形成することができる。
（５）再配線層の形成
　レジストパターン２２間に電気めっき（例えば電気銅めっき）を施した後、レジストパターン２２を剥離し、レジストパターン２２の剥離により露出した金属層１８の不要部分（すなわち配線パターンを形成しない部分）をエッチングにより除去して、ラフ回路及び微細回路を有する第１配線層を形成する。その後、キャリア付金属箔１０の第１配線層が形成された面に絶縁層及び第ｎ配線層（ｎは２以上の整数）を交互に形成する。こうして、絶縁層と当該絶縁層の内部及び／又は表面に形成された配線層とを含む層である再配線層が形成されたコアレス支持体を得ることができる。本工程における各種操作は、再配線層の製造に一般的に用いられる公知の手法及び条件に従い行えばよく特に限定されない。
　再配線層の形成後、再配線層上にチップ等の電子素子を搭載する工程を行い、半導体パッケージを製造してもよい。また、公知の手法によりキャリア１２、中間層１４（存在する場合）及び剥離層１６を除去してもよい。前述したように、このように再配線層を形成した後にチップの実装を行うプロセスはＲＤＬ－Ｆｉｒｓｔ法と呼ばれる手法である。この工法によれば、チップの実装を行う前にコアレス支持体表面の配線層やその後に積層される各ビルドアップ配線層の電気検査を行うことができるため、各配線層の不良部分を避けて、良品部分にのみチップを実装できる。その結果、ＲＤＬ－Ｆｉｒｓｔ法はチップの無駄使いを回避できる点で、チップの表面に配線層を逐次積層する工法であるＣｈｉｐ－Ｆｉｒｓｔ法等と比較すると経済的に有利である。また、任意工程として想定される再配線層上に搭載される電子素子の例としては、半導体素子、チップコンデンサ、抵抗体等が挙げられる。電子素子搭載の方式の例としては、フリップチップ実装方式、ダイボンディング方式等が挙げられる。フリップチップ実装方式は、電子素子の実装パッドと、再配線層との接合を行う方式である。この実装パッド上には柱状電極（ピラー）やはんだバンプ等が形成されてもよく、実装前に再配線層表面に封止樹脂膜であるＮＣＦ（Ｎｏｎ－Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）等を貼り付けてもよい。接合は、はんだ等の低融点金属を用いて行われるのが好ましいが、異方導電性フィルム等を用いてもよい。ダイボンディング接着方式は、再配線層に対して、電子素子の実装パッド面と反対側の面を接着する方式である。この接着には、熱硬化樹脂と熱伝導性の無機フィラーを含む樹脂組成物である、ペーストやフィルムを用いるのが好ましい。
　本発明を以下の例によってさらに具体的に説明する。
　例１
　図１に示されるように、キャリア１２上にアライメントマークを構成する加工部を形成した後、中間層１４（第１中間層１４ａ及び第２中間層１４ｂ）、剥離層１６としての炭素層、及び金属層１８（第１金属層１８ａ及び第２金属層１８ｂ）をこの順に成膜してキャリア付金属箔１０を作製した。具体的な手順は以下のとおりである。
（１）キャリアの用意
　２００ｍｍ×２５０ｍｍで厚さ１．１ｍｍのガラスシート（材質：ソーダライムガラス）をキャリア１２として用意した。
（２）アライメントマークを構成する加工部の形成
　キャリア１２の表面にマスキング層を、直径４００μｍの６つの円形状加工領域（露出部分）が互いに離間して配置されるパターンに形成した。このマスキング層の形成は、感光性フィルムを用いてロールラミネーションにより行った。次に、ブロワブラスト装置（株式会社アルプスエンジニアリング製、ＢＳＰ―５０Ｄ）を用いて、マスキング層で上記円形状加工領域以外の部分が被覆されたキャリア１２の表面に対して、狙い深さ２００μｍの穴が形成されるように、吐出径０．４ｍｍのノズルから、粒径０．０５ｍｍのメディア（材質：グリーンカーボナイト）を０．５ＭＰａ以上の吐出圧力で２～５秒間投射することで、キャリア１２の露出部分に対してブラスト処理を行った。こうして、キャリア１２の表面にアライメントマークを構成する加工部として凹部１２ａを６個形成し、位置決め用領域Ｐを画定した。その後、マスキング層を除去した。
（３）第１中間層の形成
　キャリア１２の上記表面（凹部が形成された側の面）に第１中間層１４ａとして厚さ１００ｎｍのチタン層を以下の装置及び条件でスパッタリングにより形成した。
‐　装置：枚葉式マグネトロンスパッタリング装置（キヤノントッキ株式会社製、ＭＬＳ４６４）
‐　ターゲット：直径８インチ（２０３．２ｍｍ）のチタンターゲット（純度９９．９９９％）
‐　到達真空度：１×１０－４Ｐａ未満
‐　キャリアガス：Ａｒ（流量：１００ｓｃｃｍ）
‐　スパッタリング圧：０．３５Ｐａ
‐　スパッタリング電力：１０００Ｗ（３．１Ｗ／ｃｍ２）
‐　成膜時温度：４０℃
（４）第２中間層の形成
　第１中間層１４ａの上に、第２中間層１４ｂとして厚さ１００ｎｍのＣｕ層を以下の装置及び条件でスパッタリングにより形成した。
‐　装置：枚葉式ＤＣスパッタリング装置（キヤノントッキ株式会社製、ＭＬＳ４６４）
‐　ターゲット：直径８インチ（２０３．２ｍｍ）のＣｕターゲット（純度９９．９８％）
‐　到達真空度：１×１０－４Ｐａ未満
‐　ガス：アルゴンガス（流量：１００ｓｃｃｍ）
‐　スパッタリング圧：０．３５Ｐａ
‐　スパッタリング電力：１０００Ｗ（６．２Ｗ／ｃｍ２）
‐　成膜時温度：４０℃
（５）炭素層の形成
　Ｃｕ層の上に、剥離層１６として厚さ６ｎｍのアモルファスカーボン層を以下の装置及び条件でスパッタリングにより形成した。
‐　装置：枚葉式ＤＣスパッタリング装置（キヤノントッキ株式会社製、ＭＬＳ４６４）
‐　ターゲット：直径８インチ（２０３．２ｍｍ）の炭素ターゲット（純度９９．９９９％）
‐　到達真空度：１×１０－４Ｐａ未満
‐　キャリアガス：Ａｒ（流量：１００ｓｃｃｍ）
‐　スパッタリング圧：０．３５Ｐａ
‐　スパッタリング電力：２５０Ｗ（０．７Ｗ／ｃｍ２）
‐　成膜時温度：４０℃
（６）第１金属層の形成
　剥離層１６の表面に、第１金属層１８ａとして厚さ１００ｎｍのチタン層を以下の装置及び条件でスパッタリングにより形成した。
‐　装置：枚葉式ＤＣスパッタリング装置（キヤノントッキ株式会社製、ＭＬＳ４６４）
‐　ターゲット：直径８インチ（２０３．２ｍｍ）のチタンターゲット（純度９９．９９９％）
‐　キャリアガス：Ａｒ（流量：１００ｓｃｃｍ）
‐　到達真空度：１×１０－４Ｐａ未満
‐　スパッタリング圧：０．３５Ｐａ
‐　スパッタリング電力：１０００Ｗ（３．１Ｗ／ｃｍ２）
（７）第２金属層の形成
　第１金属層１８ａの上に、第２金属層１８ｂとして膜厚３００ｎｍのＣｕ層を以下の装置及び条件でスパッタリングにより形成して、キャリア付金属箔１０を得た。
‐　装置：枚葉式ＤＣスパッタリング装置（キヤノントッキ株式会社製、ＭＬＳ４６４）
‐　ターゲット：直径８インチ（２０３．２ｍｍ）のＣｕターゲット（純度９９．９８％）
‐　到達真空度：１×１０－４Ｐａ未満
‐　キャリアガス：Ａｒ（流量：１００ｓｃｃｍ）
‐　スパッタリング圧：０．３５Ｐａ
‐　スパッタリング電力：１０００Ｗ（３．１Ｗ／ｃｍ２）
‐　成膜時温度：４０℃
（８）アライメントマークの測定
　レーザー顕微鏡（オリンパス株式会社製　ＬＥＸＴ ＯＬＳ３０００）を用いて、アライメントマークを構成する凹部１２ａについて観察を行った。観察像の画像解析を行うことにより、凹部１２ａの最大深さｄ、凹部１２ａを平面視したときの外径φ、キャリア１２の主面ｓと凹部１２ａの内壁面の接線ｔとがなす角度θ、並びに凹部１２ａの開放端の曲率半径ｒを測定した。解析には上記顕微鏡に搭載されているツール、及び、画像解析ソフトＩｍａｇｅＪを併用した。各パラメータについて、３つの円形状加工領域で測定した値の平均値を算出した。結果は表１に示されるとおりであった。なお、凹部１２ａの形状はキャリア上に各種層を積層した後（すなわちアライメントマークを成す凹部）においても実質同一であると考えられる。
　例２
　アライメントマークの形成工程において、ブラスト処理の条件を適宜変更することにより、キャリア１２の主面ｓと凹部１２ａの内壁面の接線ｔとがなす角度θ、及び凹部１２ａの開放端の曲率半径ｒを変化させたこと以外は、例１と同様にしてキャリア付金属箔１０の作製を行った。また、アライメントマークを構成する凹部の測定も例１と同様にして行った。
　例３～５
　アライメントマークの形成工程において、ブラスト処理に代えて、レーザーアブレーション処理により６つのアライメントマークを構成する凹部を形成したこと以外は、例１と同様にしてキャリア付金属箔１０の作製を行った。また、アライメントマークを構成する凹部の測定も例１と同様にして行った。レーザーアブレーション処理は、キャリア１２の表面における互いに離間した６地点に対して固体ＵＶレーザーを以下の条件で照射することにより行った。
［レーザー加工条件］
‐　装置：東レエンジニアリング株式会社製レーザーパターニング装置
‐　出力：３５ｍＷ
‐　波長：３５５ｎｍ
‐　狙い径：４００μｍ（例３及び４）又は２０００μｍ（例５）
‐　狙い深さ：２００μｍ（例３及び５）又は１００μｍ（例４）
　評価
　例１～５のキャリア付金属箔１０について、以下に示されるとおり、各種評価を行った。評価結果は表１に示されるとおりであった。
＜評価１：露光現像性能＞
　キャリア付金属箔１０の露光現像性能を以下の手順により評価した。図８に示されるように、キャリア付金属箔１０の第２金属層１８ｂ上にフォトレジスト２０を積層した。このキャリア付金属箔１０をラフ回路用露光装置（ウシオ電機株式会社製、ＵＸ-５シリーズ）に搬入した。ラフ回路用露光装置にてキャリア付金属箔１０における位置決め用領域Ｐのパターン情報の検出及び位置合わせを行い、配線用領域Ｗ上の表面に対して回路幅が１００μｍとなるパターンで露光を行った。その後、直ちにキャリア付金属箔１０をラフ回路用露光装置から微細回路用露光装置（ウシオ電機株式会社製、ＵＸ-７シリーズ）に移した。微細回路用露光装置にてキャリア付金属箔１０における位置決め用領域Ｐのパターン情報の検出及び位置合わせを行い、配線用領域Ｗ上の表面に対して回路幅が２μｍとなるパターンで露光を行った。キャリア付金属箔１０に対して公知の条件で現像を行い、ラフ回路用パターン２２ａ及び微細回路用パターン２２ｂで構成されるレジストパターン２２を形成した。レジストパターン２２形成後のキャリア付金属箔１０に公知の条件で電気銅めっきを行い、その後レジストパターン２２を剥離した。レジストパターン２２の剥離によって露出した金属層１８の不要部分を公知の条件でエッチング除去した。こうして、キャリア付金属箔１０上に回路幅１００μｍのラフ回路及び回路幅２μｍの微細回路を形成した。回路形成後のキャリア付金属箔１０をＳＥＭにて観察した。その結果、例１～５のいずれのキャリア付金属箔１０においても、ラフ回路及び微細回路が狙いのデザインどおりに形成されていることを確認できた。
＜評価２：キャリアの割れ頻度＞
　キャリア１２の割れ頻度を以下の手順により評価した。まず、１００ｍｍ×１００ｍｍで厚さ１．１ｍｍのガラスシート（材質：ソーダライムガラス）を５枚用意し、それぞれに例１～５と同様の条件で９つのアライメントマークを構成する凹部を形成した。各アライメントマークを構成する凹部の狙い位置（中心点）は、ガラスシートの１つの角（端部）の座標を基準点（０，０）と定め、その対角に位置する角の座標を（１００，１００）としたときに、（２５，２５）、（５０，２５）、（７５，２５）、（２５，５０）、（５０，５０）、（７５，５０）、（２５，７５）、（５０，７５）、及び（７５，７５）の座標でそれぞれ示される地点とした。次いで、アライメントマークを構成する凹部を形成したガラスシート、及び比較対象としてアライメントマークを構成する凹部を形成していないガラスシート（１００ｍｍ×１００ｍｍ、厚さ１．１ｍｍ、材質：ソーダライムガラス）に、規格番号：ＡＳＴＭ　Ｃ１４９９－０１に準拠したガラスのリング曲げ試験を実施した。アライメントマークを構成する凹部を形成していないガラスシートの面強度に対する、アライメントマークを構成する凹部を形成したガラスシートの面強度の比を算出し、以下の基準で格付けした。
‐評価Ａ：面強度の比が０．９以上
‐評価Ｂ：面強度の比が０．７以上０．９未満
‐評価Ｃ：面強度の比が０．７未満
＜評価３：アライメントマークの視認性＞
　アライメントマークの視認性を以下の手順により評価した。評価２と同様、５枚のガラスシートに例１～５と同様の条件で９つのアライメントマークを構成する凹部を形成した後、例１の条件で、中間層１４（第１中間層１４ａ及び第２中間層１４ｂ）、剥離層１６としての炭素層、及び金属層１８（第１金属層１８ａ及び第２金属層１８ｂ）をこの順に成膜してキャリア付金属箔１０を作製した。その後、上記露光装置を用いて、形成したアライメントマークを１０回繰り返し認識させて、アライメントマークの中心点の寸法誤差を測定した。次いで寸法誤差の平均値を算出し、以下の基準で格付けした。
‐評価Ａ：寸法誤差の平均値が±５０μｍ未満
‐評価Ｂ：寸法誤差の平均値が±５０μｍ以上±１５０μｍ未満
‐評価Ｃ：寸法誤差の平均値が±１５０μｍ以上
＜評価４：加工汚れ＞
　加工汚れの評価を以下の手順により評価した。評価２と同様、５枚のガラスシートに例１～５と同様の条件で９つのアライメントマークを構成する凹部を形成した後、レーザー顕微鏡でアライメントマークを構成する凹部周囲の観察を行った（最大５ｍｍ×５ｍｍ視野）。凹部周囲に観察された変色の広がりの程度を以下の基準で格付けした。
‐評価Ａ：凹部の周辺に変色が無いか、又は凹部の周辺に変色があるもののその変色が凹部の外縁から５μｍ未満の範囲内に収まっている。
‐評価Ｂ：凹部の周辺に変色が有るものの、その変色が凹部の外縁から１００μｍ以下の範囲内に収まっている。
‐評価Ｃ：凹部の周辺に変色が有り、その変色が凹部の外縁から１００μｍを超える範囲に及んでいる。
Figure JPOXMLDOC01-appb-T000001

Claims (14)

  1. 　キャリアと、前記キャリアの少なくとも一方の面上に設けられる剥離層と、前記剥離層上に設けられる金属層とを備えたキャリア付金属箔であって、
    　前記キャリア付金属箔が、
    　その全域にわたって前記キャリア、前記剥離層及び前記金属層が存在する配線用領域と、
    　前記キャリア付金属箔の前記少なくとも一方の面に設けられ、露光及び現像を伴う配線形成時の位置合わせに用いられるアライメントマークを成す、少なくとも２つの位置決め用領域と、
    を有する、キャリア付金属箔。
  2. 　前記アライメントマークの形状が、円形、十字形及び多角形からなる群から選択される少なくとも一種である、請求項１に記載のキャリア付金属箔。
  3. 　前記アライメントマークが前記キャリアに設けられた凹部を有する、請求項１又は２に記載のキャリア付金属箔。
  4. 　前記凹部の最大深さが０．１μｍ以上１０００μｍ以下である、請求項３に記載のキャリア付金属箔。
  5. 　前記凹部の平面視形状が、外径５０μｍ以上５０００μｍ以下の円形である、請求項３又は４に記載のキャリア付金属箔。
  6. 　前記キャリアの主面と、前記凹部の内壁面の接線とがなす角度が４０°以上である、請求項３～５のいずれか一項に記載のキャリア付金属箔。
  7. 　前記凹部の開放端が丸みを帯びており、該丸みを帯びた開放端の曲率半径が１００μｍ以下である、請求項３～６のいずれか一項に記載のキャリア付金属箔。
  8. 　前記アライメントマークを２個以上２００個以下有する、請求項１～７のいずれか一項に記載のキャリア付金属箔。
  9. 　前記キャリアがガラス又はセラミックスで構成される、請求項１～８のいずれか一項に記載のキャリア付金属箔。
  10. 　請求項１～９のいずれか一項に記載のキャリア付金属箔を使用して露光及び現像を経て配線を形成する方法であって、露光に先立ち前記キャリア付金属箔の前記位置決め用領域を基準として位置合わせを行う工程を含み、
    　回路幅の異なる複数の回路の露光が別々に行われ、かつ、前記複数の回路の現像が同時に行われる、方法。
  11. 　前記配線を形成する方法が再配線層を形成する方法であり、前記複数の回路は、回路幅が０．１μｍ以上５μｍ以下である微細回路と、回路幅が５μｍより大きく５００μｍ以下であるラフ回路とを有するものである、請求項１０に記載の方法。
  12. 　前記微細回路の最小回路幅Ｆに対する前記ラフ回路の最大回路幅Ｒの比Ｒ／Ｆが２．０以上５００以下である、請求項１１に記載の方法。
  13. 　請求項１～９のいずれか一項に記載のキャリア付金属箔の製造方法であって、
    　キャリアを用意する工程と、
    　前記キャリアの少なくとも一方の面の所定領域を加工して、少なくとも２つの前記アライメントマークを構成する加工部を形成し、それにより少なくとも２つの位置決め用領域を画定する工程と、
    　前記キャリアの前記少なくとも一方の面に、前記剥離層及び前記金属層を順に形成する工程と、
    を含む、方法。
  14. 　前記アライメントマークの形成が、エッチング法、ブラスト法、及びレーザーアブレーション法から選択される少なくとも一種の方法を用いて行われる、請求項１３に記載の方法。

     
PCT/JP2020/019685 2019-05-20 2020-05-18 キャリア付金属箔並びにその使用方法及び製造方法 WO2020235537A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021520786A JP7142774B2 (ja) 2019-05-20 2020-05-18 キャリア付金属箔並びにその使用方法及び製造方法
EP20809289.0A EP3975240A4 (en) 2019-05-20 2020-05-18 METALLIC SHEET WITH A SUPPORT AND METHOD OF USE AND MANUFACTURE
CN202080035517.8A CN113826194A (zh) 2019-05-20 2020-05-18 带载体的金属箔以及其使用方法和制造方法
US17/612,041 US20220223456A1 (en) 2019-05-20 2020-05-18 Metal foil with carrier and use method and manufacturing method therefor
KR1020217032921A KR20210137176A (ko) 2019-05-20 2020-05-18 캐리어를 구비하는 금속박 그리고 그 사용 방법 및 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019094333 2019-05-20
JP2019-094333 2019-05-20

Publications (1)

Publication Number Publication Date
WO2020235537A1 true WO2020235537A1 (ja) 2020-11-26

Family

ID=73458280

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/019685 WO2020235537A1 (ja) 2019-05-20 2020-05-18 キャリア付金属箔並びにその使用方法及び製造方法

Country Status (7)

Country Link
US (1) US20220223456A1 (ja)
EP (1) EP3975240A4 (ja)
JP (1) JP7142774B2 (ja)
KR (1) KR20210137176A (ja)
CN (1) CN113826194A (ja)
TW (3) TWI804203B (ja)
WO (1) WO2020235537A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997050121A1 (fr) * 1996-06-25 1997-12-31 Seiko Epson Corporation Procede servant a transferer une configuration de conducteurs sur un substrat, masque utilise dans ce procede et substrat
JP2005101137A (ja) 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2011119501A (ja) * 2009-12-04 2011-06-16 Toppan Printing Co Ltd 多層基板の製造方法
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2017150284A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017150283A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007310334A (ja) * 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
US7880274B2 (en) * 2007-06-25 2011-02-01 Macronix International Co., Ltd. Method of enabling alignment of wafer in exposure step of IC process after UV-blocking metal layer is formed over the whole wafer
US8365402B2 (en) 2008-09-30 2013-02-05 Ibiden Co., Ltd. Method for manufacturing printed wiring board
DE102009060277A1 (de) * 2008-12-24 2010-09-02 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Justiermarken für licht-undurchlässige bzw. licht-absorbierende Schichten (Light-Shield-Resistmasken)
JP5998644B2 (ja) * 2012-05-30 2016-09-28 凸版印刷株式会社 積層基板および多層配線板の製造方法
JP6332680B2 (ja) * 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法
CN106605294B (zh) * 2014-08-26 2020-01-21 株式会社尼康 元件制造方法及转印基板
CN106550554B (zh) * 2015-09-17 2020-08-25 奥特斯(中国)有限公司 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
CN106298626B (zh) * 2016-08-11 2019-04-09 中国电子科技集团公司第四十一研究所 一种用于微带电路的图形电镀方法
TWI655739B (zh) * 2018-04-19 2019-04-01 南亞電路板股份有限公司 封裝結構及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997050121A1 (fr) * 1996-06-25 1997-12-31 Seiko Epson Corporation Procede servant a transferer une configuration de conducteurs sur un substrat, masque utilise dans ce procede et substrat
JP2005101137A (ja) 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2011119501A (ja) * 2009-12-04 2011-06-16 Toppan Printing Co Ltd 多層基板の製造方法
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2017150284A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017150283A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法

Also Published As

Publication number Publication date
TWI759745B (zh) 2022-04-01
KR20210137176A (ko) 2021-11-17
TWI804203B (zh) 2023-06-01
TW202333310A (zh) 2023-08-16
CN113826194A (zh) 2021-12-21
EP3975240A4 (en) 2022-09-07
US20220223456A1 (en) 2022-07-14
TW202111883A (zh) 2021-03-16
EP3975240A1 (en) 2022-03-30
JP7142774B2 (ja) 2022-09-27
TW202224112A (zh) 2022-06-16
JPWO2020235537A1 (ja) 2021-12-02

Similar Documents

Publication Publication Date Title
JP6883010B2 (ja) キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
JP6203988B1 (ja) キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
JP6824436B2 (ja) 極薄銅箔及びキャリア付極薄銅箔、並びにプリント配線板の製造方法
JP6806951B2 (ja) ガラスキャリア付銅箔及びその製造方法
JP6836689B2 (ja) ガラスキャリア付銅箔及びその製造方法
WO2020235537A1 (ja) キャリア付金属箔並びにその使用方法及び製造方法
JP7212210B2 (ja) 配線基板の製造方法
WO2020105638A1 (ja) キャリア付金属箔、及びそれを用いたミリ波アンテナ基板の製造方法
JP7427846B1 (ja) キャリア付金属箔
TWI817577B (zh) 配線基板之製造方法
KR20230164023A (ko) 다층 기판의 제조 방법 및 배선 기판

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20809289

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021520786

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20217032921

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020809289

Country of ref document: EP

Effective date: 20211220