JP2019062176A - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP2019062176A
JP2019062176A JP2018090329A JP2018090329A JP2019062176A JP 2019062176 A JP2019062176 A JP 2019062176A JP 2018090329 A JP2018090329 A JP 2018090329A JP 2018090329 A JP2018090329 A JP 2018090329A JP 2019062176 A JP2019062176 A JP 2019062176A
Authority
JP
Japan
Prior art keywords
film
conductive material
electrode
mask
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018090329A
Other languages
English (en)
Other versions
JP7068579B2 (ja
Inventor
稔浩 南
Toshihiro Minami
稔浩 南
芳樹 井上
Yoshiki Inoue
芳樹 井上
祐太 森
Yuta Mori
祐太 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Publication of JP2019062176A publication Critical patent/JP2019062176A/ja
Application granted granted Critical
Publication of JP7068579B2 publication Critical patent/JP7068579B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

【課題】電極の上に密着膜を形成する場合に、成膜されない部分が生じることなく、簡便かつ確実に任意の密着膜を形成し、保護膜と電極との密着性を確保できる発光素子の製造方法を提供することを目的とする。【解決手段】半導体構造11の上面に、開口部を有するマスク12を形成する工程と、スパッタリング法により、マスクの開口部において露出した半導体構造の上面に導電材料からなる層13aを形成し、エッチングにより、半導体構造の上面に導電材料からなる層を形成する際に開口部の側面に付着した導電材料の少なくとも一部を除去し、半導体構造の上面に形成された導電材料を電極として、電極の表面に密着膜の材料膜14aを形成し、マスクを除去し、密着膜上に保護膜を形成する工程とをこの順に備える発光素子の製造方法。【選択図】図1D

Description

本発明は、発光素子の製造方法に関する。
従来から、電極の形成において、リフトオフ法が利用されており、種々の電極の形状に対応した方法が提案されている(例えば、特許文献1、2)。
特開2010−28100号 特開2013−165252号
リフトオフ法を利用して電極の上に密着膜を形成する場合、マスクの形状や電極の形状によって、特に電極の外縁等において成膜されない部分が生じることがある。
本発明は、このような課題に鑑みなされたものであり、電極の上に密着膜を形成する場合に、成膜されない部分が生じることなく、簡便かつ確実に任意の密着膜を形成し、保護膜と電極との密着性を確保できる発光素子の製造方法を提供することを目的とする。
本発明の一態様の発光素子の製造方法は、
半導体構造の上面に、開口部を有するマスクを形成する工程と、
スパッタリング法により、前記マスクの開口部において露出した前記半導体構造の上面に導電材料からなる層を形成する工程と、
エッチングにより、前記半導体構造の上面に導電材料からなる層を形成する際に前記開口部の側面に付着した導電材料の少なくとも一部を除去する工程と、
前記半導体構造の上面に形成された導電材料を電極として、前記電極の表面に密着膜を形成する工程と、
前記マスクを除去する工程と、
前記密着膜上に保護膜を形成する工程と、をこの順に備える発光素子の製造方法である。
本発明の一態様の発光素子の製造方法によれば、電極の上に密着膜を形成する場合に、成膜されない部分が生じることなく、簡便かつ確実に任意の密着膜を形成し、保護膜の電極との密着性を確保できる発光素子を製造方法することができる。
本発明の一実施形態の発光素子の製造方法を示す概略断面工程図である。 本発明の一実施形態の発光素子の製造方法を示す概略断面工程図である。 本発明の一実施形態の発光素子の製造方法を示す概略断面工程図である。 本発明の一実施形態の発光素子の製造方法を示す概略断面工程図である。 本発明の一実施形態の発光素子の製造方法を示す概略断面工程図である。 本発明の一実施形態の発光素子の製造方法を示す概略断面工程図である。 本発明の発光素子の製造方法によって得られた発光素子の概略平面図である。 図2AにおけるIIB−IIB’線断面図である。
以下の説明において参照する図面は、実施形態を概略的に示したものであるため、各部材のスケール、間隔、位置関係などが誇張又は部材の一部の図示が省略されている場合がある。また、平面図とその断面図において、各部材のスケールや間隔が一致しない場合もある。以下の説明では、同一の名称及び符号については原則として同一又は同質の部材を示しており、詳細な説明を適宜省略することとする。
〔発光素子の製造方法〕
本願の一実施形態の発光素子の製造方法は、図1A〜Fに示すように、
半導体構造の上面に、開口部を有するマスクを形成する工程(図1A)、
スパッタリング法により、前記マスクの開口部において露出した前記半導体構造の上面に導電材料からなる層を形成する工程(図1B)、
エッチングにより、前記半導体構造の上面に導電材料からなる層を形成する際に前記開口部の側面に付着した導電材料の少なくとも一部を除去する工程(図1C)、
前記半導体構造の上面に形成された導電材料を電極として、前記電極の表面に密着膜を形成する工程(図1D)、
前記マスクを除去する工程(図1E)及び
前記密着膜上に保護膜を形成する工程(図1F)をこの順に備える。
このように、電極を形成する際に、電極形成用のマスクを維持したまま、開口部の側面に付着した導電材料の少なくとも一部をエッチングによって除去し、そのマスクを用いて電極上に密着膜を形成することにより、開口部のうち下方及び/又は側方において、密着膜の材料を確実に電極の全表面に配置するように回り込ませることができる。それにより、成膜されない部位が生じることなく、密着膜を確実に電極の表面に形成することが可能となる。また、電極の外周における、スパッタリング法に起因する良好でない膜質の導電材料を、密着膜の形成前にエッチングによって除去することができる。これによって、電極の表面に密着膜を形成させやすくなり、保護膜を密着膜上に強固かつ確実に密着させることができる。その結果、高品質かつ信頼性の高い発光素子を製造することが可能となる。
(マスク12の形成)
半導体構造11を準備し、その上面に、開口部12aを有するマスク12を形成する。
マスク12は、レジスト等を用いて、フォトリソグラフィ法及びエッチング法を利用して形成することができる。開口部12aの平面形状は、任意の形状とすることができる。開口部12aの側面は、垂直又は略垂直であってもよいし、テーパー又は逆テーパー形状であってもよい。開口部12aは、開口部12aの断面視において、下部分が上部分よりも側方に大きいオーバーハングの形状であることが好ましい。オーバーハング形状の開口部12aをマスク12に形成する方法としては、階調レチクル(例えば、ハーフトーンマスク又はグレートーンマスク)を用いる方法が挙げられる。また、ネガ型フォトレジストを用いる方法、イメージ反転型フォトレジストを用いる方法、開口部の壁面が垂直である通常のレジストを形成した後に半導体積層構造側のマスクを選択的に収縮又は溶解させる方法等、当該分野で公知の方法を利用することができる。マスク12のオーバーハング量は、マスク12を形成する際に、マスク12への露光量を調整することによって調整することができる。マスク12のオーバーハング量は、発光素子の大きさ、電極の大きさ等によって適宜設定することができる。オーバーハング量は、例えば、1μm〜10μmが挙げられ、2μm〜9μmが好ましく、3μm〜8μmがより好ましい。このようなオーバーハング量によって、後述する工程で、外縁が中央部よりも薄膜である電極13が形成されることとなる。
マスク12において開口部12aの側面をオーバーハング状とすることで、後述する電極13、さらには密着膜14を形成する際に、つまり、リフトオフ法等を用いてこれら電極13、密着膜14をパターニングする場合に、電極13及び密着膜14を構成する材料膜と、マスク12上に配置したこれらの材料膜とを確実に分離することができる。これにより、電極13の表面に部分的に成膜されない部位を生じさせることなく、電極13及び密着膜14を構成する材料膜の積層膜を確実に形成することができる。
また、これらの材料膜による開口部12aの閉塞を抑制することによって、マスク12上から開口部12aの側面への材料膜の繋がりを防止することができる。これによって、マスク12を除去する際に、材料膜によりマスク12のエッチングが阻害されることなく、マスク12と一緒に、マスク12の表面に存在する材料膜を確実に除去することができる。その結果、電極13等の縁部に生じやすいバリの発生を抑制することができ、バリに起因する短絡を抑制することが可能となる。
(導電材料13aからなる層の形成)
電極13は、導電材料13aの単層又は積層構造によって形成することができる。
導電材料13aは、スパッタリング法により、上述したマスク12を含む半導体構造11の上の略全面に成膜する。これにより、上述したマスク12の開口部12aにおいて露出した半導体構造11の上面に導電材料13aを成膜することができる。この場合、マスク12上にも導電材料13aが積層される。なお、ここで半導体構造11の上に成膜した導電材料13aからなる層は、後に電極13となるものであるが、次工程において、実質的にその表面がエッチングされ、この工程によって得られた導電材料13aからなる層が電極13となる。
上述したオーバーハング状の開口部12aを有するマスク12を用いて導電材料13aをスパッタリング法により成膜する場合、マスク12のオーバーハング状の部分によって被覆された半導体構造11の上面には、導電材料13aが斜め方向から積層されることとなる。このような成膜によっては、開口部12aの平面視の中央部分に積層される膜に対して、外縁部分で薄膜状となる導電材料13aが形成される。つまり、導電材料13aは、マスク12の開口部12aの上部分よりも外側における下部分に入り込んで成膜された裾部を有することとなる。また、スパッタリング法により、開口部12aの側面にも斜め方向から積層された導電材料13aが成膜される。このような斜め方向からの積層による膜は、その膜質が所望の膜よりも劣化することがある。
導電材料13aとしては、例えば、Au、Pt、Pd、Rh、Ni、W、Mo、Cr、Ti、Al、Ag、Cu等の金属又はこれらの合金、ZnO、In23、SnO2、ITO、IZO、GZO等の導電性酸化物が挙げられる。導電材料13aは、単層構造に限られず、上述した材料を複数積層した積層構造とすることができる。具体的には、半導体構造11側から、Ti/Rh/Au、Ti/Pt/Au、W/Pt/Au、Rh/Pt/Au、Ni/Pt/Au、Al-Cu合金/Ti/Pt/Au、Al-Si-Cu合金/Ti/Pt/Au、Ti/Rhなどの積層構造を有する導電材料13aとなるように形成することが好ましい。なかでも、導電材料の最表面層がAuによって構成されるものが好ましい。また、半導体構造の上面に接触する層がAg又はAg合金によって構成されるものが好ましく、この場合、Ag又はAg合金の単層でもよいし、これらを含む積層構造でもよい。導電材料13aの膜厚は、当該分野で用いられる膜の膜厚のいずれでもよい。導電材料13aの総膜厚は、例えば、500nm〜3μmが挙げられる。特に、導電材料13aの表面にAuを配置する場合、Auの厚みは、1000nm〜1μm程度が挙げられる。また、導電材料13aとして半導体構造の上面に接触するAg又はAg合金を配置する場合、Ag又はAg合金の厚みは、100nm以上が挙げられ、100nm〜500nm程度が好ましい。
(導電材料13aの除去による電極13の形成)
導電材料13aを成膜した後、先に形成したマスク12を維持したままエッチングする。このエッチングにより、半導体構造11の上面に導電材料13aを成膜した際にマスク12の開口部12aの側面に付着した導電材料13aの少なくとも一部を除去する。また、マスク12の開口部12aの側面に付着した導電材料13aの全部を除去することが好ましい。ただし、このエッチングにより、半導体構造11の上面に成膜した導電材料13aの一部も除去されることとなる。よって、マスク12の開口部12aの側面に付着した導電材料13aが、後工程における密着膜14の電極13上全面への形成が効率良く行えるように、あるいは半導体構造11の上面に成膜した導電材料13aの除去されすぎないように、エッチング条件を適切に設定することが好ましい。例えば、エッチング量を、10nm〜1000nmとすることが挙げられ、50nm〜500nmが好ましく、100nm〜300nmがより好ましい。特に、上述したように、最表面がAuによって構成される場合には、Auの厚み500nm〜5μmに対して、エッチング量を10nm〜300nmとすることが好ましく、10nm〜200nmがより好ましい。また、導電材料13aとしてAg又はAg合金を用いる場合には、Ag又はAg合金の厚み200nm〜500nmに対して、エッチング量を10nm〜300nmとすることが好ましく、50nm〜200nmがより好ましい。
エッチングは、ドライエッチング、ウェットエッチングのいずれでもよい。ドライエッチングとしては、スパッタリング法、アッシング法、RIE法等が挙げられる。なかでも、異方性エッチングを行うことができるエッチング方法が好ましく、ウェットエッチングがより好ましい。ウェットエッチングは、当該分野で公知の方法、条件、エッチャントを用いて行うことができる。特に、導電材料13aのエッチング量は、エッチング時間、エッチャントの種類及び濃度、エッチャントの温度、導電材料の種類、導電材料が構成する積層構造等によって、その精度を制御することができる。例えば、ウェットエッチングの具体的な方法としては、エッチャントへの浸漬、エッチャントの噴射等のいずれの方法であってもよい。また、フッ素系、その他ハロゲン系の各ガス種によるドライエッチング、硫酸系(例えば、硝酸二アンモニウムセリウム溶液)、硝酸系、塩酸系、酢酸系、リン酸系、HF系又はこれらの混酸エッチャントによるウェットエッチング等が挙げられる。エッチャントは、エッチング対象である材料膜の種類によって市販されているもののいずれをも利用することができる。エッチャントとしては、水酸化テトラメチルアンモニウム(TMAH)、水酸化カリウム、水酸化ナトリウム、エチレンジアミンピロカテコール(EDP)、ヒドラジン等又はこれらにイソプロパノール等を添加した混合液又はこれらの混合液が挙げられる。エッチャントの温度は、例えば、10℃から110℃程度が挙げられ、数秒〜数分程度行うことが挙げられる。必要に応じて、マスクの除去後に熱処理を行ってもよい。
上述したオーバーハング状の開口部12aを有するマスクを用いて導電材料13aをスパッタリング法により成膜する場合には、マスク12のオーバーハング状の部分によって被覆された半導体構造11の上面では、導電材料13aがスパッタリングによって斜め方向から積層されることとなる。このような成膜によっては、開口部12aの平面視の中央部分に積層される膜に対して、外縁部分の膜の膜質が劣化する傾向がある。そのため、上述したように、導電材料13aを成膜した後にエッチングを行うことにより、膜質が劣化した部位が他の部位に比較してエッチングによって除去され易い。従って、開口部12aの側面に付着した導電材料13aの少なくとも一部を除去するとともに、導電材料13aからなる層の外縁部分に位置する裾部を除去することができる。これにより、半導体構造11上に成膜された導電材料13aと、開口部12aの側面に成膜された導電材料13aまたは開口部12aの側面との間に隙間が確保される。その結果、電極13の上面に、密着膜14を形成させやすくすることができる。
(密着膜14の形成)
導電材料13aをエッチングすることによって得られた電極13の表面を含む半導体構造11の上の略全面に、マスク12を維持したまま、密着膜14を構成する材料膜14aを成膜する。これによって、開口部12a内の半導体構造11の上面に形成された電極13と、マスク12上に積層された導電材料13aとの上に、密着膜14の材料膜14aが形成される。
本願における密着膜14は、後述する保護膜15を、半導体構造11の上、特に電極13の上面全面及びその外周部分において確実に密着させるために機能する膜である。つまり、密着膜14は、後述する保護膜15の材料との組み合わせによって、保護膜15に対して密着性の良好な材料による膜を指す。従って、密着膜14の材料は、後述する保護膜15、電極13の材料、特に、電極13の最上面の材料、半導体構造11の種類等によって適宜設定することができる。例えば、Ni、Ti、Pt、Ru等の金属又は合金の単層又は積層構造が挙げられる。密着膜の厚みは、例えば、1nm〜300nmが挙げられ、3nm〜100nmが好ましく、5nm〜10nmがさらに好ましい。密着膜は、スパッタリング法、蒸着法等、当該分野で公知の方法で形成することができる。
密着膜14を形成する際、上述した導電材料13aのエッチングにより開口部12aの側面に付着した導電材料13aが除去されている。このため、半導体構造11の上面に形成された電極13の端部の一部が、マスク12の開口部12aのオーバーハング部分に覆われている場合においても、密着膜14の材料膜14aを、オーバーハング部分に回りこませることが可能となり、電極13の全上面に密着膜14を形成することができる。
このような密着膜14を形成することにより、後工程において、密着膜14上に保護膜15を形成した場合に、密着膜14と保護膜15との密着力を、電極13の表面と保護膜15との密着力よりも増大させることができる。これによって、良質で信頼性の高い発光素子を製造することができる。
(マスク12の除去)
マスク12の除去は、公知の方法を利用することができる。例えば、マスク12を、オゾン等のガスを導入したチャンバ内で紫外線等の光を照射してガスとの化学反応を使ってマスク12を除去する光励起アッシング、ガスを高周波等でプラズマ化し、そのプラズマを利用してマスク12を除去するプラズマアッシング、マスク12を溶解させることができる現像液を利用したリフトオフ等、種々の方法を利用することができる。ただし、いずれの方法でも、電極13及び密着膜14をエッチングしないか、ほとんどエッチングしない方法を利用することが好ましい。なかでも、リフトオフ法が簡便であり、好ましい。これにより、上述したマスク12上に形成された電極13を構成する導電材料13a及び密着膜14を構成する材料膜14aを、マスク12を溶解し得る現像液によって、マスク12とともに除去し、同時に、マスク12の開口部12a内にのみにこれらの積層構造を残すことができる。つまり、マスク12の開口部12aの平面形状に対応した形状にパターニングすることができる。このパターニングによって、所定形状の電極13及び密着膜14を形成することができる。ここで利用される現像液は、マスク12を構成する材料によって適宜選択することができるが、通常、マスク12はレジストによって形成されているため、有機溶剤又はアルカリ現像液等を用いることができる。
(保護膜15の形成)
密着膜14上に形成する保護膜15の材料としては、Al23、SiO2、SiN、TiO2、ZrO2、ZnO、Nb25、MgO、In23、Ta25、HfO2、SeO、Y23、SnO2等の酸化物、AlN、TiN、ZrN等の窒化物、ZnF2、SrF2等のフッ化物が挙げられる。保護膜15は、単層でもよいし積層構造としてもよい。なかでも、保護膜15をSiO2(酸化ケイ素)又はSiN(窒化ケイ素)で形成することが好ましい。保護膜15の厚みは、当該分野で公知の厚みとすることができる。
なお、保護膜15は、密着膜14の全表面に形成されていなくてもよいし、密着膜14以外の上、例えば、半導体構造11の表面に形成されていてもよい。電極13の表面は、外部との接続のための外部端子等と接続され、保護膜15で被覆されない領域を有する。例えば、保護膜15を、密着膜14の全面に形成した後、保護膜15及び密着膜14の一部を除去し、電極13の表面を保護膜15及び密着膜14から露出させることで形成することができる。このとき、保護膜15の一部のみを除去し、密着膜14の表面を保護膜15から露出させてもよい。
このような保護膜15を、密着膜14上に形成することにより、保護膜15の密着膜14への密着力を強固に確保することができる。そして、保護膜15と密着膜14との密着力は、電極13の表面と保護膜15との密着力よりも大きい。これによって、良質で信頼性の高い発光素子を製造することができる。また、導電材料13aにAgを含む場合には、導電材料13aの特に端部が保護膜15により被覆されていることにより、Agのマイグレーションを抑制することができる。
この実施形態の上述した一連の方法を、例えば、図2A及び2Bに示すp側電極13X及びn側電極13Yの形成に利用して、発光素子10を製造することができる。
ただし、上述した一連の工程は、通常、ウエハの状態(基板1及びn側半導体層2の一部の層が共通である複数の半導体構造11が一体となっている状態)で行われるため、ウエハを必要に応じて個々の発光素子10へ分割してもよい。
(発光素子10)
上述した製造方法によって製造される発光素子10は、例えば、図2A及び2Bに示すように、基板1上に、例えば、基板1の上面側から、n側半導体層2、発光層3、p側半導体層4が、この順に積層された半導体構造11が設けられている。半導体構造11は、その平面視において一部が、n側半導体層2が露出するまで除去されている。半導体構造11の表面、例えば、p側半導体層4の表面と、n側半導体層2の表面とには、それぞれ電気的に接続されたp側電極13X、n側電極13Yが設けられている。また、p側電極13X及びn側電極13Yの表面の一部を除いて、その表面は保護膜15に被覆されている。
発光素子10の平面形状は、例えば、略矩形状、略六角形等の多角形、これらの角に丸みを帯びた形状、円形又は楕円形等が挙げられる。なかでも、略矩形が好ましい。
(半導体構造11)
発光素子10を構成する半導体構造11は、n側半導体層2、発光層3及びp側半導体層4がこの順に積層されて構成される。このような半導体構造11は、通常、絶縁性を有する半導体層成長用の基板1上に形成されている。ただし、最終的に、発光素子10においては、基板1が除去されたものでもよい。
半導体構造11は、例えば、III-V 族化合物半導体、II-VI 族化合物半導体等、種々の半導体が挙げられる。具体的には、InXAlYGa1-X-YN(0≦X、0≦Y、X+Y≦1)等の窒化物系の半導体材料が挙げられ、InN、AlN、GaN、InGaN、AlGaN、InGaAlN等を用いることができる。各層の膜厚及び層構造は、当該分野で公知のものを利用することができる。
(p側電極13X及びn側電極13Y)
p側電極13X及びn側電極13Yは、半導体構造11の上面側(つまり、基板1側とは反対側)に配置されている。
p側電極13X及びn側電極13Yは、例えば、光反射性の高い材料、例えば、銀、アルミニウム又はこれらのいずれかの金属を主成分とする合金、銀のマイグレーションを防止するために、アルミニウム、銅、ニッケル等の金属を含有する単層又は積層層をさらに有していてもよい。
これら電極13の平面形状は、特に限定されず、円形、矩形、多角形、これらを組み合わせた形状、これらに、これらの最小幅よりもさらに幅狭の延伸部を有する形状等、種々の形状が挙げられる。
実施例1
この実施形態1の発光素子10の製造方法は、図1A〜1Fに示すように、半導体構造11と、p側電極13X及びn側電極13Yと、保護膜15とを備える発光素子10を製造するために利用することができる。
(マスク12の形成)
まず、図1Aに示すように、半導体構造11を準備した。
半導体構造11は、サファイアからなる基板1上に、n側半導体層2、発光層3及びp側半導体層4がこの順に積層して構成した。半導体構造11の平面視形状は略正方形状であり、一辺の長さは1.0mmである。平面視において、p側半導体層4及び発光層3から、n側半導体層2の表面の一部が露出している。
次いで、半導体構造11の上面に、開口部12aを有するマスク12を形成した。
マスク12は、半導体構造11の上面にレジスト層を形成した後、階調レチクルを用いて、フォトリソグラフィ法及びエッチング法を行うことで、開口部12aを形成した。開口部12aは、その断面視において、下部分は上部分よりも側方に大きく、オーバーハングの形状を有する。ここで、開口部12aのマスク12のオーバーハング量は、約7μmである。
このような形状の開口部12aを形成するために、半導体構造11の上面に、厚みが約3μmのネガ型フォトレジストを形成した。その後、現像液(TMAH)を用いて電極13を形成したい箇所にオーバーハングの形状を有する開口部12aが形成されるようにエッチングした。
(導電材料13aからなる層の形成)
図1Bに示すように、マスク12の開口部12aにおいて露出した半導体構造11の上面に、導電材料13aからなる層を形成した。
ここでの導電材料13aからなる層は、例えば、半導体構造11側から、CrRh(膜厚:約3nm)、Pt(膜厚:約40nm)、Au(膜厚:約1300nm)、Rh(膜厚:約60nm)を、スパッタリング法により、順次形成する。ここでの膜厚は、開口部12aの中央部付近における膜厚を指す。
ここで、スパッタリング法は異方性の成膜方法であるために、オーバーハングの形状を有する開口部12aによって、導電材料13aは、開口部12aの下部分の外縁付近では、開口部12aに対して斜め方向からの元素の堆積により成膜される。そのために、開口部12aにおける中央部分よりも、薄膜状に成膜されるとともに、その堆積方法に起因して、開口部12aにおける中央部分とは異なる膜質で成膜される。
(導電材料13aの除去による電極13の形成)
図1Cに示すように、半導体構造11の上面に導電材料13aからなる層を形成する際に開口部12aの側面に付着した導電材料13aの少なくとも一部を除去した。導電材料13aの除去は、ウェットエッチングにより行った。具体的には、塩酸と硝酸の混合物である王水を含む溶液を用い、この溶液(20℃)内に約90秒間浸漬することによりエッチングを行った。従って、このエッチングの際に、同時に、半導体構造11の上面に堆積した導電材料13aからなる層の一部も除去されることとなり、その厚みが、例えば、150nm程度薄くなるとともに、その外周の、中央部とは膜質の異なる薄膜状の裾部が略除去されることとなる。このエッチングによって一部除去された、導電材料13aからなる層が電極13となる。
(密着膜14の形成)
図1Dに示すように、導電材料13aをエッチングすることによって得られた電極13の表面を含む半導体構造11の上の略全面に、マスク12を維持したまま、密着膜14を構成する材料膜14aを成膜した。これによって、開口部12a内の半導体構造11の上面に形成された電極13と、マスク12上に積層された導電材料13aとの上に、密着膜14の材料膜14aが形成される。また、先のエッチングによって、オーバーハングの形状を有する開口部12aの側面に付着した導電材料13aを除去することにより、開口部12aの側面と半導体構造11の上面に形成された導電材料13aとの間に隙間が形成される。これによって、密着膜14の材料膜14aが、オーバーハングの形状で覆われた部分に効果的に回りこみ、電極13の外縁部分のみならず、その周辺(半導体構造11上)にも形成することができる。
このような密着膜14を形成することで、後工程において、密着膜14上に保護膜15を形成した場合に、密着膜14と保護膜15との密着力を、電極13の表面と保護膜15との密着力よりも増大することができる。これによって、良質で信頼性の高い発光素子を製造することができる。
密着膜14は、後述する保護膜15を、半導体構造11の上、特に電極13の上面全面及びその外周部分において確実に密着させるために機能する膜である。密着膜14は、電極13の上面にNi(膜厚:約6nm)を、スパッタリング法で形成した。
(マスク12の除去)
図1Eに示すように、マスク12の除去を、マスク12を構成するレジスト層の剥離液を利用したリフトオフ法により除去する。これにより、導電材料13aによる膜及び材料膜14aによる膜をマスク12とともに除去し、同時に、マスク12の開口部12a内にのみ、電極13及び密着膜14をパターニングすることができる。このパターニングによって、所定形状の電極13及び密着膜14を形成することができる。
(保護膜15の形成)
図1Fに示すように、密着膜14上にSiO2(膜厚:約300nm)からなる保護膜15を形成した。保護膜15を、密着膜14の全面に形成した後、保護膜15及び密着膜14の一部を除去し、電極13の表面を保護膜15及び密着膜14から露出させた。
ここでの保護膜15は、密着膜14と保護膜15との密着力が、電極13の表面と保護膜15との密着力よりも大きくなる材料を選択した。これにより、電極13の表面に保護膜15を直接形成する場合よりも、強固に保護膜15と密着膜14とを密着させ、保護膜15が電極13から剥離することを抑制できる。
このように、電極を形成する際に、電極形成用のマスクを維持したまま、開口部の側面に付着した導電材料の少なくとも一部をエッチングによって除去し、さらにそのマスクを用いて密着膜を形成する。これにより、開口部の下部分及び/又は側方に、密着膜の材料膜を回り込ませることができる。これによって、開口部内において、密着膜が成膜されない部位が生じることなく、密着膜を、電極表面及びその外周部分にまで形成することが可能となる。
また、電極の外周における、スパッタリング法に起因する良好でない膜質の導電材料を、密着膜の形成前にエッチングによって除去することができる。これによって、電極の全表面に密着膜を成膜し、保護膜を密着膜上に強固かつ確実に密着させることができる。その結果、高品質かつ信頼性の高い発光素子を製造することが可能となる。
さらに、導電材料のリフトオフ法による、電極周囲のバリの発生を抑制することができる。
1 基板
2 n側半導体層
3 発光層
4 p側半導体層
10 発光素子
11 半導体構造
12 マスク
12a 開口部
13 電極
13X p側電極
13Y n側電極
13a 導電材料
14 密着膜
14a 材料膜
15 保護膜

Claims (7)

  1. 半導体構造の上面に、開口部を有するマスクを形成する工程と、
    スパッタリング法により、前記マスクの開口部において露出した前記半導体構造の上面に導電材料からなる層を形成する工程と、
    エッチングにより、前記半導体構造の上面に導電材料からなる層を形成する際に前記開口部の側面に付着した導電材料の少なくとも一部を除去する工程と、
    前記半導体構造の上面に形成された導電材料を電極として、前記電極の表面に密着膜を形成する工程と、
    前記マスクを除去する工程と、
    前記密着膜上に保護膜を形成する工程と、をこの順に備える発光素子の製造方法。
  2. 前記マスクの開口部の下部分は上部分よりも側方に大きく、
    前記半導体構造の上面に形成された前記導電材料からなる層は、前記上部分よりも外側における前記下部分に入り込んで形成された裾部を有し、
    前記開口部の側面に付着した導電材料を除去する工程において、前記開口部の側面に付着した導電材料の少なくとも一部を除去するとともに、前記半導体構造の上面に形成された前記導電材料からなる層の裾部を除去する請求項1に記載の発光素子の製造方法。
  3. 前記金属層をエッチングする工程で除去する金属層の厚さは、10nm以上1000nm以下である請求項1又は2に記載の発光素子の製造方法。
  4. 前記密着膜は、Ni、Ti、Pt及びRuからなる群から選択される1以上の元素を含む請求項1から3の何れか一項に記載の発光素子の製造方法。
  5. 前記保護膜は、酸化ケイ素又は窒化ケイ素からなる請求項1から4の何れか一項に記載の発光素子の製造方法。
  6. 前記電極は、Auを含む請求項1から5の何れか一項に記載の発光素子の製造方法。
  7. 前記電極は、前記半導体構造の上面に接触するAgを含む請求項1から6の何れか一項に記載の発光素子の製造方法。
JP2018090329A 2017-09-27 2018-05-09 発光素子の製造方法 Active JP7068579B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017186990 2017-09-27
JP2017186990 2017-09-27

Publications (2)

Publication Number Publication Date
JP2019062176A true JP2019062176A (ja) 2019-04-18
JP7068579B2 JP7068579B2 (ja) 2022-05-17

Family

ID=66178650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018090329A Active JP7068579B2 (ja) 2017-09-27 2018-05-09 発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP7068579B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034473A (ja) * 2019-08-21 2021-03-01 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
KR20210031350A (ko) * 2019-09-10 2021-03-19 네이셔널 치아오 텅 유니버시티 Ⅲ-v족 반도체 장치의 상호 연결체 형성 공정 및 그에 의해 형성된 상호 연결체를 포함하는 ⅲ-v족 반도체 장치
CN112968099A (zh) * 2020-08-06 2021-06-15 重庆康佳光电技术研究院有限公司 一种氧化铝图形化方法以及led芯片
CN115043375A (zh) * 2022-06-28 2022-09-13 上海积塔半导体有限公司 金属微结构及半导体器件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0249426A (ja) * 1988-08-11 1990-02-19 Oki Electric Ind Co Ltd パターン形成方法
JP2005166972A (ja) * 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2012033898A (ja) * 2010-06-29 2012-02-16 Nichia Chem Ind Ltd 半導体素子及びその製造方法
JP2015065280A (ja) * 2013-09-25 2015-04-09 日亜化学工業株式会社 金属膜の形成方法及び発光素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0249426A (ja) * 1988-08-11 1990-02-19 Oki Electric Ind Co Ltd パターン形成方法
JP2005166972A (ja) * 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2012033898A (ja) * 2010-06-29 2012-02-16 Nichia Chem Ind Ltd 半導体素子及びその製造方法
JP2015065280A (ja) * 2013-09-25 2015-04-09 日亜化学工業株式会社 金属膜の形成方法及び発光素子の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034473A (ja) * 2019-08-21 2021-03-01 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
KR20210031350A (ko) * 2019-09-10 2021-03-19 네이셔널 치아오 텅 유니버시티 Ⅲ-v족 반도체 장치의 상호 연결체 형성 공정 및 그에 의해 형성된 상호 연결체를 포함하는 ⅲ-v족 반도체 장치
KR102242416B1 (ko) 2019-09-10 2021-04-20 네이셔널 치아오 텅 유니버시티 Ⅲ-v족 반도체 장치의 상호 연결체 형성 공정 및 그에 의해 형성된 상호 연결체를 포함하는 ⅲ-v족 반도체 장치
CN112968099A (zh) * 2020-08-06 2021-06-15 重庆康佳光电技术研究院有限公司 一种氧化铝图形化方法以及led芯片
CN115043375A (zh) * 2022-06-28 2022-09-13 上海积塔半导体有限公司 金属微结构及半导体器件的制备方法
WO2024000358A1 (zh) * 2022-06-28 2024-01-04 上海积塔半导体有限公司 金属微结构及半导体器件的制备方法

Also Published As

Publication number Publication date
JP7068579B2 (ja) 2022-05-17

Similar Documents

Publication Publication Date Title
JP7068579B2 (ja) 発光素子の製造方法
JP6221926B2 (ja) 半導体発光素子およびその製造方法
US6893889B2 (en) Method for manufacturing gallium nitride-based semiconductor light emitting device
JP5298938B2 (ja) 半導体素子の製造方法
JP6176025B2 (ja) 金属膜の形成方法及び発光素子の製造方法
JP7011163B2 (ja) 半導体素子の製造方法
US20170125637A1 (en) Efficient dual metal contact formation for a semiconductor device
JPH11150301A (ja) 窒化物半導体素子
JP2018085432A (ja) 発光素子の製造方法
JP2005167118A (ja) 窒化ガリウム系半導体レーザ及びその製造方法
JP5573138B2 (ja) 半導体発光素子の製造方法
JP5278960B2 (ja) 半導体発光素子の製造方法
US10892163B2 (en) Semiconductor device with side wall protection film for bond pad and wiring
JP6844630B2 (ja) 発光素子の製造方法
JP2007335564A (ja) リッジ部を有する半導体素子の製造方法
JP6428890B2 (ja) 半導体発光装置の製造方法
JP6409614B2 (ja) 半導体素子の製造方法及び半導体素子
JP2004165347A (ja) 半導体装置およびその製造方法
JP6384755B2 (ja) リフトオフマスク並びにそれを用いて製造された半導体素子およびmems素子
JPH10321592A (ja) 半導体層のエッチング方法およびそれを用いた半導体発光素子の製法
JP4873180B2 (ja) 半導体装置の製造方法
JP2010192558A (ja) 電子デバイス及びオーミック電極形成方法
JPH0955366A (ja) 三族窒化物半導体の製造方法
KR20110053728A (ko) 금속 보호층을 이용한 발광다이오드 제조방법
KR20110053707A (ko) 금속 보호층을 이용한 발광다이오드 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220322

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220411

R150 Certificate of patent or registration of utility model

Ref document number: 7068579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150