JP2021034473A - 半導体発光素子および半導体発光素子の製造方法 - Google Patents

半導体発光素子および半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2021034473A
JP2021034473A JP2019151151A JP2019151151A JP2021034473A JP 2021034473 A JP2021034473 A JP 2021034473A JP 2019151151 A JP2019151151 A JP 2019151151A JP 2019151151 A JP2019151151 A JP 2019151151A JP 2021034473 A JP2021034473 A JP 2021034473A
Authority
JP
Japan
Prior art keywords
layer
type semiconductor
electrode
contact electrode
side contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019151151A
Other languages
English (en)
Other versions
JP6811293B1 (ja
Inventor
紀隆 丹羽
Noritaka Niwa
紀隆 丹羽
哲彦 稲津
Tetsuhiko Inazu
哲彦 稲津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Priority to JP2019151151A priority Critical patent/JP6811293B1/ja
Priority to US16/996,368 priority patent/US11387385B2/en
Priority to TW109128153A priority patent/TWI753536B/zh
Application granted granted Critical
Publication of JP6811293B1 publication Critical patent/JP6811293B1/ja
Publication of JP2021034473A publication Critical patent/JP2021034473A/ja
Priority to US17/835,317 priority patent/US11777060B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】半導体発光素子の信頼性を向上させる。【解決手段】半導体発光素子１０は、ｎ型ＡｌＧａＮ系半導体材料のｎ型半導体層２４と、ｎ型半導体層２４上に設けられるＡｌＧａＮ系半導体材料の活性層２６と、活性層２６上に設けられるｐ型半導体層２８と、ｐ型半導体層２８上に接触するＲｈで構成されるｐ側コンタクト電極３４と、ｐ側コンタクト電極３４を被覆するＴｉＮで構成されるｐ側電極被覆層３５と、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８およびｐ側電極被覆層３５を被覆する誘電体保護層４２と、ｐ側コンタクト電極３４上の誘電体保護層４２を貫通するｐ側開口４２ｐにおいてｐ側電極被覆層３５と接触するｐ側パッド電極４４と、を備える。【選択図】図１

Description

本発明は、半導体発光素子および半導体発光素子の製造方法に関する。
半導体発光素子は、基板上に積層されるｎ型半導体層、活性層およびｐ型半導体層を有し、ｐ型半導体層上にｐ側電極が設けられる。ＧａＮやＡｌＧａＮなどの窒化物半導体を用いる発光素子において、発光波長に対して高い反射効率を有するＲｈやＰｔなどがｐ側電極の材料として選択される。また、ｐ側電極の表面には絶縁性保護膜が形成される（例えば、特許文献１参照）。
特開２００７−３０００６３号
ＲｈやＰｔなどの白金族材料は、ｐ側電極の表面を被覆する誘電体保護層との密着性が低いため、ｐ側電極から誘電体保護層が剥離しやすく、発光素子の信頼性の低下につながりうる。
本発明はこうした課題に鑑みてなされたものであり、半導体発光素子の信頼性を向上させることを目的とする。
本発明のある態様の半導体発光素子は、ｎ型ＡｌＧａＮ系半導体材料のｎ型半導体層と、ｎ型半導体層上に設けられるＡｌＧａＮ系半導体材料の活性層と、活性層上に設けられるｐ型半導体層と、ｐ型半導体層上に接触するＲｈで構成されるｐ側コンタクト電極と、ｐ側コンタクト電極を被覆するＴｉＮで構成されるｐ側電極被覆層と、ｎ型半導体層、活性層、ｐ型半導体層およびｐ側電極被覆層を被覆する誘電体保護層と、ｐ側コンタクト電極上の誘電体保護層を貫通するｐ側開口においてｐ側電極被覆層と接触するｐ側パッド電極と、を備える。
この態様によると、Ｒｈで構成されるｐ側コンタクト電極と誘電体保護層の間にＴｉＮで構成されるｐ側電極被覆層を設けることで、ｐ側コンタクト電極に対する誘電体保護層の密着性を高めることができる。これにより、ｐ側コンタクト電極に対する誘電体保護層の剥離を防止し、誘電体保護層による封止機能を維持でき、半導体発光素子の信頼性を高めることができる。
ｐ側電極被覆層は、ｐ側コンタクト電極の上面および側面を被覆し、ｐ型半導体層と接触してもよい。
ｎ型半導体層上において活性層の形成領域とは異なる領域に設けられるｎ側コンタクト電極と、ｎ側コンタクト電極を被覆するＴｉＮで構成されるｎ側電極被覆層と、ｎ側コンタクト電極上の誘電体保護層を貫通するｎ側開口においてｎ側電極被覆層と接触するｎ側パッド電極と、をさらに備えてもよい。
ｐ側コンタクト電極の上面とｎ側コンタクト電極の上面の厚み方向の位置の差が１００ｎｍ以下であってもよい。
主面に凹凸パターンが形成されたパターン化サファイア基板をさらに備えてもよい。ｎ型半導体層は、パターン化サファイア基板の主面上に設けられてもよい。
本発明の別の態様は、半導体発光素子の製造方法である。この方法は、ｎ型ＡｌＧａＮ系半導体材料のｎ型半導体層上にＡｌＧａＮ系半導体材料の活性層を形成する工程と、活性層上にｐ型半導体層を形成する工程と、ｎ型半導体層上の一部領域が露出するようにｐ型半導体層および活性層の一部を除去する工程と、ｐ型半導体層上にＲｈで構成されるｐ側コンタクト電極を形成する工程と、ｐ側コンタクト電極を被覆するＴｉＮで構成されるｐ側電極被覆層を形成する工程と、ｎ型半導体層、活性層、ｐ型半導体層およびｐ側電極被覆層を被覆する誘電体保護層を形成する工程と、ｐ側コンタクト電極上の誘電体保護層を貫通するｐ側開口を形成する工程と、ｐ側開口にてｐ側電極被覆層に接触するｐ側パッド電極を形成する工程と、を備える。
この態様によると、Ｒｈで構成されるｐ側コンタクト電極と誘電体保護層の間にＴｉＮで構成されるｐ側電極被覆層を設けることで、ｐ側コンタクト電極に対する誘電体保護層の密着性を高めることができる。また、誘電体保護層をエッチングしてｐ側開口を形成する工程において、ｐ側電極被覆層を構成するＴｉＮがエッチングされにくく、エッチングによる副生成物も発生しにくい。その結果、ｐ側コンタクト電極とｐ側パッド電極の間の良好な電気的接続を実現でき、半導体発光素子の信頼性を高めることができる。
ｐ側電極被覆層は、スパッタリング法により形成されてもよい。
ｎ型半導体層上の一部領域にｎ側コンタクト電極を形成する工程と、ｎ側コンタクト電極を被覆するＴｉＮで構成されるｎ側電極被覆層を形成する工程と、ｎ側コンタクト電極上の誘電体保護層を貫通するｎ側開口を形成する工程と、ｎ側開口にてｎ側電極被覆層に接触するｎ側パッド電極を形成する工程と、をさらに備えてもよい。ｐ側電極被覆層およびｎ側電極被覆層は、同時に形成されてもよい。
本発明によれば、半導体発光素子の信頼性を向上できる。
実施の形態に係る半導体発光素子の構成を概略的に示す断面図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。 半導体発光素子の製造工程を概略的に示す図である。
以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、説明の理解を助けるため、各図面における各構成要素の寸法比は、必ずしも実際の発光素子の寸法比と一致しない。
本実施の形態に係る半導体発光素子は、中心波長λが約３６０ｎｍ以下となる「深紫外光」を発するように構成され、いわゆるＤＵＶ−ＬＥＤ（Deep UltraViolet-Light Emitting Diode）チップである。このような波長の深紫外光を出力するため、バンドギャップが約３．４ｅＶ以上となる窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料が用いられる。本実施の形態では、特に、中心波長λが約２４０ｎｍ〜３２０ｎｍの深紫外光を発する場合について示す。
本明細書において、「ＡｌＧａＮ系半導体材料」とは、少なくとも窒化アルミニウム（ＡｌＮ）および窒化ガリウム（ＧａＮ）を含有する半導体材料のことをいい、窒化インジウム（ＩｎＮ）などの他の材料を含有する半導体材料を含むものとする。したがって、本明細書にいう「ＡｌＧａＮ系半導体材料」は、例えば、Ｉｎ１−ｘ−ｙＡｌｘＧａｙＮ（０＜ｘ＋ｙ≦１、０＜ｘ＜１、０＜ｙ＜１）の組成で表すことができ、ＡｌＧａＮまたはＩｎＡｌＧａＮを含む。本明細書の「ＡｌＧａＮ系半導体材料」は、例えば、ＡｌＮおよびＧａＮのそれぞれのモル分率が１％以上であり、好ましくは５％以上、１０％以上または２０％以上である。
また、ＡｌＮを含有しない材料を区別するために「ＧａＮ系半導体材料」ということがある。「ＧａＮ系半導体材料」には、ＧａＮやＩｎＧａＮが含まれる。同様に、ＧａＮを含有しない材料を区別するために「ＡｌＮ系半導体材料」ということがある。「ＡｌＮ系半導体材料」には、ＡｌＮやＩｎＡｌＮが含まれる。
図１は、実施の形態に係る半導体発光素子１０の構成を概略的に示す断面図である。半導体発光素子１０は、基板２０と、ベース層２２と、ｎ型半導体層２４と、活性層２６と、ｐ型半導体層２８と、ｐ側コンタクト電極３４と、ｐ側電極被覆層３５と、ｎ側コンタクト電極３６と、ｎ側電極被覆層３９と、誘電体保護層４２と、ｐ側パッド電極４４と、ｎ側パッド電極４６とを備える。
図１において、矢印Ａで示される方向を「上下方向」または「厚み方向」ということがある。また、基板２０から見て、基板２０から離れる方向を上側、基板２０に向かう方向を下側ということがある。
基板２０は、半導体発光素子１０が発する深紫外光に対して透光性を有する基板であり、例えば、サファイア（Ａｌ２Ｏ３）基板である。基板２０は、第１主面２０ａと、第１主面２０ａとは反対側の第２主面２０ｂとを有する。第１主面２０ａは、ベース層２２からｐ型半導体層２８までの各層を成長させるための結晶成長面となる一主面である。第１主面２０ａには、深さおよびピッチがサブミクロン（１μｍ以下）である微細な凹凸パターンが形成されている。このような基板２０は、パターン化サファイア基板（ＰＳＳ；Patterned Sapphire Substrate）とも呼ばれる。第２主面２０ｂは、活性層２６が発する深紫外光を外部に取り出すための光取り出し面となる一主面である。なお、基板２０は、ＡｌＮ基板であってもよいし、ＡｌＧａＮ基板であってもよい。
ベース層２２は、基板２０の第１主面２０ａの上に設けられる。ベース層２２は、ｎ型半導体層２４を形成するための下地層（テンプレート層）である。ベース層２２は、例えば、アンドープのＡｌＮ層であり、具体的には高温成長させたＡｌＮ（ＨＴ−ＡｌＮ；High Temperature AlN）層である。ベース層２２は、ＡｌＮ層上に形成されるアンドープのＡｌＧａＮ層を含んでもよい。基板２０がＡｌＮ基板またはＡｌＧａＮ基板である場合、ベース層２２は、アンドープのＡｌＧａＮ層のみで構成されてもよい。つまり、ベース層２２は、アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含む。
ｎ型半導体層２４は、ベース層２２の上に設けられる。ｎ型半導体層２４は、ｎ型のＡｌＧａＮ系半導体材料層であり、例えば、ｎ型の不純物としてＳｉがドープされるＡｌＧａＮ層である。ｎ型半導体層２４は、活性層２６が発する深紫外光を透過するように組成比が選択され、例えば、ＡｌＮのモル分率が２５％以上、好ましくは、４０％以上または５０％以上となるように形成される。ｎ型半導体層２４は、活性層２６が発する深紫外光の波長よりも大きいバンドギャップを有し、例えば、バンドギャップが４．３ｅＶ以上となるように形成される。ｎ型半導体層２４は、ＡｌＮのモル分率が８０％以下、つまり、バンドギャップが５．５ｅＶ以下となるように形成されることが好ましく、ＡｌＮのモル分率が７０％以下（つまり、バンドギャップが５．２ｅＶ以下）となるように形成されることがより望ましい。ｎ型半導体層２４は、１μｍ〜３μｍ程度の厚さを有し、例えば、２μｍ程度の厚さを有する。
ｎ型半導体層２４は、不純物であるＳｉの濃度が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下となるように形成される。ｎ型半導体層２４は、Ｓｉ濃度が５×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下となるように形成されることが好ましく、７×１０１８／ｃｍ３以上２×１０１９／ｃｍ３以下となるように形成されることが好ましい。ある実施例において、ｎ型半導体層２４のＳｉ濃度は、１×１０１９／ｃｍ３前後であり、８×１０１８／ｃｍ３以上１．５×１０１９／ｃｍ３以下の範囲である。
ｎ型半導体層２４は、第１上面２４ａと、第２上面２４ｂとを有する。第１上面２４ａは、活性層２６が形成される部分であり、第２上面２４ｂは、活性層２６が形成される部分である。第１上面２４ａおよび第２上面２４ｂは、互いに高さが異なり、基板２０から第１上面２４ａまでの高さは、基板２０から第２上面２４ｂまでの高さよりも大きい。ここで、第１上面２４ａが位置する領域を「第１領域Ｗ１」と定義し、第２上面２４ｂが位置する領域を「第２領域Ｗ２」と定義する。第２領域Ｗ２は、第１領域Ｗ１に隣接している。
活性層２６は、ｎ型半導体層２４の第１上面２４ａの上に設けられる。活性層２６は、ＡｌＧａＮ系半導体材料で構成され、ｎ型半導体層２４とｐ型半導体層２８の間に挟まれてダブルへテロ接合構造を形成する。活性層２６は、波長３５５ｎｍ以下の深紫外光を出力するためにバンドギャップが３．４ｅＶ以上となるように構成され、例えば、波長３２０ｎｍ以下の深紫外光を出力できるようにＡｌＮ組成比が選択される。
活性層２６は、例えば、単層または多層の量子井戸構造を有し、アンドープのＡｌＧａＮ系半導体材料で形成される障壁層と、アンドープのＡｌＧａＮ系半導体材料で形成される井戸層の積層体で構成される。活性層２６は、例えば、ｎ型半導体層２４と直接接触する第１障壁層と、第１障壁層の上に設けられる第１井戸層とを含む。第１障壁層と第１井戸層の間に、井戸層および障壁層の一以上のペアが追加的に設けられてもよい。障壁層および井戸層は、１ｎｍ〜２０ｎｍ程度の厚さを有し、例えば、２ｎｍ〜１０ｎｍ程度の厚さを有する。
活性層２６は、ｐ型半導体層２８と直接接触する電子ブロック層をさらに含んでもよい。電子ブロック層は、アンドープのＡｌＧａＮ系半導体材料層であり、例えば、ＡｌＮのモル分率が４０％以上、好ましくは、５０％以上となるように形成される。電子ブロック層は、ＡｌＮのモル分率が８０％以上となるように形成されてもよく、ＧａＮを含有しないＡｌＮ系半導体材料で形成されてもよい。電子ブロック層は、１ｎｍ〜１０ｎｍ程度の厚さを有し、例えば、２ｎｍ〜５ｎｍ程度の厚さを有する。
ｐ型半導体層２８は、活性層２６の上に形成される。ｐ型半導体層２８は、ｐ型のＡｌＧａＮ系半導体材料層またはｐ型のＧａＮ系半導体材料層であり、例えば、ｐ型の不純物としてマグネシウム（Ｍｇ）がドープされるＡｌＧａＮ層またはＧａＮ層である。ｐ型半導体層２８は、ｐ型第１クラッド層３０と、ｐ型第２クラッド層３１と、ｐ型コンタクト層３２とを有する。ｐ型第１クラッド層３０、ｐ型第２クラッド層３１およびｐ型コンタクト層３２は、それぞれＡｌＮ比率が異なるよう構成される。
ｐ型第１クラッド層３０は、ｐ型第２クラッド層３１およびｐ型コンタクト層３２と比較してＡｌＮ比率の高いｐ型ＡｌＧａＮ層である。ｐ型第１クラッド層３０は、ｐ型半導体層２８において相対的に高ＡｌＮ比率であり、活性層２６が発する深紫外光を透過するように組成比が選択される。ｐ型第１クラッド層３０は、例えば、ＡｌＮのモル分率が４０％以上、好ましくは、５０％以上または６０％以上となるように形成される。ｐ型第１クラッド層３０のＡｌＮ比率は、例えば、ｎ型半導体層２４のＡｌＮ比率と同程度、または、ｎ型半導体層２４のＡｌＮ比率よりも大きい。ｐ型第１クラッド層３０のＡｌＮ比率は、７０％以上または８０％以上であってもよい。ｐ型第１クラッド層３０は、２０ｎｍ〜１００ｎｍ程度の厚さを有し、例えば、３０ｎｍ〜７０ｎｍ程度の厚さを有する。
ｐ型第２クラッド層３１は、ｐ型第１クラッド層３０よりもＡｌＮ比率が低く、ｐ型コンタクト層３２よりもＡｌＮ比率が高いｐ型ＡｌＧａＮ層である。すなわち、ｐ型第２クラッド層３１は、ｐ型半導体層２８においてＡｌＮ比率が中程度である。ｐ型第２クラッド層３１は、例えば、ＡｌＮのモル分率が２５％以上、好ましくは、４０％以上または５０％以上となるように形成される。ｐ型第２クラッド層３１のＡｌＮ比率は、例えば、ｎ型半導体層２４のＡｌＮ比率の±１０％程度となるように形成される。第２クラッド層３１は、５ｎｍ〜５０ｎｍ程度の厚さを有し、例えば、１０ｎｍ〜３０ｎｍ程度の厚さを有する。なお、ｐ型第２クラッド層３１が設けられなくてもよい。
ｐ型コンタクト層３２は、ｐ型第１クラッド層３０およびｐ型第２クラッド層３１と比較してＡｌＮ比率の低いｐ型ＡｌＧａＮ層またはｐ型ＧａＮ層である。すなわち、ｐ型コンタクト層３２は、ｐ型半導体層２８においてＡｌＮ比率が相対的に低い。ｐ型コンタクト層３２は、ｐ側コンタクト電極３４と良好なオーミック接触を得るためにＡｌＮ比率が２０％以下となるよう構成され、好ましくは、ＡｌＮ比率が１０％以下、５％以下または０％となるように形成される。つまり、ｐ型コンタクト層３２は、ＡｌＮを含有しないｐ型ＧａＮ系半導体材料で形成されうる。第２クラッド層３１は、５ｎｍ〜３０ｎｍ程度の厚さを有し、例えば、１０ｎｍ〜２０ｎｍ程度の厚さを有する。
ｐ側コンタクト電極３４は、ｐ型半導体層２８の上に設けられる。ｐ側コンタクト電極３４は、ｐ型半導体層２８（つまり、ｐ型コンタクト層３２）とオーミック接触可能であり、活性層２６が発する深紫外光に対する反射率が高い材料で構成される。このような特性の材料は限られているが、本発明者らの知見によれば、例えばロジウム（Ｒｈ）を用いることができる。ｐ側コンタクト電極３４をＲｈ層とすることで、ｐ型コンタクト層３２とのコンタクト抵抗を１×１０−２Ω・ｃｍ２以下（例えば１×１０−４Ω・ｃｍ２以下）にすることができ、波長２８０ｎｍの紫外光に対して６０％以上（例えば６０％〜６５％程度）の反射率を得ることができる。このとき、ｐ側コンタクト電極３４を構成するＲｈ層の厚さは、５０ｎｍ以上または１００ｎｍ以上であることが好ましい。
ｐ側コンタクト電極３４は、第１領域Ｗ１の内側に形成される。ここで、ｐ側コンタクト電極３４が形成される領域を「第３領域Ｗ３」と定義する。ｐ側コンタクト電極３４は、第３領域Ｗ３の全体にわたってｐ型半導体層２８とオーミック接触し、第３領域Ｗ３の全体にわたって深紫外光に対して高反射率となるように構成される。ｐ側コンタクト電極３４は、第３領域Ｗ３の全体にわたって厚さが均一となるように構成されることが好ましい。これにより、ｐ側コンタクト電極３４は、第３領域Ｗ３の全体において、活性層２６からの紫外光を反射させて基板２０の第２主面２０ｂに向かわせる高効率の反射電極として機能するとともに、低抵抗のコンタクト電極として機能できる。
ｐ側電極被覆層３５は、ｐ側コンタクト電極３４を被覆するように設けられる。ｐ側電極被覆層３５は、ｐ側コンタクト電極３４の上面３４ａおよび側面３４ｂの双方を被覆するように設けられる。ｐ側電極被覆層３５は、ｐ側コンタクト電極３４の外周においてｐ型半導体層２８と接触するように設けられる。ｐ側電極被覆層３５は、ｐ側コンタクト電極３４と誘電体保護層４２の界面の全体にわたって形成され、ｐ側コンタクト電極３４と誘電体保護層４２が直接接触しないように形成される。ｐ側電極被覆層３５は、導電性を有する窒化チタン（ＴｉＮ）で構成される。ｐ側電極被覆層３５の導電率は、１×１０−５Ω・ｍ以下であり、例えば４×１０−７Ω・ｍ程度である。ｐ側電極被覆層３５の厚みは、５ｎｍ以上であり、例えば１０ｎｍ〜１００ｎｍ程度である。
ｎ側コンタクト電極３６は、ｎ型半導体層２４の第２上面２４ｂの上に設けられる。ｎ側コンタクト電極３６は、活性層２６が設けられる第１領域Ｗ１とは異なる第２領域Ｗ２に設けられる。ｎ側コンタクト電極３６は、ｎ型半導体層２４とオーミック接触が可能であり、かつ、活性層２６が発する深紫外光に対する反射率が高い材料で構成される。ｎ側コンタクト電極３６は、ｎ型半導体層２４に直接接触するチタン（Ｔｉ）層３７と、Ｔｉ層３７に直接接触するアルミニウム（Ａｌ）層３８とを含む。
Ｔｉ層３７の厚さは１ｎｍ〜１０ｎｍ程度であり、５ｎｍ以下であることが好ましく、１ｎｍ〜２ｎｍであることがより好ましい。Ｔｉ層３７の厚さを小さくすることで、ｎ型半導体層２４から見たときのｎ側コンタクト電極３６の紫外光反射率を高めることができる。Ａｌ層３８の厚さは１００ｎｍ〜１０００ｎｍ程度であり、２００ｎｍ以上であることが好ましい。Ａｌ層の厚さを大きくすることで、ｎ側コンタクト電極３６の紫外光反射率を高めることができる。
ｎ側コンタクト電極３６は、第２領域Ｗ２の内側に形成される。ここで、ｎ側コンタクト電極３６が形成される領域を「第４領域Ｗ４」と定義する。ｎ側コンタクト電極３６は、第４領域Ｗ４の全体にわたってｎ型半導体層２４とオーミック接触する。ｎ側コンタクト電極３６としてＴｉ／Ａｌ層を用いることで、１×１０−２Ω・ｃｍ２以下（例えば１×１０−３Ω・ｃｍ２以下）のコンタクト抵抗を実現できる。ｎ側コンタクト電極３６は、第４領域Ｗ４の全体にわたって深紫外光に対して高反射率となるように構成される。ｎ側コンタクト電極３６は、Ｔｉ層３７の厚みを小さくすることにより、波長２８０ｎｍの紫外光に対して８０％以上（例えば８５％〜９０％程度）の反射率を得ることができる。
ｎ側コンタクト電極３６は、第４領域Ｗ４の全体にわたって均一に構成されることが好ましい。言いかえれば、ｎ側コンタクト電極３６を構成するＴｉ層３７およびＡｌ層３８は、第４領域Ｗ４の全体にわたって均一の厚みで積層されることが好ましい。これにより、ｎ側コンタクト電極３６は、第４領域Ｗ４の全体において、活性層２６からの紫外光を反射させて基板２０の第２主面２０ｂに向かわせる高効率の反射電極として機能するとともに、低抵抗のコンタクト電極として機能できる。なお、ｎ側コンタクト電極３６は、紫外光反射率の低下の要因となりうる金（Ａｕ）を含有しないことが好ましい。
ｎ側電極被覆層３９は、ｎ側コンタクト電極３６を被覆するように設けられる。ｎ側電極被覆層３９は、ｎ側コンタクト電極３６の上面３６ａおよび側面３６ｂの双方を被覆するように設けられる。ｎ側電極被覆層３９は、ｎ側コンタクト電極３６の外周においてｎ型半導体層２４と接触するように設けられる。ｎ側電極被覆層３９は、ｎ側コンタクト電極３６と誘電体保護層４２の界面の全体にわたって形成され、ｐ側コンタクト電極３４と誘電体保護層４２が直接接触しないように形成される。ｎ側電極被覆層３９は、導電性を有する窒化チタン（ＴｉＮ）で構成される。ｎ側電極被覆層３９の導電率は、１×１０−５Ω・ｍ以下であり、例えば４×１０−７Ω・ｍ程度である。ｎ側電極被覆層３９の厚みは、５ｎｍ以上であり、例えば１０ｎｍ〜１００ｎｍ程度である。
誘電体保護層４２は、ｎ型半導体層２４の第２上面２４ｂと、ｎ型半導体層２４、活性層２６およびｐ型半導体層２８の側面（メサ面１２ともいう）と、ｐ側電極被覆層３５の表面（上面および側面）と、ｎ側電極被覆層３９の表面（上面および側面）とを被覆するように設けられる。図１では、メサ面１２が基板２０に対して垂直となるように示されているが、メサ面１２は基板２０に対して所定の傾斜角で傾斜していてもよい。メサ面１２の傾斜角は、例えば、４０度以上５５度未満であってもよい。
誘電体保護層４２は、酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸窒化アルミニウム（ＡｌＯＮ）、窒化アルミニウム（ＡｌＮ）などの誘電体材料で構成される。誘電体保護層４２の厚さは、例えば１００ｎｍ以上であり、２００ｎｍ以上、３００ｎｍ以上または５００ｎｍ以上である。誘電体保護層４２の厚さは、例えば２μｍ以下、１μｍ以下または８００ｎｍ以下である。誘電体保護層４２の厚みを大きくすることで、ｎ型半導体層２４の上に形成される各層の表面を好適に被覆して保護できる。
誘電体保護層４２は、活性層２６よりも深紫外光に対する屈折率が低い材料で構成される。活性層２６を構成するＡｌＧａＮ系半導体材料の屈折率は組成比によるが２．１〜２．５６程度である。一方、誘電体保護層４２を構成しうるＳｉＯ２の波長２８０ｎｍの紫外光に対する屈折率は１．４程度であり、ＳｉＯＮの波長２８０ｎｍの紫外光に対する屈折率は１．４〜２．１程度であり、Ａｌ２Ｏ３の波長２８０ｎｍの紫外光に対する屈折率は１．８程度である。低屈折率の誘電体保護層４２を設けることで、活性層２６と誘電体保護層４２の界面でより多くの紫外光を全反射させ、光取り出し面である基板２０の第２主面２０ｂに向かわせることができる。特に、ＳｉＯ２は活性層２６との屈折率差が大きいため、反射特性をより高めることができる。
誘電体保護層４２は、単層で構成されてもよいし、複数層で構成されてもよい。誘電体保護層４２は、例えば、第１保護層と、第１保護層を被覆する第２保護層とを有してもよい。第１保護層は、メサ面１２と直接接触し、原子層堆積（ＡＬＤ；Atomic Layer Deposition）法を用いて形成される膜密度の高い緻密な構造を有する。第１保護層は、例えば耐湿性の優れたＡｌ２Ｏ３で構成される。第１保護層の厚みは、５０ｎｍ以下とすることができ、例えば、１０ｎｍ〜３０ｎｍ程度とすることができる。第２保護層は、第１保護層に比べて厚く形成される。第２保護層の厚みは、１００ｎｍ以上であり、例えば５００ｎｍ〜１０００ｎｍ程度である。第２保護層は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ＡｌＯＮまたはＡｌＮで構成することができ、化学気相成長（ＣＶＤ;Chemical Vapor Deposition）法などの周知の技術を用いて形成できる。
ＡＬＤ法によりＡｌ２Ｏ３層を形成する場合、トリメチルアルミニウム（ＴＭＡ）などの有機アルミニウム化合物を投入する第１工程と、Ｏ２プラズマ、Ｏ３またはＨ２Ｏなどの酸素源を投入する第２工程とが交互に繰り返される。このとき、第１工程を最初に実行することで、Ａｌ２Ｏ３層で被覆されるべき表面が最初にＴＭＡで被覆されるようにしてもよい。つまり、最初に第２工程を実行することでＡｌ２Ｏ３層で被覆されるべき表面がＯ２プラズマ等によって酸化されたり、エッチングされたりすることによるダメージが生じないようにしてもよい。特に、メサ面１２と直接接触する第１保護層の形成時に最初にＴＭＡを投入することで、活性層２６に対するダメージを防ぐことができる。
誘電体保護層４２は、上述の第２保護層を被覆する第３保護層をさらに有してもよい。第３保護層は、第２保護層と異なる材料で構成され、第２保護層に発生しうるピンホールを塞ぐように機能する。第３保護層は、ＳｉＮやＡｌＮなどの窒化物で構成され、ＣＶＤ法などの周知の技術を用いて形成できる。例えば、第１保護層がＡｌ２Ｏ３で構成され、第２保護層がＳｉＯ２で構成される場合、第３保護層はＳｉＮで構成される。第２保護層の紫外光に対する屈折率は、第１保護層および第３保護層の紫外光に対する屈折率よりも小さい。波長２８０ｎｍの紫外光に対して、ＳｉＯ２の屈折率は１．４９であり、Ａｌ２Ｏ３の屈折率は１．８２であり、ＳｉＮの屈折率は２．１８である。したがって、ＳｉＯ２で構成される第２保護層の屈折率（１．４９）は、Ａｌ２Ｏ３で構成される第１保護層の屈折率（１．８２）よりも小さく、ＳｉＮで構成される第３保護層の屈折率（２．１８）よりも小さい。第３保護層の紫外光に対する屈折率は、第１保護層の屈折率よりも大きい。第３保護層の厚さは、第２保護層の厚さより小さくてもよく、例えば５０ｎｍ〜２００ｎｍ程度とすることができる。第３保護層の厚さは、第１保護層の厚さより大きくてもよい。誘電体保護層４２をＡｌ２Ｏ３／ＳｉＯ２／ＳｉＮの三層構造とすることで、製造工程を過度に複雑化させることなく、封止性および耐湿性の優れた保護機能を提供できる。
ｐ側パッド電極４４およびｎ側パッド電極４６（総称してパッド電極ともいう）は、半導体発光素子１０をパッケージ基板などに実装する際にボンディング接合される部分である。ｐ側パッド電極４４は、ｐ側コンタクト電極３４の上に設けられる。ｐ側パッド電極４４は、誘電体保護層４２を貫通するｐ側開口４２ｐにおいてｐ側電極被覆層３５と接触し、ｐ側コンタクト電極３４と電気的に接続される。ｎ側パッド電極４６は、ｎ側コンタクト電極３６の上に設けられる。ｎ側パッド電極４６は、誘電体保護層４２を貫通するｎ側開口４２ｎにおいてｎ側電極被覆層３９と接触し、ｎ側コンタクト電極３６と電気的に接続される。
パッド電極４４，４６は、耐腐食性の観点からＡｕを含有するように構成され、例えば、Ｎｉ／Ａｕ、Ｔｉ／ＡｕまたはＴｉ／Ｐｔ／Ａｕの積層構造で構成される。パッド電極４４，４６が金錫（ＡｕＳｎ）で接合される場合、金属接合材となるＡｕＳｎ層をパッド電極４４，４６が含んでもよい。
ｐ側コンタクト電極３４およびｎ側コンタクト電極３６は、それぞれの電極の上面３４ａ，上面３６ａの厚み方向の位置の差が１００ｎｍ以下となるように構成され、好ましくは５０ｎｍ以下となるように構成される。例えば、ｐ側コンタクト電極３４の上面３４ａとｎ側コンタクト電極３６の上面３６ａの厚み方向の位置の差は、ｎ側コンタクト電極３６の厚みの半分以下、好ましくは１／４以下となるように構成される。図示する例では、ｐ側コンタクト電極３４の上面３４ａとｎ側コンタクト電極３６の上面３６ａの厚み方向の位置が実質的に同じであり、厚み方向の位置（つまり、高さ）の差が５０ｎｍ以下である。ｐ側コンタクト電極３４およびｎ側コンタクト電極３６の上面３４ａ，３６ａの厚み方向の位置（つまり、高さ）を揃えることで、ｐ側パッド電極４４およびｎ側パッド電極４６の上面の厚み方向の位置（つまり、高さ）を揃えることが容易となる。これにより、半導体発光素子１０を実装基板などにボンディング接合する際に、ｐ側パッド電極４４およびｎ側パッド電極４６の高さ位置が異なることによる半導体発光素子１０の傾きの発生を抑制できる。また、実装基板に実装される半導体発光素子１０の傾きを抑制することで、実装基板からの半導体発光素子１０の剥離を防止できる。
つづいて、半導体発光素子１０の製造方法について説明する。図２〜図８は、半導体発光素子１０の製造工程を概略的に示す図である。図２において、まず、基板２０の第１主面２０ａの上にベース層２２、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８（ｐ型第１クラッド層３０、ｐ型第２クラッド層３１およびｐ型コンタクト層３２）を順に形成する。
基板２０は、パターン化サファイア基板であり、ＡｌＧａＮ系半導体材料を形成するための成長基板である。ベース層２２は、例えば、高温成長させたＡｌＮ（ＨＴ−ＡｌＮ）層と、アンドープのＡｌＧａＮ（ｕ−ＡｌＧａＮ）層とを含む。ｎ型半導体層２４、活性層２６およびｐ型半導体層２８は、ＡｌＧａＮ系半導体材料、ＡｌＮ系半導体材料またはＧａＮ系半導体材料で形成される層であり、有機金属化学気相成長（ＭＯＶＰＥ；Metal Organic Vapor Phase Epitaxy）法や、分子線エピタキシ（ＭＢＥ；Molecular Beam Epitaxy）法などの周知のエピタキシャル成長法を用いて形成できる。
次に、図３に示すように、ｐ型半導体層２８上の第１領域Ｗ１にマスク５０を形成し、マスク５０の上からｐ型半導体層２８および活性層２６をドライエッチングにより除去する。マスク５０は、例えば、公知のフォトリソグラフィ技術を用いて形成できる。ドライエッチングは、第２領域Ｗ２においてｎ型半導体層２４が露出するまで実行される。これにより、ｎ型半導体層２４の第２上面２４ｂが形成される。また、第１領域Ｗ１にメサ面１２を有する活性層２６およびｐ型半導体層２８が形成される。メサ面１２を形成する工程では、エッチングガスのプラズマ化による反応性イオンエッチングを用いることができ、例えば、誘導結合型プラズマ（ＩＣＰ；Inductively Coupled Plasma）エッチングを用いることができる。ドライエッチングの実行後、マスク５０が除去される。
次に、図４に示すように、第３領域Ｗ３に開口５１を有するマスク５２を形成し、ｐ型半導体層２８の上の第３領域Ｗ３にｐ側コンタクト電極３４を形成する。マスク５２は、例えば、公知のフォトリソグラフィ技術を用いて形成できる。ｐ側コンタクト電極３４は、スパッタリング法や電子ビーム（ＥＢ；Electron Beam）蒸着法で形成することができる。ｐ側コンタクト電極３４をメサ面１２の形成直後にｐ型半導体層２８の上に形成することで、ｐ型半導体層２８とｐ側コンタクト電極３４の間で良好なオーミック接触を実現できる。ｐ側コンタクト電極３４を形成してマスク５２を除去した後、ｐ側コンタクト電極３４にアニール処理が施される。
次に、図５に示すように、第４領域Ｗ４に開口５３を有するマスク５４を形成し、ｎ型半導体層２４の第２上面２４ｂの第４領域Ｗ４にｎ側コンタクト電極３６を形成する。マスク５４は、例えば、公知のフォトリソグラフィ技術を用いて形成できる。まず、ｎ型半導体層２４の第２上面２４ｂの上にＴｉ層３７を形成し、次にＴｉ層３７の上にＡｌ層３８を形成する。これらの層はスパッタリング法やＥＢ蒸着法で形成される。なお、これらの層をスパッタリング法で形成することにより、ＥＢ蒸着法を用いる場合よりも膜密度の低い金属層を形成でき、相対的に低いアニール温度でより優れたコンタクト抵抗を実現できる。
つづいて、マスク５４を除去し、ｎ側コンタクト電極３６にアニール処理を施す。ｎ側コンタクト電極３６のアニール処理は、Ａｌの融点（約６６０℃）未満の温度で実行され、５６０℃以上６５０℃以下の温度でアニールすることが好ましい。Ａｌ層３８の膜密度を２．７ｇ／ｃｍ３未満とし、アニール温度を５６０℃以上６５０℃以下とすることで、ｎ側コンタクト電極３６のコンタクト抵抗を１×１０−２Ω・ｃｍ２以下にすることができる。また、アニール温度を５６０℃以上６５０℃以下とすることで、アニール後のｎ側コンタクト電極３６の平坦性を高め、紫外光反射率を８０％以上にすることができる。
次に、図６に示すように、第５領域Ｗ５に第１開口５５ｐを有し、第６領域Ｗ６に第２開口５５ｎを有するマスク５６を形成する。マスク５６は、例えば、公知のフォトリソグラフィ技術を用いて形成できる。つづいて、第１開口５５ｐにおいてｐ側コンタクト電極３４を被覆するｐ側電極被覆層３５を形成し、第２開口５５ｎにおいてｎ側コンタクト電極３６を被覆するｎ側コンタクト電極３６を形成する。ｐ側電極被覆層３５が形成される第５領域Ｗ５は、第１領域Ｗ１よりも狭いが第３領域Ｗ３よりも広い。これにより、ｐ側コンタクト電極３４の上面３４ａおよび側面３４ｂの双方を被覆するｐ側電極被覆層３５を形成できる。同様に、ｎ側コンタクト電極３６が形成される第６領域Ｗ６は、第２領域Ｗ２よりも狭いが第４領域Ｗ４よりも広い。これにより、ｎ側コンタクト電極３６の上面３６ａおよび側面３６ｂの双方を被覆するｎ側電極被覆層３９を形成できる。
ｐ側電極被覆層３５およびｎ側電極被覆層３９は、導電性のＴｉＮ層であり、例えば、反応性スパッタリング法により形成できる。ｐ側電極被覆層３５およびｎ側電極被覆層３９は、マスク５６を用いて同じ工程で同時に形成される。ｐ側電極被覆層３５およびｎ側電極被覆層３９の形成後、マスク５６が除去される。なお、ｐ側電極被覆層３５およびｎ側電極被覆層３９は、それぞれが別工程で形成されてもよい。
次に、図７に示すように、誘電体保護層４２を形成する。誘電体保護層４２は、素子構造の上面の全体を被覆するように形成される。誘電体保護層４２は、ｐ側電極被覆層３５およびｎ側電極被覆層３９の表面（上面および側面）を被覆するとともに、活性層２６およびｐ型半導体層２８のメサ面１２を含む露出面を被覆するように設けられる。誘電体保護層４２は、ｎ型半導体層２４の第２上面２４ｂの少なくとも一部を被覆するように設けられる。誘電体保護層４２は、単層でもよいし、複数の保護層の積層体であってもよい。誘電体保護層４２が複数の保護層を有する場合、第１保護層を形成し、第１保護層の上を被覆するように第２保護層を形成してもよい。さらに、第２保護層の上を被覆するように第３保護層を形成してもよい。
次に、図８に示されるように、開口５７ｐ，５７ｎを有するマスク５８を形成し、誘電体保護層４２の一部を除去することでｐ側開口４２ｐおよびｎ側開口４２ｎが形成される。マスク５８は、例えば、公知のフォトリソグラフィ技術を用いて形成できる。マスク５８の開口５７ｐ，５７ｎは、ｐ側コンタクト電極３４およびｎ側コンタクト電極３６の上に位置する。誘電体保護層４２の一部は、六フッ化エタン（Ｃ２Ｆ６）などのフッ素系のエッチングガスを用いてドライエッチングにより除去できる。このドライエッチング工程にて、ｐ側電極被覆層３５およびｎ側電極被覆層３９を構成するＴｉＮがドライエッチングのストップ層として機能する。ＴｉＮは、フッ素系のエッチングガスとの反応性が低いため、エッチングによる副生成物も発生しにくい。そのため、ドライエッチングの実行後であっても、ｐ側電極被覆層３５およびｎ側電極被覆層３９の露出面を高品質にできる。また、ｐ側コンタクト電極３４およびｎ側コンタクト電極３６へのダメージを防ぐことができ、低抵抗かつ高反射率のコンタクト電極を維持できる。
なお、誘電体保護層４２が複数の保護層を有する場合、複数の保護層のそれぞれをドライエッチングするためのマスクを別々に形成してもよい。例えば、誘電体保護層４２が第１保護層、第２保護層および第３保護層を有する場合、まず、第３保護層をドライエッチングするための第１マスクを形成する。第１マスクを用いて第３保護層をドライエッチングし、第２保護層が露出するように第３保護層に第３開口を形成する。第３保護層のドライエッチング後に第１マスクが除去される。次に、第２保護層をドライエッチングするための第２マスクを形成する。第２マスクは、第３保護層を完全に被覆するよう形成され、第３保護層の第３開口における側壁を被覆するように形成される。したがって、第２マスクの開口幅は、第３開口の開口幅よりも小さい。その後、第２マスクを用いて第２保護層をドライエッチングし、第１保護層が露出するように第２保護層に第２開口を形成する。第２開口の開口幅は、第３開口の開口幅よりも小さい。第２保護層のドライエッチング後に第２マスクが除去される。つづいて、第１保護層をドライエッチングするための第３マスクを形成する。第３マスクは、第２保護層および第３保護層を完全に被覆するよう形成され、第２保護層の第２開口における側壁および第３保護層の第３開口における側壁を被覆するように形成される。その後、第３マスクを用いて第１保護層をドライエッチングし、ｐ側電極被覆層３５およびｎ側電極被覆層３９が露出するように第１開口を形成する。第１開口の開口幅は、第２開口および第３開口の開口幅よりも小さい。第１保護層のドライエッチング後に第３マスクが除去される。これにより、第１開口、第２開口および第３開口が連通するｐ側開口４２ｐおよびｎ側開口４２ｎが形成される。
つづいて、ｐ側開口４２ｐにおいてｐ側電極被覆層３５の上にｐ側パッド電極４４を形成し、ｎ側開口４２ｎにおいてｎ側電極被覆層３９の上にｎ側パッド電極４６を形成する。パッド電極４４，４６は、例えば、まず、Ｎｉ層またはＴｉ層を堆積し、その上にＡｕ層を堆積することで形成できる。Ａｕ層の上にさらに別の金属層が設けられてもよく、例えば、Ｓｎ層、ＡｕＳｎ層、Ｓｎ／Ａｕの積層構造を形成してもよい。パッド電極４４，４６は、マスク５８を利用して形成されてもよいし、マスク５８とは別のレジストマスクを利用して形成されてもよい。パッド電極４４，４６の形成後、マスク５８または別のレジストマスクが除去される。以上の工程により、図１に示す半導体発光素子１０ができあがる。
本実施の形態によれば、コンタクト電極３４，３６と誘電体保護層４２の間にＴｉＮで構成される電極被覆層３５，３９が設けられるため、コンタクト電極３４，３６に対する誘電体保護層４２の密着性を高めることができる。特に、ｐ側コンタクト電極３４を構成するＲｈは、シリコンまたはアルミニウムの酸化物、酸窒化物、窒化物といった誘電体材料との密着性が低い。そのため、ｐ側コンタクト電極３４に誘電体保護層４２が直接接触する構造の場合、ｐ側コンタクト電極３４から誘電体保護層４２が剥離しやすく、誘電体保護層４２による絶縁性や耐湿性といった封止機能が低下してしまう。一方、ＴｉＮは、誘電体保護層４２に対する密着性が高く、コンタクト電極３４，３６に対する密着性も優れている。したがって、ＴｉＮで構成される電極被覆層３５，３９を設けることで、誘電体保護層４２の剥離を防止でき、誘電体保護層４２よる封止機能の低下を防ぐことができる。これにより、半導体発光素子１０の信頼性を高めることができる。
なお、電極被覆層３５，３９として、チタン（Ｔｉ）や白金（Ｐｔ）などの金属を用いることも考えられる。Ｔｉは誘電体保護層４２に対する密着性が高い材料であるが、誘電体保護層４２のドライエッチングに用いるフッ素系のエッチングガスと反応し、腐食や副生成物が生じうる。その結果、パッド電極４４，４６との電気的接続性が低下するおそれがあり、また、コンタクト電極３４，３６にダメージが生じるおそれがある。一方、Ｐｔなどの白金族材料の場合、誘電体保護層４２のドライエッチングに用いるフッ素系のエッチングガスと反応しないが、誘電体保護層４２に対する密着性が低いため、誘電体保護層４２の剥離を防止できない。電極被覆層３５，３９として、導電性のＴｉＮを用いることで、ドライエッチングに対する耐腐食性と誘電体保護層４２に対する密着性を両立させることができる。また、ＴｉＮは耐湿性に優れているため、コンタクト電極３４，３６の耐湿性を高めることもできる。
以上、本発明を実施例にもとづいて説明した。本発明は上述の実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。
上述の実施の形態では、図３に示されるメサ面１２を形成した後、図４に示されるｐ側コンタクト電極３４を形成する製造方法を示した。別の実施の形態では、メサ面１２を形成する前にｐ側コンタクト電極３４を形成してもよい。この場合、基板２０の上にベース層２２、ｎ型半導体層２４、活性層２６およびｐ型半導体層２８を形成し、ｐ型半導体層２８の上の一部領域（第３領域Ｗ３）にｐ側コンタクト電極３４を形成する。その後、ｐ型半導体層２８およびｐ側コンタクト電極３４の上にマスクを形成し、ｐ側コンタクト電極３４が形成されていない領域（第２領域Ｗ２）の活性層２６およびｐ型半導体層２８をドライエッチングすることにより、メサ面１２を形成する。ｐ側コンタクト電極３４のアニール処理は、メサ面１２の形成前であってもよいし、形成後であってもよい。その後、図５〜図８に示される工程を実行することで、図１に示される半導体発光素子１０ができあがる。
１０…半導体発光素子、２０…基板、２４…ｎ型半導体層、２６…活性層、２８…ｐ型半導体層、３２…ｐ型コンタクト層、３４…ｐ側コンタクト電極、３５…ｐ側電極被覆層、３６…ｎ側コンタクト電極、３９…ｎ側電極被覆層、４２…誘電体保護層、４２ｐ…ｐ側開口、４２ｎ…ｎ側開口、４４…ｐ側パッド電極、４６…ｎ側パッド電極。

Claims (8)

  1. ｎ型ＡｌＧａＮ系半導体材料のｎ型半導体層と、
    前記ｎ型半導体層上に設けられるＡｌＧａＮ系半導体材料の活性層と、
    前記活性層上に設けられるｐ型半導体層と、
    前記ｐ型半導体層上に接触するＲｈで構成されるｐ側コンタクト電極と、
    前記ｐ側コンタクト電極を被覆するＴｉＮで構成されるｐ側電極被覆層と、
    前記ｎ型半導体層、前記活性層、前記ｐ型半導体層および前記ｐ側電極被覆層を被覆する誘電体保護層と、
    前記ｐ側コンタクト電極上の前記誘電体保護層を貫通するｐ側開口において前記ｐ側電極被覆層と接触するｐ側パッド電極と、を備えることを特徴とする半導体発光素子。
  2. 前記ｐ側電極被覆層は、前記ｐ側コンタクト電極の上面および側面を被覆し、前記ｐ型半導体層と接触することを特徴とする請求項１に記載の半導体発光素子。
  3. 前記ｎ型半導体層上において前記活性層の形成領域とは異なる領域に設けられるｎ側コンタクト電極と、
    前記ｎ側コンタクト電極を被覆するＴｉＮで構成されるｎ側電極被覆層と、
    前記ｎ側コンタクト電極上の前記誘電体保護層を貫通するｎ側開口において前記ｎ側電極被覆層と接触するｎ側パッド電極と、をさらに備えることを特徴とする請求項１または２に記載の半導体発光素子。
  4. 前記ｐ側コンタクト電極の上面と前記ｎ側コンタクト電極の上面の厚み方向の位置の差が１００ｎｍ以下であることを特徴とする請求項３に記載の半導体発光素子。
  5. 主面に凹凸パターンが形成されたパターン化サファイア基板をさらに備え、
    前記ｎ型半導体層は、前記パターン化サファイア基板の前記主面上に設けられることを特徴とする請求項１から４のいずれか一項に記載の半導体発光素子。
  6. ｎ型ＡｌＧａＮ系半導体材料のｎ型半導体層上にＡｌＧａＮ系半導体材料の活性層を形成する工程と、
    前記活性層上にｐ型半導体層を形成する工程と、
    前記ｎ型半導体層上の一部領域が露出するように前記ｐ型半導体層および前記活性層の一部を除去する工程と、
    前記ｐ型半導体層上にＲｈで構成されるｐ側コンタクト電極を形成する工程と、
    前記ｐ側コンタクト電極を被覆するＴｉＮで構成されるｐ側電極被覆層を形成する工程と、
    前記ｎ型半導体層、前記活性層、前記ｐ型半導体層および前記ｐ側電極被覆層を被覆する誘電体保護層を形成する工程と、
    前記ｐ側コンタクト電極上の前記誘電体保護層を貫通するｐ側開口を形成する工程と、
    前記ｐ側開口にて前記ｐ側電極被覆層に接触するｐ側パッド電極を形成する工程と、を備えることを特徴とする半導体発光素子の製造方法。
  7. 前記ｐ側電極被覆層は、スパッタリング法により形成されることを特徴とする請求項６に記載の半導体発光素子の製造方法。
  8. 前記ｎ型半導体層上の前記一部領域にｎ側コンタクト電極を形成する工程と、
    前記ｎ側コンタクト電極を被覆するＴｉＮで構成されるｎ側電極被覆層を形成する工程と、
    前記ｎ側コンタクト電極上の前記誘電体保護層を貫通するｎ側開口を形成する工程と、
    前記ｎ側開口にて前記ｎ側電極被覆層に接触するｎ側パッド電極を形成する工程と、をさらに備え、
    前記ｐ側電極被覆層および前記ｎ側電極被覆層は、同時に形成されることを特徴とする請求項６または７に記載の半導体発光素子の製造方法。
JP2019151151A 2019-08-21 2019-08-21 半導体発光素子および半導体発光素子の製造方法 Active JP6811293B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019151151A JP6811293B1 (ja) 2019-08-21 2019-08-21 半導体発光素子および半導体発光素子の製造方法
US16/996,368 US11387385B2 (en) 2019-08-21 2020-08-18 Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
TW109128153A TWI753536B (zh) 2019-08-21 2020-08-19 半導體發光元件以及半導體發光元件的製造方法
US17/835,317 US11777060B2 (en) 2019-08-21 2022-06-08 Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019151151A JP6811293B1 (ja) 2019-08-21 2019-08-21 半導体発光素子および半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP6811293B1 JP6811293B1 (ja) 2021-01-13
JP2021034473A true JP2021034473A (ja) 2021-03-01

Family

ID=74096231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019151151A Active JP6811293B1 (ja) 2019-08-21 2019-08-21 半導体発光素子および半導体発光素子の製造方法

Country Status (3)

Country Link
US (2) US11387385B2 (ja)
JP (1) JP6811293B1 (ja)
TW (1) TWI753536B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7269414B1 (ja) 2022-04-28 2023-05-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7344937B2 (ja) 2021-07-30 2023-09-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7344936B2 (ja) 2021-07-30 2023-09-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7345524B2 (ja) 2021-07-30 2023-09-15 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7448832B2 (ja) 2022-01-31 2024-03-13 日亜化学工業株式会社 発光素子

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7050250B2 (ja) * 2020-02-07 2022-04-08 日亜化学工業株式会社 発光装置
JP6839320B1 (ja) 2020-05-13 2021-03-03 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6892538B1 (ja) * 2020-05-13 2021-06-23 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
US20220246799A1 (en) * 2021-01-29 2022-08-04 PlayNitride Display Co., Ltd. Micro light-emitting diode and display panel

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108905A (ja) * 2006-10-25 2008-05-08 Nichia Chem Ind Ltd 半導体発光素子
JP2008192782A (ja) * 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するｉｉｉ族窒化物系化合物半導体発光素子
JP2011100824A (ja) * 2009-11-05 2011-05-19 Showa Denko Kk 半導体発光素子および半導体発光素子の製造方法
JP2011181584A (ja) * 2010-02-26 2011-09-15 Nichia Corp 窒化物半導体素子及びその製造方法
JP2013254893A (ja) * 2012-06-08 2013-12-19 Toyoda Gosei Co Ltd 発光装置の製造方法
US20140231849A1 (en) * 2013-02-15 2014-08-21 Samsung Electronics Co., Ltd. Semiconductor light-emitting devices
JP2019062176A (ja) * 2017-09-27 2019-04-18 日亜化学工業株式会社 発光素子の製造方法
JP2019207925A (ja) * 2018-05-29 2019-12-05 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335048A (ja) * 2001-03-06 2002-11-22 Sony Corp 窒化物系半導体レーザ素子及びその製造方法
KR100601945B1 (ko) 2004-03-10 2006-07-14 삼성전자주식회사 탑에미트형 질화물계 발광소자 및 그 제조방법
JP5162909B2 (ja) * 2006-04-03 2013-03-13 豊田合成株式会社 半導体発光素子
JP4908381B2 (ja) * 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP6237181B2 (ja) * 2013-12-06 2017-11-29 日亜化学工業株式会社 発光装置の製造方法
KR102162437B1 (ko) 2014-05-15 2020-10-07 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
JP2017050439A (ja) * 2015-09-03 2017-03-09 豊田合成株式会社 紫外発光素子およびその製造方法
KR102471102B1 (ko) * 2015-10-23 2022-11-25 서울바이오시스 주식회사 분포 브래그 반사기를 가지는 발광 다이오드 칩
JP2018049958A (ja) * 2016-09-21 2018-03-29 豊田合成株式会社 発光素子
US11257985B2 (en) * 2016-12-05 2022-02-22 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor element and sensing device having a light emitting unit and a sensor unit
US11398581B2 (en) * 2017-11-02 2022-07-26 Lg Innotek Co., Ltd. Semiconductor device
US11387386B2 (en) * 2019-01-07 2022-07-12 Nikkiso Co., Ltd. Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP6902569B2 (ja) * 2019-04-17 2021-07-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6780083B1 (ja) * 2019-06-11 2020-11-04 日機装株式会社 半導体発光素子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108905A (ja) * 2006-10-25 2008-05-08 Nichia Chem Ind Ltd 半導体発光素子
JP2008192782A (ja) * 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するｉｉｉ族窒化物系化合物半導体発光素子
JP2011100824A (ja) * 2009-11-05 2011-05-19 Showa Denko Kk 半導体発光素子および半導体発光素子の製造方法
JP2011181584A (ja) * 2010-02-26 2011-09-15 Nichia Corp 窒化物半導体素子及びその製造方法
JP2013254893A (ja) * 2012-06-08 2013-12-19 Toyoda Gosei Co Ltd 発光装置の製造方法
US20140231849A1 (en) * 2013-02-15 2014-08-21 Samsung Electronics Co., Ltd. Semiconductor light-emitting devices
JP2019062176A (ja) * 2017-09-27 2019-04-18 日亜化学工業株式会社 発光素子の製造方法
JP2019207925A (ja) * 2018-05-29 2019-12-05 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7344937B2 (ja) 2021-07-30 2023-09-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7344936B2 (ja) 2021-07-30 2023-09-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7345524B2 (ja) 2021-07-30 2023-09-15 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7448832B2 (ja) 2022-01-31 2024-03-13 日亜化学工業株式会社 発光素子
JP7269414B1 (ja) 2022-04-28 2023-05-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP2023163403A (ja) * 2022-04-28 2023-11-10 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Also Published As

Publication number Publication date
US20210057609A1 (en) 2021-02-25
US11387385B2 (en) 2022-07-12
US11777060B2 (en) 2023-10-03
TWI753536B (zh) 2022-01-21
TW202123491A (zh) 2021-06-16
JP6811293B1 (ja) 2021-01-13
US20220320375A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
JP6811293B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7307662B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6902569B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6892538B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7312056B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6839320B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7146589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6995227B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2019207925A (ja) 半導体発光素子および半導体発光素子の製造方法
JP7146562B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7345524B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7344937B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7296002B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7296001B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US20230231077A1 (en) Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
JP2024054527A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2024054528A (ja) 半導体発光素子および半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200312

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200312

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201013

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201214

R150 Certificate of patent or registration of utility model

Ref document number: 6811293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250