JP2005166972A

JP2005166972A - 半導体装置の製造方法

Info

Publication number: JP2005166972A
Application number: JP2003404040A
Authority: JP
Inventors: Takahiro Kitazawa; 貴博北沢
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-12-03
Filing date: 2003-12-03
Publication date: 2005-06-23

Abstract

【課題】半導体デバイスにおいて、金属配線や金属電極を形成する際、剥離液の浸漬によるリフトオフ工法では、側壁付着物(バリ)が発生する。そのため、バリの発生を無くした金属配線や金属電極の製造方法を提供することを目的とする。
【解決手段】フォトレジスト１０３によるパターンに金属膜を蒸着し、炭酸ガス微粒子１０７を吹き付けることにより、瞬時にフォトレジスト１０３と金属膜１０４，１０５が冷却されるが、このときフォトレジスト１０３と金属膜１０４，１０５では、熱膨張率が大きく異なるため、バリの発生原因となる、フォトレジスト１０３の側壁に付着する金属膜１０５が、金属膜１０４から容易に切断されるようになり、バリのない金属電極や金属配線の実現が可能である。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、特に、半導体デバイスを製造する工程でのリフトオフ処理に関するものである。

半導体デバイスにおいて、金属電極や金属配線を形成する場合には、通常リフトオフと言われる工法で形成される。このリフトオフ方法は、一般にレジスト剥離液に浸漬し、その後加圧した除去溶液(例えば、アセトンやＩＰＡなど)を吹き付けることによって、レジスト上に付着させた金属膜とフォトレジストを除去させる工法である（例えば特許文献１参照）。

しかし、この場合では、リフトオフ工程後に、形成された金属電極や金属配線の上部または側面に付着物(いわゆるバリと呼ばれる)が、発生する。このバリは、ほぼ蒸着した金属膜厚と同程度の大きさと高さを持つため、形成した金属パターンの周囲に不要な突起（バリ）を発生させることになる。これは、半導体デバイスにおいては、金属パターン上部に形成される層間膜や保護膜のカバレッジが悪くなるため、信頼性不良等の不具合が発生する。

バリなどのパーティクルを除去する方法として、研磨やリフトオフ後のパーティクルを除去するために炭酸ガスの微粒子を吹き付ける工法が知られている（例えば特許文献２参照）。
特開平３−２７４７２２号公報特開平９−１８３０６４号公報

しかし、この場合では、除去されたバリが半導体基板上に吹き付けられるため、半導体基板上に再付着し、パターン欠陥を発生させる。そして、このパターンに付着したバリは、数μｍ程度の微小なものであるため、一度半導体面上に付着すると、取り難いため、製造上の歩留の低下の大きな要因となっていた。

本発明の目的は、バリの発生を無くし、また、バリが剥がれた後に、パターン面上に付着するバリを抑える方法を提供する。

上記課題を解決するため本発明の半導体装置の製造方法では、半導体基板の一主面上にフォトレジストによりパターンを形成した後、金属膜を蒸着し、その後、炭酸ガスの微粒子をパターン面に吹き付けることにより、瞬時にフォトレジストと金属膜が冷却される。このときフォトレジストと金属では、熱膨張率が大きく異なるため、バリの発生原因となる金属電極とフォトレジストの側壁に付着する金属を容易に切断するため、バリの発生を無くすことが可能になる。その後、レジスト除去を行うため、蒸着した金属膜が割れたりすることにより発生する金属微粒子は、レジスト表面に付着することになり、レジスト除去とともに除去されるので、清浄なパターン面が得られることが実現できる。

以上説明したように、本発明によれば金属配線または金属電極において、バリの発生を無くし、また、金属膜を形成し、金属膜を除去する工程において、半導体面上に付着する金属の細かな粒子の付着を無くし、清浄な半導体を得ることが可能である。

以下、図面を参照しながら、本発明の実施の形態について詳細に説明する。

図１は、本発明の実施形態による半導体装置の製造方法を示したものである。

図１（ａ）に示すように、ＧaＡs基板１０１上における基板前面にプラズマＣＶＤ法を用いてプラズマＳiＯ_２膜（厚さ３００ｎｍ）１０２を形成する。次に、図１（ｂ）に示すように、この上にフォトリソグラフィー技術を用いて、金属配線または金属電極を形成する個所にフォトレジスト１０３をパターニングする。その後、図１（ｃ）に示すように、真空蒸着法を用いて、金属膜１０４を蒸着させる。このとき同時にフォトレジスト１０３によるレジストパターンの側壁にも金属膜１０５も蒸着される。本実施形態では、レジスト厚を３μｍとし、蒸着した金属膜は比較的リフトオフの困難なＡuを１μｍとしている。

その後、図１（ｄ）に示すように、炭酸ガスを吹き出すためのノズル１０６から炭酸ガスの微粒子１０７を半導体基板の斜方向から吹き付け、レジスト上部に堆積させた金属膜１０４とレジストパターンの側壁にも蒸着された金属膜１０５を除去する。その後、レジスト剥離液に浸漬させることにより、レジストを除去し、プラズマＳiＯ_２膜１０２に残った金属膜１０５によって金属配線、金属電極パターンが得られる。

このような製造方法によれば、炭酸ガス微粒子を吹き付けることにより、瞬時にフォトレジストと金属膜が冷却される。このときフォトレジストと金属では、熱膨張率が大きく異なるため、バリの発生原因となる金属電極とフォトレジストの側壁に付着する金属が容易に切断されるようになり、通常の剥離液に浸漬し、剥離液を高圧でスプレーする方法と比較して、バリの発生を無くすことができる。また、フォトレジストを除去する前に、炭酸ガス微粒子を吹き付けることにより、パーティクルの原因となる金属の細かい粒子のパターン面への再付着を抑制できる。従って、バリ形状がなく清浄なパターン面を得ることが可能である。

なお、上述した説明においては、蒸着した金属膜としてＡuを適用した場合について説明したが、金属配線や金属電極として使用されるＡlやＴiやＰtやＰdなどの単金属やＡuＧe、ＮiＣrなどの合金を用い積層構造にしても、同様の効果があることは言うまでもない。また、金属膜は、真空蒸着法だけでなく、ＰＶＤ法で形成された場合でも同様の効果が得られる。

また、上述した説明においては、金属膜を用いているが、ＰＶＤ法で蒸着される絶縁膜であるＰ−ＳiＯ膜やＰ−ＳiＮ膜それとシリサイド膜であるＷＳi膜やＴiＮ膜でも可能である。

また、ＧaＡs基板について説明したが、他の半導体基板についても同様である。

本発明は、金属配線または金属電極において、バリの発生を無くし、また、金属膜を形成し、金属膜を除去する工程において、半導体面上に付着する金属の細かな粒子の付着を無くし、清浄な半導体を得ることが可能であり、半導体装置の製造分野において利用可能性が高い。

本発明の実施形態による半導体装置の製造方法を示す工程図

符号の説明

１０１ＧaＡsエピタキシャル基板
１０２プラズマＳiＯ_２膜
１０３フォトレジスト
１０４，１０５金属膜
１０６ノズル
１０７微粒子

Claims

半導体基板の一主面上に、フォトレジストによりパターンを形成する工程と、前記パターン上に金属膜を付着させる工程と、前記フォトレジスト上に付着した金属膜を除去する炭酸ガスを吹き付ける工程とを備え、金属配線もしくは金属電極パターンを形成する半導体装置の製造方法。
半導体基板の一主面上に、フォトレジストによりパターンを形成する工程と、前記パターン上に金属膜を付着させる工程と、前記フォトレジスト上に付着した金属膜と前記フォトレジストを除去する炭酸ガスを吹き付ける工程とを備え、金属配線もしくは金属電極パターンを形成する半導体装置の製造方法。
前記炭酸ガスを吹き付ける工程が、前記フォトレジスト膜上の前記金属膜に斜方向から吹き付ける工程であることを特徴とする請求項１または２記載の半導体装置の製造方法。
前記フォトレジストのパターン形状が、レジスト上部よりも下部の寸法が小さくなるように形成することを特徴とする請求項１または２記載の半導体装置の製造方法。
前記炭酸ガスが、炭酸ガスを含む混合ガスであることを特徴とする請求項１または２記載の半導体装置の製造方法。
前記金属膜がＡu，Ｐt，Ｔi，Ｐd，Ａl，Ｍo，Ｃrの単層膜もしくは積層膜であって、厚みが２００ｎｍ以上であることを特徴とする請求項１または２記載の半導体装置の製造方法。
前記金属膜がＡuＧe，ＮiＣrの合金膜の単層膜もしくは積層膜であって、厚みが２００ｎｍ以上であることを特徴とする請求項１または２記載の半導体装置の製造方法。