CN107706091B

CN107706091B - 薄膜电路及其制备方法

Info

Publication number: CN107706091B
Application number: CN201710943322.3A
Authority: CN
Inventors: 林亚丽; 田华; 周刚; 孟佳
Original assignee: BOE Technology Group Co Ltd; Chengdu BOE Optoelectronics Technology Co Ltd
Current assignee: BOE Technology Group Co Ltd; Chengdu BOE Optoelectronics Technology Co Ltd
Priority date: 2017-10-11
Filing date: 2017-10-11
Publication date: 2020-08-11
Anticipated expiration: 2037-10-11
Also published as: CN107706091A

Abstract

本发明涉及薄膜电路及其制备方法，该制备方法包括：提供一介质基片；在所述介质基片上形成复合金属膜层；通过电镀加厚薄膜电路图形所在区域的位于复合金属膜层最上层的膜层，形成电镀膜层图形，所述电镀膜层图形的上表面面积大于下表面面积；在所述电镀膜层图形的侧面形成光刻胶遮挡图案，通过光刻形成薄膜电路图形。该制备方法可避免对薄膜电路图形所在区域的膜层侧面进行腐蚀，提高最终形成的薄膜电路的性能。

Description

薄膜电路及其制备方法

技术领域

本发明涉及半导体技术领域，尤其涉及薄膜电路及其制备方法。

背景技术

薄膜电路与其他类型的电路相比，具有互连密度高和线条精度高的优点，可用于制造高功率电路。

目前制造薄膜电路通常采用镀膜工艺以及通过光刻、曝光、显影和刻蚀等构图工艺，在陶瓷或者石英等基板上制作电路结构，具体而言，主要包括以下步骤：

首先，通过镀膜工艺在基板上沉积复合金属膜层；

其次，在复合金属膜层上涂覆光刻胶，通过掩膜版对光刻胶进行曝光显影，去除电路图形部分的光刻胶，暴露出复合金属膜层，然后进行带胶电镀所需金属层，由于非电路图形部分被光刻胶覆盖遮挡，无法电镀金属层，而暴露出的部分通过电镀加厚了金属膜层；

再次，带胶电路完成后，去除光刻胶图形，对非电路图形部分的金属复合膜层进行刻蚀，以去除非电路图形部分的金属复合膜层，在刻蚀过程中，由于包括多层金属复合膜层，需要采用不同金属膜层的刻蚀液逐层刻蚀掉各层金属膜层，而不同金属复合膜层的刻蚀液之间可能具有相容性，在刻蚀非电路图形部分的金属复合膜层时，可能也会对电路图形部分的膜层的侧面进行腐蚀，因此，会影响最终的薄膜电路的性能。

发明内容

本发明提供薄膜电路及其制作方法，以解决相关技术中的不足。

根据本发明实施例的第一方面，提供一种薄膜电路的制备方法，包括：

提供一介质基片；

在所述介质基片上形成复合金属膜层；

通过电镀加厚薄膜电路图形所在区域的位于复合金属膜层最上层的膜层，形成电镀膜层图形，所述电镀膜层图形的上表面面积大于下表面面积；

在所述电镀膜层图形的侧面形成光刻胶遮挡图案，通过光刻形成薄膜电路图形。

可选的，所述通过电镀加厚薄膜电路图形所在区域的位于复合金属膜层最上层的膜层，包括：

在所述复合金属膜层上形成第一光刻胶层，对所述第一光刻胶层进行曝光显影后在非薄膜电路图形所在区域形成第一光刻胶图案；

在薄膜电路图形所在区域的复合金属膜层上进行电镀，加厚所述薄膜电路图形所在区域的位于复合金属膜层最上层的膜层；

剥离所述第一光刻胶图案，形成所述电镀膜层图形。

可选的，所述薄膜电路图形包括电路布线图形；

所述在所述电镀膜层图形的侧面形成光刻胶遮挡图案，通过光刻形成薄膜电路图形，包括：

通过干法刻蚀去除非电路布线图形所在区域的位于复合金属膜层的最上层的膜层；

在所述电路布线图形所在区域以及非电路布线所在区域形成第二光刻胶层，对所述第二光刻胶层进行曝光显影后在所述电镀膜层图形的侧面形成第一光刻胶遮挡图案；

通过湿法一次性刻蚀去除非电路布线图形所在区域的位于复合金属膜层的最上层以外的膜层；

剥离所述第一光刻遮挡图案，形成所述电路布线图形。

可选的，所述薄膜电路图形包括电路布线图形和电阻图形；

通过干法刻蚀去除电阻图形所在区域以及非薄膜电路图形所在区域的位于复合金属膜层的最上层的膜层；

在电路布线图形所在区域、电阻图形所在区域以及非薄膜电路图形所在区域形成第三光刻胶层，对所述第三光刻胶层进行曝光显影后在所述电镀膜层图形的侧面形成第二光刻胶遮挡图案，以及在所述电路布线图形所在区域形成第二光刻胶图案；

通过湿法一次性刻蚀去除非薄膜电路图形所在区域的位于复合金属膜层的最上层以外的膜层；

剥离所述第二光刻遮挡图案和所述第二光刻胶图案；

在所述电路布线图形所在区域、电阻图形所在区域以及非薄膜电路图形所在区域形成第四光刻胶层，对所述第四光刻胶层进行曝光显影后在所述电镀膜层图形的侧面形成第三光刻胶遮挡图案；

通过湿法刻蚀去除所述电阻图形所在区域的位于所述复合金属膜层的最下层膜层以外膜层；

剥离所述第三刻胶遮挡图案，形成所述电路布线图形和电阻图形。

可选的，所述通过湿法一次性刻蚀去除非电路布线图形所在区域的位于复合金属膜层的最上层以外的膜层，包括：

采用氢氟酸与硝酸的混合水溶液一次性刻蚀去除非电路布线图形所在区域的位于复合金属膜层的最上层以外的膜层。

可选的，所述在所述介质基片上形成复合金属膜层，包括：

采用真空溅射工艺在所述介质基片上的依次形成氮化钽膜层、钛钨合金膜层、镍膜层和金膜层；或者

采用真空溅射工艺在所述介质基片上的依次形成钛钨合金膜层、镍膜层和金膜层。

可选的，所述介质基片为以下任一种基片：纯度大于99.6％的氧化铝陶瓷基片、或纯度大于98％的氮化铝陶瓷基片、蓝宝石基片或石英基片；

所述介质基片厚度范围为0.1mm至1mm。

可选的，所述钛钨合金膜层中的钛金属与钨金属的质量为1:9。

采用直流电镀方法加厚薄膜电路图形所在区域的位于复合金属膜层最上层的金膜层。

根据本发明实施例的第二方面，提供一种薄膜电路，所述薄膜电路包括介质基片和形成在所述介质基板上的薄膜电路图形，其特征在于，采用上述任一种所述的制备方法在所述介质基板上形成所述薄膜电路图形，所述薄膜电路图形包括电镀膜层图形和位于所述电镀膜层图形下方的复合金属膜层，位于所述复合金属膜层最上层的膜层的宽度小于所述复合金属膜层中其他膜层的宽度。

根据上述实施例可知，该薄膜电路的制备方法中，在电镀膜层图形的侧面形成有光刻胶遮挡图案，在对非薄膜电路图形所在区域的复合金属膜层的各膜层进行刻蚀时，被光刻胶遮挡图案覆盖区域的各膜层不会被刻蚀，也即位于电镀膜层图形的侧面的下层的各膜层不会被刻蚀掉，而电镀膜层图形所在区域也即薄膜电路图形所在区域，因此，薄膜电路图形所在区域的膜层侧面不会被腐蚀，提高最终形成的薄膜电路的性能。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

图1是根据本发明一实施例示出的薄膜电路的制备方法流程图；

图2是根据本发明另一实施例示出的薄膜电路的制备方法流程图；

图3是根据本发明又一实施例示出的薄膜电路的制备方法流程图；

图4是根据本发明又一实施例示出的薄膜电路的制备方法流程图；

图5A-图5I是本发明一实施例示出的薄膜电路的制备方法中各个步骤的截面示意图；

图6A-图6G是本发明一实施例示出的薄膜电路的制备方法中各个步骤的截面示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。

薄膜电路具有互连密度高和线条精度高的优点作为一种高功率电路，可实现小孔金属化、集成电阻、电容和电感等原件，可用于制造高功率电路，通常将制备好的薄膜电路进行封装形成集成电路芯片，目前薄膜电路的制备方法中，可能造成薄膜电路图形部分的膜层的侧面腐蚀，因此，影响最终的薄膜电路的性能，针对该问题，本发明实施例提供一种薄膜电路的制备方法，如图1所示，该方法包括以下步骤：

S100、提供一介质基片。

本步骤中，介质基片用于承载薄膜电路，介质基片可以为多种类型的基片，例如，纯度大于99.6％的氧化铝陶瓷基片、或纯度大于98％的氮化铝陶瓷基片、蓝宝石基片或石英基片，介质基片厚度范围例如为0.1mm至1mm。

S110、在介质基片上形成复合金属膜层。

本步骤中，可采用镀膜工艺在介质基板上形成一定厚度的复合金属膜层，镀膜工艺可以为真空溅射方法或者真空蒸镀方法等工艺。

复合金属膜层至少包括两层至少膜层，每层膜层可以为金属膜层、金属合金膜层或者金属化合物等膜层，该复合金属膜层例如包括：氮化钽膜层、钛钨合金膜层、镍膜层和金膜层四层膜层，或者包括钛钨合金膜层、镍膜层和金膜层三层膜层，该两种复合金属膜层最上层为金膜层，适用于制备高频微波薄膜电路。

在实际中，可以根据薄膜电路的形状设置具有的膜层类型和层数，本发明对此并不限定。

S120、通过电镀加厚薄膜电路图形所在区域的位于复合金属膜层最上层的膜层，形成电镀膜层图形，电镀膜层图形的上表面面积大于下表面面积。

本步骤中，由于采用镀膜工艺在介质基片上形成的各层膜层通常厚度很薄，如果采用镀膜工艺形成厚度较厚的膜层，需要耗费较长时间，而电镀的方法可以较快的速度形成厚度较厚的膜层，因此，本步骤中，采用电镀方法对位于薄膜电路图形所在区域的复合金属膜层最上层的膜层进行加厚处理，电镀后形成电镀膜层图形，该电镀膜层图形的上表面面积大于下表面面积。

需要说明的是，为了增加位于最上层的膜层的附着力，首先通过镀膜工艺在介质基片上形成一薄层膜层，然后再该膜层上进行电镀。

S130、在电镀膜层图形的侧面形成光刻胶遮挡图案，通过光刻形成薄膜电路图形。

本步骤中，由于电镀膜层图形的上表面面积大于下表面面积，因此，在对可光刻胶层进行曝光时，电镀膜层图形的侧面的光刻胶不会被曝光，因此，会在电镀膜层图形的侧面形成光刻胶遮挡图案，然后再进行光刻形成薄膜电路图形。

本实施例中，在电镀膜层图形的侧面形成有光刻胶遮挡图案，在对非薄膜电路图形所在区域的复合金属膜层的各膜层进行刻蚀时，被光刻胶遮挡图案覆盖区域的各膜层不会被刻蚀，也即位于电镀膜层图形的侧面的下层的各膜层不会被刻蚀掉，而电镀膜层图形所在区域也即薄膜电路图形所在区域，因此，薄膜电路图形所在区域的膜层侧面不会被腐蚀，提高最终形成的薄膜电路的性能。

薄膜电路的制备方法可以有多种，下面结合说明书附图对本发明实施例的制备方法作进一步详细描述，如图2所示，该薄膜电路的制备方法可以包括以下步骤：

S100、提供一介质基片。

S110、在介质基片上形成复合金属膜层。

如图5A所示，复合金属膜层包括三层膜层，在介质基片10上依次形成第一膜层111、第二膜层112和第三膜层113。

上述的第一膜层111例如为钛钨合金膜层，第二膜层112例如为镍膜层，第三膜层113例如为金膜层113。

可采用真空溅射工艺在介质基片10上的依次形成第一膜层111、第二膜层112和第三膜层113。

复合金属膜层也可以为包括：氮化钽膜层、钛钨合金膜层、镍膜层和金膜层四层膜层，此时，可采用类似方法，采用真空溅射工艺在介质基片上依次形成氮化钽膜层、钛钨合金膜层、镍膜层和金膜层。

在一些例子中，钛钨合金膜层中的钛金属与钨金属的质量例如为1:9。

步骤S120所述的通过电镀加厚薄膜电路图形所在区域的位于复合金属膜层最上层的膜层，包括：

S121、在复合金属膜层上形成第一光刻胶层，对第一光刻胶层进行曝光显影后在非薄膜电路图形所在区域形成第一光刻胶图案。

本步骤中，具体而言，如图5B所示，可首先在复合金属膜层上涂覆第一光刻胶层40，然后采用掩膜版对第一光刻胶层40进行曝光，再通过显影液对曝光后的第一光刻胶层40进行显影，形成如图5C所示的第一光刻胶图案41，即只保留部分第一光刻胶层，保留的部分第一光刻胶层形成该第一光刻胶图案41，该第一光刻胶图案41覆盖非薄膜电路图形所在区域A，未形成第一光刻胶图案的部分对应薄膜电路图形所在区域B。

图5C中只是示意性的表示薄膜电路图形所在区域，包括两块区域，可形成两条电路布线图形，在实际中，薄膜电路图形通常包括多条电路布线图形，每条电路布线图形之间相互间隔，每条电路布线图形的具体形状根据薄膜电路的电路结构设置，本实施例对此不作限定。

同样，第一光刻胶图案根据薄膜电路图形设置，并不限于图示所示的形状。

需要说明的是，在对第一光刻胶层40进行曝光显影后，形成的第一光刻胶图案41的各部分光刻胶层的截面为梯形形状，当然图中只是示意性的表示各部分的形状，实际中并非严格的梯形形状，但是第一光刻胶图案41的各部分光刻胶的上表面面积会小于下表面面积。

S122、在薄膜电路图形所在区域的复合金属膜层上进行电镀，加厚薄膜电路图形所在区域的位于复合金属膜层最上层的膜层。

如图5D所示，由于薄膜电路图形所在区域B未形成第一光刻胶图案，因此，以第一光刻胶图案41为遮挡，在进行电镀时，会在未形成第一光刻胶图案部分的复合金属膜层上电镀所需膜层，也即在薄膜电路图形所在区域B的复合金属膜层上进行电镀所需膜层，该所需膜层为位于复合金属膜层最上层的第三膜层113，电镀后形成厚度较厚的电镀膜层图形12，该电镀膜层图形12以及位于其下面的各层膜层用于形成最终的薄膜电路。

以复合金属膜层最上层的第三膜层113为金膜层为例，具体而言，可采用主要成分为氰化亚金钾的电镀溶液，采用直流电镀方法，电流密度例如为1至5mA/cm²，在未形成光刻胶图案部分对应的金膜层上电镀一定厚度的金膜层，这样在薄膜电路图形所在区域B形成厚度较厚的金膜层。

由于第一光刻胶图案41的各部分光刻胶层为类似梯形的形状，每相邻两部分光刻胶层之间的区域为上表面大于下表面的类似梯形形状，因此，在每相邻的两部分光刻胶层之间的区域进行电镀时，会形成上表面面积大于下表面面积的电镀膜层图形12。

S123、剥离第一光刻胶图案，形成电镀膜层图形。

在薄膜电路图形所在区域进行电镀后，如图5E示，剥离第一光刻胶图案41，可采用剥离液去除该第一光刻胶遮挡图案41，也即去除保留的部分光刻胶层，形成电镀膜层图形12。

薄膜电路主要包括两种类型，一种是包括电阻的薄膜电路，该种类型薄膜电路中除了包括电路布线，还在若干条电路布线之间设置有电阻，该电阻作为内嵌电阻，不需要在电路中另外设置电阻，可提高薄膜电路的集成度；另一种是不包括电阻的薄膜电路，该种类型的薄膜电路不包括电阻，在制备完薄膜电路后，可根据需要另外设置电阻。下面结合附图分别介绍两种类型的薄膜电路的制备方法。

上述两种类型的薄膜电路的制备方法中，上述步骤S100-S122以及步骤是相同的，不同之处在于步骤S130所述的在电镀膜层图形的侧面形成光刻胶遮挡图案，通过光刻形成薄膜电路图形，以下详细介绍该步骤S130。

第一种制备方法：

对于不包括电阻的薄膜电路而言，该薄膜电路图形包括电路布线图形，不包括电阻图形，如图3所示，具体制备方法可以包括以下步骤：

S100-S123，上述实施例已经详细介绍此处不再赘述。

S131、通过干法刻蚀去除非电路布线图形所在区域的位于复合金属膜层的最上层的膜层。

如图5F所示，可采用合适的刻蚀气体通过干法刻蚀去除非电路布线图形所在区域A的位于复合金属膜层的最上层的第三膜层113，通过干法刻蚀可控制刻蚀区域，避免刻蚀掉电路布线图形所在区域B的经过电镀形成的膜层图形12。

S132、在电路布线图形所在区域以及非电路布线所在区域形成第二光刻胶层，对第二光刻胶层进行曝光显影后在电镀膜层图形的侧面形成第一光刻胶遮挡图案。

本步骤中，具体而言，可首先在整个区域，包括电路布线图形所在区域B和非电路布线所在区域A，涂覆第二光刻胶层，然后对第二光刻胶层进行全部曝光，无需采用掩膜版，再通过显影液对曝光后的第二光刻胶层进行显影，形成如图5G所示的第一光刻胶遮挡图案42，该第一光刻胶遮挡图案42即保留的部分第二光刻胶层。

在涂覆第二光刻胶层后，对第二光刻胶层进行曝光时，由于电镀膜层图形12的上表面积大于下表面积，上表面积大于下表面积的部分会遮挡曝光的光线，电镀膜层图形12的侧面(通常电镀膜层图形12的两侧的侧面，以下统称侧面)的部分第二光刻胶层不会被曝光，因此，显影时也不会被去除，该部分光刻胶层会保留下来，进而，在电镀膜层图形12的侧面形成所述的第一光刻胶遮挡图案42，电镀膜层图形12所在区域即为形成电路布线图形的区域，图中只是示意性的示出了两条电路布线图形，实际中，会包括多条电路布线图形，因此，该第一光刻胶遮挡图案42包括形成在每个电镀膜层图形的侧面的部分。

还有需要说明的是，由于第一光刻胶层通常具有一定厚度，且具有一定粘性，因此，会在电镀膜层图形12的侧面形成如图所示的形状，被电镀膜层图形12上表面遮挡部分的第一光刻胶层由于未被曝光，会保留贴附在电镀膜层图形12的整个侧面，如果涂覆的第一光刻胶层厚度较薄，可能主要在电镀膜层图形12的侧面的底部形成第一光刻胶遮挡图案42，本实施例中图中只是示意性的表示其形状，本发明对此并不限定。

S133、通过湿法一次性刻蚀去除非电路布线图形所在区域的位于复合金属膜层的最上层以外的膜层；

如图5H所示，通过湿法一次性刻蚀去除非电路布线图形所在区域A的位于复合金属膜层的最上层以外的其他膜层，例如第一膜层111和第二膜层112。

具体而言，可利用一定配比的氢氟酸与硝酸的混合溶液对剩下薄膜进行一次刻蚀，腐蚀掉非电路布线图形所在区域A的除了位于最上层的第三膜层113以外的第一膜层111和第二膜层112。

上述混合溶液的配比例如为：HF：HNO₃:H₂O比例为(0.5～1)：(6～8)：(0.5～2)，可采用浸泡式湿法刻蚀，刻蚀温度为30至45℃，刻蚀时间1至5s。

本步骤中，需要通过刻蚀液对非电路布线图形所在区域A的其他膜层，例如第一膜层111和第二膜层112进行刻蚀，由于在电镀膜层图形12的侧面形成有第一光刻胶遮挡图案42，因此，被第一光刻胶遮挡图案42覆盖区域的第一膜层11和第二膜层112不会被刻蚀，即位于电镀膜层图形12的侧面的一小部分第一膜层111和第二膜层112不会被刻蚀掉，即使在刻蚀完第二膜层112后，继续刻蚀第一膜层111时，可能会对位于电镀膜层图形12(即薄膜电路图形所在区域)下面的第二膜层112有一定腐蚀，但是由于第二膜层112在刻蚀时由于被第一光刻胶遮挡图案42覆盖区域的电镀膜层图形12的两侧之前没有被刻蚀掉，第二膜层112有余量，因此，即使对第二膜层112的侧面有少量腐蚀，也不会影响最终形成的薄膜电路图形所在区域的第一膜层111和第二膜层112的侧面，不会出现现有技术中的在刻蚀第一膜层111时，造成对薄膜电路图形所在区域B的下面的第二膜层112的侧面进行腐蚀的情况，因此，本实施例的制备方法，薄膜电路图形所在区域的膜层侧面不会被腐蚀，提高最终形成的薄膜电路的性能。

S134、剥离第一光刻遮挡图案，形成电路布线图形。

可采用剥离液去除第一光刻遮挡图案，最终形成如图5I所示的电路布线图形，也即不包括电阻图形的薄膜电路图形。

如图5I所示，最终形成的薄膜电路图形中第一膜层111和第二膜层112的宽度会稍微大于第三膜层113的宽度，电镀膜层图形12的截面为类似梯形的形状，需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸，在实际工艺中，各膜层、图形和图案的尺寸都很小，通常是微米数量级的，因此，上述各膜层之间的差异实际上很小。

第二种制备方法：

对于包括电阻的薄膜电路而言，该薄膜电路图形包括电路布线图形和电阻图形，如图4所示，具体制备方法可以包括以下步骤：

S100-S123，前述实施例已经详细介绍此处不再赘述。

S135、通过干法刻蚀去除电阻图形所在区域以及非薄膜电路图形所在区域的位于复合金属膜层的最上层的膜层。

如图6A所示，本实施例中，同样需要刻蚀去除部分区域的位于复合金属膜层的最上层的膜层。

与前述实施例不同之处在于，薄膜电路图形的具体图形设计不同，本实施例中，薄膜电路图形不仅包括电路布线图形，还包括电阻图形，电阻图形位于两条电路布线图形之间，在应用中，可根据薄膜电路的需要具体设置电阻图形的设置位置，可在两条电路布线图形之间设置一个或者多个电阻图形，或者只在多条电路布线图形的部分条电路布线之间设置电阻图形，本实施例对此并不限定。

薄膜电路图形所在区域包括电路布线图形所在区域B1，以及位于电路布线图形之间的电阻图形所在区域B2。

同样，可采用合适的刻蚀气体通过干法刻蚀去除包括非薄膜电路图形所在区域A和电阻图形所在区域B2的位于复合金属膜层的最上层的第三膜层113。

S136、在电路布线图形所在区域、电阻图形所在区域以及非薄膜电路图形所在区域形成第三光刻胶层，对第三光刻胶层进行曝光显影后在电镀膜层图形的侧面形成第二光刻胶遮挡图案，以及在电路布线图形所在区域形成第二光刻胶图案。

本步骤中，具体而言，可首先在整个区域，包括电路布线图形所在区域B1、电阻图形所在区域B2以及非薄膜电路图形所在区域A，涂覆第三光刻胶层，然后采用掩膜版对第三光刻胶层进行曝光，再通过显影液对曝光后的第三光刻胶层进行显影，可一次形成如图6B所示的第二光刻胶遮挡图案43和第二光刻胶图案44。

需要说明的是，第二光刻胶图案44由于位于电阻图形所在区域B2，而电阻图形所在区域B2位于两条电路布线图形之间，因此可以认为，电镀膜层图形12的其中一个侧面的第二光刻胶遮挡图案43与第二光刻胶图案44一体形成。

S137、通过湿法一次性刻蚀去除非薄膜电路图形所在区域的位于复合金属膜层的最上层以外的膜层。

如图6C所示，以第二光刻胶遮挡图案43和第二光刻胶图案44为掩膜，通过湿法一次性刻蚀去除非薄膜电路图形所在区域A的位于复合金属膜层的最上层以外的膜层，例如，第一膜层111和第二膜层112。

具体而言，可利用一定配比的氢氟酸与硝酸的混合溶液对膜层进行一次刻蚀，刻蚀掉第一膜层111和第二膜层112。

本步骤中，目的在于去除非薄膜电路图形所在区域A的各层膜层，由于电阻图形所在区域B2有第二光刻胶图案44遮挡，可通过刻蚀液刻蚀去除非薄膜电路图形所在区域A的各层膜层，例如，第一膜层111和第二膜层112，而不会刻蚀掉电阻图形所在区域B2所在区域的各层膜层，并且，由于在电镀膜层图形12的侧面形成有第二光刻胶遮挡图案43，因此，被第二光刻胶遮挡图案43覆盖区域的第一膜层11和第二膜层112不会被刻蚀，即位于电镀膜层图形12的侧面的一小部分第一膜层111和第二膜层112不会被刻蚀掉，因此，电路布线图形所在区域B1的第一膜层111和第二膜层112的侧面不会被腐蚀。

S138、剥离第二光刻胶遮挡图案和第二光刻胶图案。

如图6D所示，可采用剥离液剥离去除第二光刻胶遮挡图案43和第二光刻胶图案44。

S139、在电路布线图形所在区域、电阻图形所在区域以及非薄膜电路图形所在区域形成第四光刻胶层，对第四光刻胶层进行曝光显影后在电镀膜层图形的侧面形成第三光刻胶遮挡图案。

本步骤与上述实施例中的步骤S132类似，可首先在整个区域，包括电路布线图形所在区域B1、电阻图形所在区域B2和非薄膜电路图形所在区域A，涂覆第四光刻胶层，然后对第四光刻胶层进行全部曝光，无需采用掩膜版，再通过显影液对曝光后的第四光刻胶层进行显影，形成如图6E所示的第三光刻胶遮挡图案45。

在涂覆第四光刻胶层后，对第四光刻胶层进行曝光时，由于电镀膜层图形12的上表面积大于下表面积，上表面积大于下表面积的部分会遮挡曝光的光线，电镀膜层图形12的侧面的部分第四光刻胶层不会被曝光，因此，显影时也不会被去除，该部分第四光刻胶层会保留下来，进而，在电镀膜层图形12的侧面形成所述的第四光刻胶遮挡图案45。

S140、通过湿法刻蚀去除电阻图形所在区域的位于复合金属膜层的最下层的膜层以外膜层。

如图6F所示，本步骤中，可采用合适的刻蚀液去除电阻图形所在区域B2的位于复合金属膜层的最下层膜层的以外膜层，例如第二膜层112，而保留位于复合金属膜层的最下层的膜层，例如第一膜层111，该最下层的膜层为最终所需的电阻图形。

如果上述的第二膜层为钛钨合金膜层，可采用双氧水对其进行刻蚀，刻蚀方法采用浸泡式，刻蚀温度为60至80℃，刻蚀时间30至50s。

如果第二膜层112和第一膜层111之间还有其他膜层，同样刻蚀去除，例如，如果还有镍膜层，可采用硝酸与过硫酸铵混合溶液对其进行刻蚀，该混合溶液的比例例如为，水：硝酸：过硫酸铵：(0.5～2)：(3～4)：(0.5～1)，刻蚀采用浸泡式，刻蚀温度为40至60℃，刻蚀时间40至50s。

本步骤中，由于该第三光刻胶遮挡图案位于电镀膜层图形12的侧面，在通过刻蚀液对电阻图形所在区域B1的各层膜层进行刻蚀时，可避免刻蚀液对电路布线图形所在区域B1的膜层侧面进行腐蚀。

S141、剥离第三刻胶遮挡图案，形成电路布线图形和电阻图形。

如图6G所示，可采用剥离液去除第三光刻胶遮挡图案45，形成最终的包括电路布线图形和电阻图形的薄膜电路图形。

本实施例中，是针对具有电阻的薄膜电路的制备方法，与不包括电阻的薄膜电路相比，制备方法增加了对电阻图形进行刻蚀的步骤。

上述的实施例中，尤其适用于制备复合金属膜层中的各膜层的刻蚀液具有一定相容性的薄膜电路，例如，对于高频微波电路而言，由于高频微波电路的趋附效应以及对电路可靠性的要求，复合金属膜层通常包括镍膜层和钛钨合金膜层，镍膜层位于钛钨合金膜层上层，由于镍膜层的刻蚀液与钛钨合金膜层刻蚀液具有一定相容性，因此，在制备此种薄膜电路过程中形成极大的障碍，而采用本发明实施例的制备方法，通过光刻胶遮挡图案可避免采用刻蚀液对钛钨合金膜层的进行刻蚀时，对薄膜电路图形所在区域的镍膜层的侧面造成腐蚀，因此，提高薄膜电路的可靠性，克服上述制备过程中的障碍。

本发明实施例还提供一种薄膜电路，所述薄膜电路包括介质基片和形成在所述介质基板上的薄膜电路图形，采用上述任一中实施例所述的制备方法在所述介质基板上形成所述薄膜电路图形，所述薄膜电路图形包括电镀膜层图形和位于所述电镀膜层图形下方的复合金属膜层，位于所述复合金属膜层最上层的膜层的宽度小于所述复合金属膜层中其他膜层的宽度。

本发明实施例的薄膜电路，在制备过程中，在电镀膜层图形的侧面形成有光刻胶遮挡图案，在对非薄膜电路图形所在区域的复合金属膜层的各膜层进行刻蚀时，被光刻胶遮挡图案覆盖区域的各膜层不会被刻蚀，也即位于电镀膜层图形的侧面的下层的各膜层不会被刻蚀掉，而电镀膜层图形所在区域也即薄膜电路图形所在区域，因此，薄膜电路图形所在区域的膜层侧面不会被腐蚀，提高最终形成的薄膜电路的性能。

需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。

本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims

1.一种薄膜电路的制备方法，其特征在于，包括：

提供一介质基片；

在所述介质基片上形成复合金属膜层；

剥离所述第一光刻胶图案，形成电镀膜层图形，所述电镀膜层图形的上表面面积大于下表面面积；

在所述电镀膜层图形的侧面形成光刻胶遮挡图案，通过光刻形成薄膜电路图形；

其中，所述薄膜电路图形包括电路布线图形；对应的，所述在所述电镀膜层图形的侧面形成光刻胶遮挡图案，通过光刻形成薄膜电路图形，包括：

剥离所述第一光刻遮挡图案，形成所述电路布线图形；

或者，所述薄膜电路图形包括电路布线图形和电阻图形；对应的，所述在所述电镀膜层图形的侧面形成光刻胶遮挡图案，通过光刻形成薄膜电路图形，包括：

剥离所述第二光刻遮挡图案和所述第二光刻胶图案；

剥离所述第三光刻胶遮挡图案，形成所述电路布线图形和电阻图形。

2.根据权利要求1所述的制备方法，其特征在于，所述通过湿法一次性刻蚀去除非电路布线图形所在区域的位于复合金属膜层的最上层以外的膜层，包括：

3.根据权利要求1所述的制备方法，其特征在于，所述在所述介质基片上形成复合金属膜层，包括：

4.根据权利要求1所述的制备方法，其特征在于，

所述介质基片为以下任一种基片：纯度大于99.6％的氧化铝陶瓷基片、或纯度大于98％的氮化铝陶瓷基片、蓝宝石基片或石英基片；

所述介质基片厚度范围为0.1mm至1mm。

5.根据权利要求3所述的制备方法，其特征在于，

所述钛钨合金膜层中的钛金属与钨金属的质量为1:9。

6.根据权利要求1所述的制备方法，其特征在于，所述通过电镀加厚薄膜电路图形所在区域的位于复合金属膜层最上层的膜层，包括：

7.一种薄膜电路，所述薄膜电路包括介质基片和形成在所述介质基板上的薄膜电路图形，其特征在于，采用权利要求1-6任一项所述的制备方法在所述介质基板上形成所述薄膜电路图形，所述薄膜电路图形包括电镀膜层图形和位于所述电镀膜层图形下方的复合金属膜层，位于所述复合金属膜层最上层的膜层的宽度小于所述复合金属膜层中其他膜层的宽度。