JP7011163B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP7011163B2
JP7011163B2 JP2018029668A JP2018029668A JP7011163B2 JP 7011163 B2 JP7011163 B2 JP 7011163B2 JP 2018029668 A JP2018029668 A JP 2018029668A JP 2018029668 A JP2018029668 A JP 2018029668A JP 7011163 B2 JP7011163 B2 JP 7011163B2
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
film
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018029668A
Other languages
English (en)
Other versions
JP2019145706A (ja
Inventor
佳彦 古川
寛之 出口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2018029668A priority Critical patent/JP7011163B2/ja
Priority to US16/282,223 priority patent/US10686294B2/en
Publication of JP2019145706A publication Critical patent/JP2019145706A/ja
Application granted granted Critical
Publication of JP7011163B2 publication Critical patent/JP7011163B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Description

本発明は、半導体素子の製造方法に関する。
半導体素子の製造方法においてリフトオフ法による電極形成が広く利用されている。リフトオフ法によって電極を形成する場合、リフトオフのために形成したフォトレジストパターンの縁が逆テーパ状、又はオーバーハング形状の断面を有することが望ましい。
当該技術分野の背景技術として、特開平６－７７１０６号公報（特許文献１）がある。当該公報には、「回路が形成された基板上にポジタイプのフォトレジスト膜を形成する工程、電極形成予定域を除く領域に適正露光量よりも少ない露光量で露光を施す工程、前記露光領域よりも一回り小さい領域に適正露光量以上の露光量の露光を施す工程、前記露光を施した部位のフォトレジスト膜をアンモニアまたはアミン系化合物を含む雰囲気中で、または単にベーキングを施し現像液に不溶にする工程、全面に露光を施して現像する工程を含み、前記フォトレジスト膜を逆テーパ、あるいは表面に庇を有する形状のパターンに形成するフォトレジストパターンの形成方法」が記載されている。
特開平６－７７１０６号公報
但し、前述した先行技術では、縁が逆テーパ状、又はオーバーハング形状の断面を有するフォトレジストパターンに形成するために、露光用マスクを増やし、露光工程を増やす必要がある。
本発明は、露光用マスク及び露光工程を増やすことなく、断面が逆テーパ状又はオーバーハング形状（以下、略して「オーバーハング形状」とする）を有しリフトオフに適するフォトレジストパターンを形成することができる半導体素子の製造方法を提供する。
前記した課題を解決するために、本発明の実施形態にかかる半導体素子の製造方法は、 半導体ウェハに、第１成膜条件によって第１シリコン酸化膜を形成する第１成膜ステップと、前記第１シリコン酸化膜に、前記第１成膜条件より緻密度が低下する条件である第２成膜条件によって第２シリコン酸化膜を形成する第２成膜ステップと、前記第２シリコン酸化膜を含む領域にフォトレジストを塗布する塗布ステップと、一つ以上の開口を有するフォトマスクを、前記開口の縁の少なくとも一部が前記第２シリコン酸化膜の上に位置するように配置して、前記フォトレジストを露光する露光ステップと、現像液を用いて前記フォトレジストの一部を除去することによって断面がオーバーハング形状を有するフォトレジストパターンを形成する現像ステップと、前記フォトレジストパターンを含む領域に電極膜を形成する電極膜形成ステップと、前記フォトレジストパターンを剥離することによって前記電極膜のうち不要な部分を除去するリフトオフステップと、を含む。
本発明の実施形態にかかる製造方法によれば、露光用マスク及び露光工程を増やすことなく、断面がオーバーハング形状を有しリフトオフに適するフォトレジストパターンを形成することができ、リフトオフによって予期した電極を形成することができる。
半導体素子の製造方法の一実施形態を概略的に示すフローチャートである。 半導体素子の製造方法の一実施形態に用いる半導体ウェハを概略的に示す上面図である。 図２に示すＡ－Ａ断面の断面図である。 図２に示すＢ－Ｂ断面の断面図である。 第１成膜ステップ及び第２成膜ステップが完了した後のＡ－Ａ断面図である。 第１成膜ステップ及び第２成膜ステップが完了した後のＢ－Ｂ断面図である。 シリコン酸化膜にフォトレジストパターンを形成してその縁の状況を調べた実験結果である。 レジスト塗布ステップが完了した後のＡ－Ａ断面図である。 露光ステップを概略的に示すＡ－Ａ断面図である。 反転ベークステップが完了した後のＡ－Ａ断面図である。 全面露光ステップを概略的に示すＡ－Ａ断面図である。 現像ステップが完了した後のＡ－Ａ断面図である。 現像ステップが完了した後のＢ－Ｂ断面図である。 電極膜形成ステップが完了した後のＡ－Ａ断面図である。 電極膜形成ステップが完了した後のＢ－Ｂ断面図である。 リフトオフステップが完了した後のＡ－Ａ断面図である。 リフトオフステップが完了した後のＢ－Ｂ断面図である。 半導体素子の製造方法の他の実施形態を概略的に示す断面図である。 図１８の実施形態において電極膜を形成した後の断面図である。 図１９に示した状態からリフトオフを完了した後の断面図である。 図２０に示した半導体素子の平面図である。
以下、図面に基づき発明の実施の形態を通じて本発明を説明する。
図１は本発明にかかる半導体素子の製造方法の一実施形態を概略的に示すフローチャートである。本実施形態の製造方法は、半導体ウェハ準備ステップＳ１０１と、第１成膜ステップＳ１０２と、第２成膜ステップＳ１０４と、塗布ステップＳ１０６と、露光ステップＳ１０８と、反転ベークステップＳ１１０と、全面露光ステップＳ１１２と、現像ステップＳ１１４と、電極膜形成ステップＳ１１６と、リフトオフステップＳ１１８と、を含む。
図２は半導体素子の製造方法の一実施形態に用いる半導体ウェハを概略的に示す上面図である。図２に示した半導体ウェハ１００は、半導体ウェハ準備ステップＳ１０１によって準備された半導体ウェハの一例であり、半導体レーザ素子を形成するものである。図２の左下の部分は、半導体ウェハ１００における破線で囲んだ部分を拡大表示したものである。
図３は図２に示すＡ－Ａ断面の断面図である。図４は図２に示すＢ－Ｂ断面の断面図である。図２から図４に示すように、半導体ウェハ１００は、基板１０２及び基板１０２に形成された半導体積層体１１０を含む。半導体積層体１１０は、ｎ側半導体層１１２、活性層１１４及びｐ側半導体層１１６を含む。ｐ側半導体層１１６にはリッジ１１６ａが形成されており、リッジ１１６ａには第１電極１２０が設けられている。基板１０２としては、例えば、サファイア（Ａｌ2Ｏ3）基板、ＳｉＣ基板、窒化物半導体基板などが利用できる。半導体積層体１１０の各半導体層を形成するための反応装置としては、例えばＭＯＣＶＤ装置を用いることができる。
ｎ側半導体層１１２としては、例えばｎ型ＧａＮ系半導体が利用できる。その一例として、Ｓｉが添加されたＡｌＧａＮ層を形成することができる。ｎ側半導体層１１２は、ｎ型層のほかに、不純物を意図的に添加しないアンドープの層を有してもよい。ｎ側半導体層１１２を形成する際に、ガリウムの原料ガスとしてはトリメチルガリウム（ＴＭＧ）又はトリエチルガリウム（ＴＥＧ）が利用でき、アルミニウムの原料ガスとしてはトリメチルアルミニウム（ＴＭＡ）が利用でき、窒素の原料ガスとしてはＮＨ3が利用でき、Ｓｉの原料としてはシランガスが利用できる。
活性層１１４は、単一量子井戸（ＳＱＷ：Ｓｉｎｇｌｅ－Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造又は多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ－Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造を有するものであってよい。例えば、ＭＱＷ構造の場合は、ＧａＮ障壁層とＩｎＧａＮ井戸層のペアが交互に複数組積層されることによって構成されることができる。活性層１１４の形成条件を調節することによって、様々な波長の光が発光できる活性層１１４を形成することができる。例えば、青色光を発するＩｎＧａＮ井戸層を有する活性層を形成することができる。活性層１１４を形成する際の原料としては、例えば、ガリウム源としてはＴＭＧ又はＴＥＧを、窒素源としてはＮＨ3を、インジウム源としてはトリメチルインジウム（ＴＭＩ）を利用することができる。
ｐ側半導体層１１６としては、例えばｐ型ＧａＮ系半導体が利用できる。その一例として、Ｍｇが添加されたＡｌＧａＮ層を形成することができる。ｐ側半導体層１１６は、ｐ型層のほかに、不純物を意図的に添加しないアンドープの層を有してもよい。ｐ側半導体層１１６を形成する際に、ガリウム源となる原料としてはＴＭＧ又はＴＥＧが利用でき、アルミニウム源となる原料としてはＴＭＡが利用でき、窒素源となる原料としてはＮＨ3が利用できる。なお、ｐ型不純物としてＭｇを添加する場合には、原料としては、例えばＣｐ2Ｍｇ（ビスシクロペンタジエニルマグネシウム）が利用できる。
第１電極１２０としては、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、ＺｎＯ、ＩｎＧａＺｎＯ4などの導電性酸化物膜が例示できる。第１電極１２０は、ｐ側半導体層１１６のリッジ１１６ａを形成した後に、サブステップとして導電性酸化物膜形成ステップを設けて、リッジ１１６ａの上面に形成してよい。第１電極１２０は、例えばスパッタリング法によって形成することができる。
本明細書において、前記した「上面」の「上」のように、構成要素の方位、位置等を表すときに使う「上」、「下」などの表現は、基本的に断面図における構成要素間の相対的な方位、位置等を表すものであり、特に断らない限り絶対的な位置を示すことを意図したものではない。
図５は第１成膜ステップ及び第２成膜ステップが完了した後のＡ－Ａ断面図である。図６は第１成膜ステップ及び第２成膜ステップが完了した後のＢ－Ｂ断面図である。
第１成膜ステップＳ１０２においては、半導体ウェハ１００に、第１成膜条件によって第１シリコン酸化膜１３２を形成する。図５及び図６に示すように、第１シリコン酸化膜１３２は、リッジ１１６ａの側面を被覆するように形成してよく、更に、第１電極１２０の縁を被覆するように形成してもよい。第１シリコン酸化膜１３２は、リッジ１１６ａの両側の半導体積層体１１０の表面を被覆するように形成することが好ましい。このようにすると、半導体積層体１１０と第１シリコン酸化膜１３２との屈折率差により、半導体積層体１１０内の光をリッジ１１６ａの直下の領域（光導波路領域）に閉じ込めることができる。リッジ１１６ａが無い場合も同様の効果を得ることができる。また、第１シリコン酸化膜１３２を半導体積層体１１０の表面に配置することにより、半導体積層体１１０と後で形成する第２電極を絶縁することができる。
第１シリコン酸化膜１３２は、絶縁効果や、後述する電圧上昇の緩和効果を発揮するために、緻密度の高いシリコン酸化膜であることが好ましい。例えば、第１シリコン酸化膜１３２は、完成した半導体レーザ素子を１時間連続駆動させたときに、電圧上昇率を３％以下に抑えることができる酸化膜であることが好ましい。そのような酸化膜を形成する第１成膜条件として、スパッタ装置を用いて、０．２Ｐａ以下の成膜圧力で第１シリコン酸化膜１３２を形成することが好ましい。成膜圧力は０．１Ｐａ以上とすることができる。０．１３Ｐａ以下の成膜圧力で第１シリコン酸化膜１３２を形成することがより好ましい。また、第１シリコン酸化膜１３２の厚みは、５０ｎｍ以上とすることができ、また、２５０ｎｍ以下とすることができる。
第２成膜ステップＳ１０４においては、第１シリコン酸化膜１３２に、第１成膜条件より緻密度が低下する条件である第２成膜条件によって第２シリコン酸化膜１３４を形成する。本発明の発明者の研究により、緻密度の低いシリコン酸化膜の上にフォトレジストパターンを形成すると、その縁がリフトオフに好適なオーバーハング形状の断面を有することが分かった。そこで、第２シリコン酸化膜１３４は、後でリフトオフによって第２電極を形成するために設けるものである。
図７はシリコン酸化膜にフォトレジストパターンを形成してその縁の状況を調べた実験結果である。この実験では、シリコン酸化膜の成膜条件が異なる４種類のサンプルを作成して比較した。図７において、４種類のサンプルをそれぞれＡ、Ｂ、Ｃ、Ｄによって表示する。全てのサンプルは、スパッタ装置を用いてＧａＮ基板にシリコン酸化膜を形成して、そのシリコン酸化膜にフォトレジストパターンを形成した。シリコン酸化膜の形成には、０．１Ｐａと０．７Ｐａの二種類の成膜圧力を使った。
本実験の前に、それぞれ０．１Ｐａと１．０Ｐａの成膜圧力でシリコン酸化膜を形成して、バッファードフッ酸（ＢＨＦ）を用いた溶液に対するシリコン酸化膜のエッチングレートを確認した。その結果、０．１Ｐａで形成したシリコン酸化膜より１．０Ｐａで形成したシリコン酸化膜の方がエッチングレートが高かった。この結果から、高い成膜圧力で形成したシリコン酸化膜の方の緻密度が低いといえる。したがって、本実験において、０．１Ｐａの成膜圧力で形成したシリコン酸化膜は、第１シリコン酸化膜１３２に相当し、０．７Ｐａの成膜圧力で形成したシリコン酸化膜は、第２シリコン酸化膜１３４に相当する。なお、上述のエッチングレートの確認に用いた溶液は、ＮＨ4ＨＦ2含有量１５．７％のＢＨＦを水で１００倍に希釈した溶液である。
Ａサンプルは、第１シリコン酸化膜だけを２００ｎｍ形成して、レジストパターンを形成したサンプルである。Ｂサンプルは、第１シリコン酸化膜を１９０ｎｍ形成して、その上に第２シリコン酸化膜を１０ｎｍ形成した後、レジストパターンを形成したサンプルである。Ｃサンプルは、第１シリコン酸化膜を１５０ｎｍ形成して、その上に第２シリコン酸化膜を５０ｎｍ形成した後、レジストパターンを形成したサンプルである。Ｄサンプルは、第２シリコン酸化膜だけを２００ｎｍ形成して、レジストパターンを形成したサンプルである。
図７はサンプルの平面写真であるが、レジストパターンの縁にオーバーハング形状が形成された場合、その部分の膜厚が薄くなることにより光の干渉が変化し、レジストパターンの他の部分と異なる色に見えるので、確認することができる。図７において、各サンプルの写真に見えるオーバーハングの幅をＷで表示する。図７に示すように、Ａサンプルでは、オーバーハングの幅が小さく、この倍率の写真では殆ど確認することができない。Ｂ、Ｃ及びＤサンプルでは、オーバーハングが確認できるが、その幅はＢ、Ｃ、Ｄの順番で徐々に大きくなる。Ｄサンプルの場合、幅Ｗは約６μｍである。すなわち、緻密度の低い第２シリコン酸化膜の厚さが増えるにつれて、オーバーハングの幅も増えることが分かった。
オーバーハングの幅が大きいほどリフトオフが成功し易いため、オーバーハングが確認できたＢ、Ｃ及びＤサンプルを用いて電極膜を形成すれば、リフトオフが成功し易い。一方、オーバーハングが確認できなかったＡサンプルを用いて電極膜を形成する場合は、リフトオフが成功する可能性が低い。
その他にも、スパッタ装置を用いて、０．４Ｐａ及び０．５Ｐａの成膜圧力でシリコン酸化膜を形成して実験した。これらの結果から、成膜圧力が０．１Ｐａから１．０Ｐａの範囲で形成したシリコン酸化膜は、成膜圧力が高いほど、ＢＨＦに対するエッチングレートが高くなること（すなわち、緻密度が低くなること）が分かった。また、成膜圧力が高い方が、低い方と比較して、それに形成したレジストパターンのオーバーハングの幅が大きくなることが分かった。それは、シリコン酸化膜の膜質が悪くなると、露光時に光を反射する又は透過する具合が変わり、膜質の良いシリコン酸化膜に比して、それに形成されたレジストの露光量が少なくなることに起因すると考えられる。また、スパッタ装置を用いてそれぞれ０．１Ｐａ及び０．５Ｐａの成膜圧力でシリコン酸化膜を形成し、水の接触角を調べた結果、成膜圧力が０．５Ｐａであった方の接触角が小さかった。このことから、緻密度の低いシリコン酸化膜に形成したレジストパターンのオーバーハングの幅が大きくなることは、フォトレジストパターンを剥離する際に用いる現像液が浸入し易くなることに起因するとも考えられる。
既に述べたように、第２シリコン酸化膜は、後でリフトオフによって第２電極を形成するために設けるものである。そこで、第２シリコン酸化膜は、リフトオフによって実質的に設計どおりの第２電極が形成できる程度に大きな幅のオーバーハングを有するレジストパターンがその上に形成できるシリコン酸化膜であることが好ましい。すなわち、第２シリコン酸化膜は、その上に形成したレジストパターン及び電極膜についてリフトオフした場合、レジストパターン上に存在していた電極膜が残存せずリフトオフが成功できるシリコン酸化膜であることが好ましい。
そのような酸化膜を形成する第２成膜ステップＳ１０４の第２成膜条件として、スパッタ装置を用いて、０．４Ｐａ以上の成膜圧力で第２シリコン酸化膜を形成することが好ましい。また、成膜圧力が大きくなるほど緻密度が低下するが、緻密度が低下しすぎると絶縁性能の悪化が懸念されるため、第２シリコン酸化膜の成膜圧力は０．７Ｐａ以下であることが好ましい。第２シリコン酸化膜の成膜圧力が０．５Ｐａ以上０．７Ｐａ以下であることがより好ましい。
なお、第１電極１２０としてＩＴＯ膜を使用した場合、第１成膜ステップＳ１０２を省き、半導体ウェハ１００に緻密度の高い第１シリコン酸化膜１３２を形成せず、緻密度の低い第２シリコン酸化膜１３４だけを形成したとき、すなわち、図５及び図６において第１シリコン酸化膜１３２を設けず、第１電極１２０及び半導体積層体１１０に直接に接するように第２シリコン酸化膜１３４を設けて、半導体レーザ素子を製造したとき、その半導体レーザ素子の電圧上昇が顕著になることが分かった。なお、電圧上昇の検証は、各半導体レーザ素子を一定の電流で連続駆動させ、駆動開始時の電圧に対する約１時間経過時の電圧の上昇率を比較することにより行った。このような電圧上昇は、緻密度の低い第２シリコン酸化膜１３４には不純物が多いと推測されるところ、このような不純物が半導体レーザ素子駆動時の温度上昇によりＩＴＯ電極に移動したことで、ＩＴＯ電極の導電性が低下したために生じたものと考えられる。このような電圧上昇は、駆動時の温度が高温となりやすい半導体レーザ素子等の高出力の素子において特に生じやすいと考えられる。
そこで、本実施形態の半導体素子の製造方法では、第１成膜ステップＳ１０２において、まず第１電極１２０及び半導体積層体１１０に接して緻密度の高い第１シリコン酸化膜１３２を形成する。更に、リフトオフに好適なレジストパターンを作るために、第２成膜ステップＳ１０４において、第１シリコン酸化膜１３２に、それよりも緻密度の低い第２シリコン酸化膜１３４を形成する。これにより、ＩＴＯ膜等の導電性酸化物膜を第１電極として用いて、この電極と接触するシリコン酸化膜を形成する場合において、半導体素子の駆動時の電圧上昇の度合いを低減することができる。
第２シリコン酸化膜１３４の悪影響を防ぐために、第２シリコン酸化膜１３４は、第１電極１２０及び半導体積層体１１０に直接に接しないように形成することが好ましい。また、このために、第１シリコン酸化膜１３２と第２シリコン酸化膜１３４は同じマスクを用いてパターニングするか、もしくは上面視で第２シリコン酸化膜１３４が第１シリコン酸化膜１３２に完全に内包されるようにパターニングすることが好ましい。なお、実質的に設計どおりの第２電極が形成できる程度のオーバーハングを有するレジストパターンが形成できる条件範囲で、第２シリコン酸化膜１３４の厚みは厚くしないことが好ましい。例えば、第２シリコン酸化膜１３４の厚みは、第１シリコン酸化膜１３２及び第２シリコン酸化膜１３４の合計厚みの４分の１以下であることが好ましい。
図８はレジスト塗布ステップが完了した後のＡ－Ａ断面図である。塗布ステップＳ１０６において、第２シリコン酸化膜１３４を含む領域にフォトレジスト１３８を塗布する。本実施形態において、フォトレジスト１３８はポジ型レジストである。
図９は露光ステップを概略的に示すＡ－Ａ断面図である。露光ステップＳ１０８において、一つ以上の開口１４０ａを有するフォトマスク１４０を、開口１４０ａの縁の少なくとも一部が第２シリコン酸化膜１３４の上に位置するように配置して、フォトレジスト１３８を露光する。図９において、開口１４０ａを通過した光によって、フォトレジスト１３８における露光された部分を露光レジスト１４８として表示する。上述したフォトマスク１４０の配置によって、露光レジスト１４８と露光されなかったフォトレジスト１３８との境界を第２シリコン酸化膜１３４の上に位置させることができる。
露光量は、図９に示すように、露光レジスト１４８とフォトレジスト１３８との境界がオーバーハング形状となる程度とする。露光量が少ないほどオーバーハング形状の幅が大きくなる傾向があるが、上述のとおり、第２シリコン酸化膜１３４にフォトレジスト１３８を形成することによりオーバーハング形状が得られやすく、このため、例えば第１シリコン酸化膜１３２にフォトレジスト１３８を形成する場合と同程度の露光量であっても、オーバーハング形状を得ることができる。
図１０は反転ベークステップが完了した後のＡ－Ａ断面図である。反転ベークステップＳ１１０において、ベーキングによって、フォトレジスト１３８における露光された部分である露光レジスト１４８を現像液に対して不溶にする。図１０において、ベーキングによって現像液に不溶になったレジストの部分を変質レジスト１５８として表示する。
図１１は全面露光ステップを概略的に示すＡ－Ａ断面図である。全面露光ステップＳ１１２において、フォトレジストについて全面露光を施す。全面露光によって、露光ステップＳ１０８においてフォトレジスト１３８における露光されなかった部分も露光されて、露光レジスト１４８となる。全面露光ステップＳ１１２における露光量は、露光ステップＳ１０８における露光量よりも多くすることが好ましい。これにより、フォトレジストの全体をより確実に露光することができる。
図１２は現像ステップが完了した後のＡ－Ａ断面図である。図１３は現像ステップが完了した後のＢ－Ｂ断面図である。現像ステップＳ１１４において、現像液を用いてフォトレジストの一部である露光レジスト１４８の部分を除去して、フォトレジストパターンを形成する。露光レジスト１４８の部分を除去した結果、変質レジスト１５８が残存することにより、形成されたフォトレジストパターンの縁の断面がオーバーハング形状を有する。前述したとおり、これは第２シリコン酸化膜１３４がもたらした効果である。なお、図９～１１はイメージ図であり、最終的に図１２のようなオーバーハング形状が得られれば途中経過は異なっていてもよい。例えば、図９の時点で露光レジスト１４８がオーバーハング形状でなかったとしても、現像ステップにおいて、上述のとおり水の接触角が小さい第２シリコン酸化膜１３４とレジストの間に現像液が浸入しやすいことから、結果としてオーバーハング形状が形成できる可能性がある。
図１４は電極膜形成ステップが完了した後のＡ－Ａ断面図である。図１５は電極膜形成ステップが完了した後のＢ－Ｂ断面図である。電極膜形成ステップＳ１１６において、フォトレジストパターンを含む領域に電極膜１６０を形成する。電極膜１６０は、蒸着法又はスパッタリング法などの方法よって形成することができる。電極膜１６０の材料としては、例えば、Ａｇ、Ａｌ、Ｎｉ、Ｒｈ、Ａｕ、Ｃｕ、Ｔｉ、Ｐｔ、Ｐｄ、Ｍｏ、Ｃｒ、Ｗなどの単体金属又はこれらの金属を主成分とする合金を好適に用いることができる。例えば、Ｔｉ及びＡｕを順次積層して電極膜１６０を形成することができる。図１４と図１５に示すように、フォトレジストパターンの縁がオーバーハング形状を有する場合、電極膜がオーバーハングの下に付着しにくいので、フォトレジストパターンの縁において電極膜１６０が分離され、リフトオフが行いやすくなる。
図１６はリフトオフステップが完了した後のＡ－Ａ断面図である。図１７はリフトオフステップが完了した後のＢ－Ｂ断面図である。リフトオフステップＳ１１８において、フォトレジストパターンを剥離することによって電極膜１６０のうち不要な部分を除去する。電極膜１６０のうち残った部分は、第２電極１６０ａとなる。第２電極１６０ａは、いわゆるパッド電極として外部電源等と電気的に接続するためのワイヤ等が接続される部分である。
本実施形態の製造方法によれば、第１シリコン酸化膜１３２によって絶縁性等を得ることができると同時に、第２シリコン酸化膜１３４によってリフトオフに好適なレジストパターンを作ることができるので、露光用マスク及び露光工程を増やすことなく、リフトオフによって意図した電極を形成することができる。
図１８は半導体素子の製造方法の他の実施形態を概略的に示す断面図である。本実施形態は、前述した実施形態の変形である。本実施形態において、前述した実施形態と同じ機能を有する部材、部分、要素については、前述した実施形態と同じ符号を付しており、且つその説明を省略することがある。
図１８に示すように、第１シリコン酸化膜１３２及び第２シリコン酸化膜１３４の一部の上に更に別のシリコン酸化膜を設けてもよい。この場合、そのシリコン酸化膜の上にもフォトレジストパターンの縁が位置するのであれば、そのシリコン酸化膜も、図１８に示すように、第１シリコン酸化膜１３２及び第２シリコン酸化膜１３４と同様の２層構造とすることが好ましい。それは、図１８において、緻密度の高い第３シリコン酸化膜２３２と緻密度の低い第４シリコン酸化膜２３４によって構成される。本実施形態の製造方法は、例えば、図１に示す製造フローの第２成膜ステップＳ１０４と塗布ステップＳ１０６との間に、更に第３成膜ステップを設けて、第３シリコン酸化膜２３２を形成し、第４成膜ステップを設けて、第４シリコン酸化膜２３４を形成することができる。
本実施形態において、第３シリコン酸化膜２３２及び第４シリコン酸化膜２３４はいわゆるパッシベーション膜として半導体素子を水分、金属イオンなどから保護する。第３シリコン酸化膜２３２及び第４シリコン酸化膜２３４が第１電極１２０及び半導体積層体１１０に直接接する部分がなければ、２層構造にしなくてもよく、緻密度の低い第４シリコン酸化膜２３４だけを形成してもよい。
図１９は図１８の実施形態において電極膜を形成した後の断面図である。図２０は図１９に示した状態からリフトオフを完了した後の断面図である。図２１は図２０に示した半導体素子の平面図である。図２１に示すＣ－Ｃ断面の断面図は図２０であり、Ｄ－Ｄ断面の断面図は図１７と同じである。図示したように、本実施形態も、緻密度の低い第４シリコン酸化膜２３４を形成することによって、フォトレジストパターンの縁の断面がリフトオフに好適なオーバーハング形状を有し、前述した実施形態と同じ効果を有する。
本発明は上述した実施形態に限定されるものではなく、様々な変形が含まれる。また、上述した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成・ステップを備えるものに限定されるものではない。例えば、上述した実施形態では、フォトレジスト１３８として、ポジ型レジストを使い、露光ステップＳ１０８の後、反転ベークステップＳ１１０及び全面露光ステップＳ１１２を設けたが、もしフォトレジスト１３８としてネガ型レジストを使えば、反転ベークステップＳ１１０及び全面露光ステップＳ１１２を設けなくてもよい。
上述した実施形態では、第１シリコン酸化膜及び第２シリコン酸化膜は、全てスパッタ装置を用いて形成しているが、例えば、第１シリコン酸化膜をスパッタリング法で形成して、第２シリコン酸化膜をＣＶＤ法で形成してもよい。ただし、第１シリコン酸化膜及び第２シリコン酸化膜を形成する前にすでに電極が形成されている場合は、これらの酸化膜をスパッタリング法のみで形成することが好ましい。これらの酸化膜のパターニングにドライエッチングを用いると電極にダメージが生じる懸念があるため、リフトオフによりパターニングを行うことが好ましいが、リフトオフ用のフォトレジストはＣＶＤ法の高温条件に耐えられない可能性がある。したがって、この場合は、第１シリコン酸化膜及び第２シリコン酸化膜をいずれもスパッタリング法で形成することが好ましい。
スパッタリング法によって成膜する場合でも、スパッタ装置の規格、形状などの要因によって、又は成膜対象である半導体ウェハとスパッタターゲットとの相対位置によって成膜条件が変わることがある。したがって、第１シリコン酸化膜及び第２シリコン酸化膜の成膜条件が上述した実施形態と異なってもよい。
なお、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・置換をすることも可能である。
１００ 半導体ウェハ
１０２ 基板
１１０ 半導体積層体
１１２ ｎ側半導体層
１１４ 活性層
１１６ ｐ側半導体層
１１６ａ リッジ
１２０ 第１電極
１３２ 第１シリコン酸化膜
１３４ 第２シリコン酸化膜
１３８ フォトレジスト
１４０ フォトマスク
１４０ａ 開口
１４８ 露光レジスト
１５８ 変質レジスト
１６０ 電極膜
１６０ａ 第２電極
２３２ 第３シリコン酸化膜
２３４ 第４シリコン酸化膜

Claims (7)

  1. 半導体素子の製造方法であって、
    半導体ウェハに、第１成膜条件によって第１シリコン酸化膜を形成する第１成膜ステップと、
    前記第１シリコン酸化膜に、前記第１成膜条件より緻密度が低下する条件である第２成膜条件によって第２シリコン酸化膜を形成する第２成膜ステップと、
    前記第２シリコン酸化膜を含む領域にフォトレジストを塗布する塗布ステップと、
    一つ以上の開口を有するフォトマスクを、前記開口の縁の少なくとも一部が前記第２シリコン酸化膜の上に位置するように配置して、前記フォトレジストを露光する露光ステップと、
    現像液を用いて前記フォトレジストの一部を除去することによって断面がオーバーハング形状を有するフォトレジストパターンを形成する現像ステップと、
    前記フォトレジストパターンを含む領域に電極膜を形成する電極膜形成ステップと、
    前記フォトレジストパターンを剥離することによって前記電極膜のうち不要な部分を除去するリフトオフステップと、を含む
    ことを特徴とする半導体素子の製造方法。
  2. 請求項１に記載の半導体素子の製造方法であって、
    前記フォトレジストはポジ型レジストであり、
    前記露光ステップの後、前記現像ステップの前に、更に
    ベーキングによって、前記フォトレジストにおける露光された部分を前記現像液に対して不溶にする反転ベークステップと、
    前記フォトレジストについて全面露光を施す全面露光ステップと、を含む
    ことを特徴とする半導体素子の製造方法。
  3. 請求項１又は２に記載の半導体素子の製造方法であって、
    前記第１成膜ステップにおいて、スパッタ装置を用いて、０．２Ｐａ以下の成膜圧力で第１シリコン酸化膜を形成し、
    前記第２成膜ステップにおいて、スパッタ装置を用いて、０．４Ｐａ以上の成膜圧力で第２シリコン酸化膜を形成する
    ことを特徴とする半導体素子の製造方法。
  4. 請求項３に記載の半導体素子の製造方法であって、
    前記第２成膜ステップにおいて、０．７Ｐａ以下の成膜圧力で第２シリコン酸化膜を形成する
    ことを特徴とする半導体素子の製造方法。
  5. 請求項１～４のいずれか１項に記載の半導体素子の製造方法であって、
    前記第１成膜ステップの前に、更に
    前記半導体ウェハに導電性酸化物膜を形成する導電性酸化物膜形成ステップを含み、
    前記第１成膜ステップにおいて、前記第１シリコン酸化膜を前記導電性酸化物膜と接する位置に形成する
    ことを特徴とする半導体素子の製造方法。
  6. 請求項５に記載の半導体素子の製造方法であって、
    前記第２シリコン酸化膜の厚みは、前記第１シリコン酸化膜及び前記第２シリコン酸化膜の合計厚みの４分の１以下である
    ことを特徴とする半導体素子の製造方法。
  7. 請求項５又は６に記載の半導体素子の製造方法であって、
    前記半導体素子は半導体レーザ素子である
    ことを特徴とする半導体素子の製造方法。
JP2018029668A 2018-02-22 2018-02-22 半導体素子の製造方法 Active JP7011163B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018029668A JP7011163B2 (ja) 2018-02-22 2018-02-22 半導体素子の製造方法
US16/282,223 US10686294B2 (en) 2018-02-22 2019-02-21 Semiconductor element and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018029668A JP7011163B2 (ja) 2018-02-22 2018-02-22 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2019145706A JP2019145706A (ja) 2019-08-29
JP7011163B2 true JP7011163B2 (ja) 2022-02-10

Family

ID=67616471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018029668A Active JP7011163B2 (ja) 2018-02-22 2018-02-22 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US10686294B2 (ja)
JP (1) JP7011163B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101625137B1 (ko) * 2015-08-17 2016-05-30 경희대학교 산학협력단 프리캐스트 src기둥과 프리캐스트 src보의 셀프포지셔닝 연결구조
KR101625136B1 (ko) * 2014-09-22 2016-05-30 경희대학교 산학협력단 프리캐스트 src기둥과 프리캐스트 src보의 셀프포지셔닝 연결구조
KR101700950B1 (ko) * 2015-04-30 2017-02-02 경희대학교 산학협력단 기둥과 보의 하이브리드 철골 접합구조

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181584A (ja) 2010-02-26 2011-09-15 Nichia Corp 窒化物半導体素子及びその製造方法
JP2011238749A (ja) 2010-05-10 2011-11-24 Sharp Corp 窒化物半導体レーザ素子、およびそれを用いた光ディスク装置ならびに画像表示装置
JP2013055192A (ja) 2011-09-02 2013-03-21 Showa Denko Kk 厚膜レジストの現像方法、及び半導体デバイスの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677106A (ja) * 1992-08-25 1994-03-18 Toshiba Corp フォトレジストパターンの形成方法
JP3438365B2 (ja) * 1994-11-29 2003-08-18 ソニー株式会社 複合光学装置およびその製造方法
US6650683B2 (en) * 2000-11-20 2003-11-18 Fuji Xerox Co, Ltd. Surface emitting semiconductor laser
JP4850453B2 (ja) * 2005-08-11 2012-01-11 ローム株式会社 半導体発光装置の製造方法及び半導体発光装置
JP4172515B2 (ja) 2006-10-18 2008-10-29 ソニー株式会社 発光素子の製造方法
JP4305554B2 (ja) 2007-02-28 2009-07-29 ソニー株式会社 半導体レーザの製造方法
JP2009081373A (ja) 2007-09-27 2009-04-16 Panasonic Corp 半導体発光素子および半導体発光素子の製造方法
JP5221166B2 (ja) 2008-02-20 2013-06-26 スタンレー電気株式会社 ＺｎＯ系半導体素子とその製造方法及び光半導体素子
JP2010153581A (ja) 2008-12-25 2010-07-08 Showa Denko Kk 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP5782823B2 (ja) * 2011-04-27 2015-09-24 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP6327139B2 (ja) 2014-12-09 2018-05-23 豊田合成株式会社 半導体装置およびその製造方法
JP2016171141A (ja) 2015-03-11 2016-09-23 旭化成株式会社 窒化物発光素子および窒化物発光素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181584A (ja) 2010-02-26 2011-09-15 Nichia Corp 窒化物半導体素子及びその製造方法
JP2011238749A (ja) 2010-05-10 2011-11-24 Sharp Corp 窒化物半導体レーザ素子、およびそれを用いた光ディスク装置ならびに画像表示装置
JP2013055192A (ja) 2011-09-02 2013-03-21 Showa Denko Kk 厚膜レジストの現像方法、及び半導体デバイスの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101625136B1 (ko) * 2014-09-22 2016-05-30 경희대학교 산학협력단 프리캐스트 src기둥과 프리캐스트 src보의 셀프포지셔닝 연결구조
KR101700950B1 (ko) * 2015-04-30 2017-02-02 경희대학교 산학협력단 기둥과 보의 하이브리드 철골 접합구조
KR101625137B1 (ko) * 2015-08-17 2016-05-30 경희대학교 산학협력단 프리캐스트 src기둥과 프리캐스트 src보의 셀프포지셔닝 연결구조

Also Published As

Publication number Publication date
US20190260178A1 (en) 2019-08-22
JP2019145706A (ja) 2019-08-29
US10686294B2 (en) 2020-06-16

Similar Documents

Publication Publication Date Title
US6893889B2 (en) Method for manufacturing gallium nitride-based semiconductor light emitting device
TWI753536B (zh) 半導體發光元件以及半導體發光元件的製造方法
US8969898B2 (en) Semiconductor light emitting element and method for producing the same
JP7011163B2 (ja) 半導体素子の製造方法
KR100609118B1 (ko) 플립 칩 발광다이오드 및 그 제조방법
KR101482526B1 (ko) 질화물 반도체 발광 소자 제조 방법
TWI422077B (zh) 發光二極體結構及其製作方法
WO2011118149A1 (ja) 半導体発光素子の製造方法
JP6839320B1 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI795773B (zh) 半導體發光元件以及半導體發光元件的製造方法
US20140183590A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
US9356196B2 (en) Method of manufacturing light emitting element
WO2019111913A1 (ja) 半導体発光素子およびそれを用いた表面実装デバイスならびにそれらの製造方法
JP2020113741A (ja) 半導体発光素子および半導体発光素子の製造方法
TW202005110A (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7068579B2 (ja) 発光素子の製造方法
JP2020064967A (ja) 半導体発光素子および半導体発光素子の製造方法
US10305000B2 (en) Method for producing light-emitting device
JP5945409B2 (ja) 半導体素子とその製造方法
US9553238B2 (en) Method of manufacturing light emitting element
JP5278960B2 (ja) 半導体発光素子の製造方法
JP2008227018A (ja) 半導体発光素子及びその製造方法
US11239392B2 (en) Optoelectronic semiconductor chip, high-voltage semiconductor chip and method for producing an optoelectronic semiconductor chip
JP7137066B2 (ja) 発光素子の製造方法
JP7296001B2 (ja) 半導体発光素子および半導体発光素子の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190312

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190312

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211227

R150 Certificate of patent or registration of utility model

Ref document number: 7011163

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150