JP4873180B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4873180B2
JP4873180B2 JP2007289516A JP2007289516A JP4873180B2 JP 4873180 B2 JP4873180 B2 JP 4873180B2 JP 2007289516 A JP2007289516 A JP 2007289516A JP 2007289516 A JP2007289516 A JP 2007289516A JP 4873180 B2 JP4873180 B2 JP 4873180B2
Authority
JP
Japan
Prior art keywords
layer
resin precursor
forming
precursor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007289516A
Other languages
English (en)
Other versions
JP2008153630A5 (ja
JP2008153630A (ja
Inventor
康則 黒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007289516A priority Critical patent/JP4873180B2/ja
Priority to US11/942,809 priority patent/US8143173B2/en
Publication of JP2008153630A publication Critical patent/JP2008153630A/ja
Publication of JP2008153630A5 publication Critical patent/JP2008153630A5/ja
Application granted granted Critical
Publication of JP4873180B2 publication Critical patent/JP4873180B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明のいくつかの態様は、半導体装置の製造方法に関する。
近年、半導体装置の小型化の要求に伴い、半導体ウエハの能動面に配線やバンプとなる金属層を形成するプロセスが開発されており、半導体装置を薄型化するため、薄い半導体ウエハが使用される場合がある。その場合、薄い半導体ウエハを補強するためにその裏面に樹脂層を形成することが知られている(特許文献1)。しかし、従来の技術では、半導体ウエハの裏面に樹脂層を形成するときに、能動面の金属層に傷を付けるおそれがあり、その対策が必要であった。
特開2000−332034号公報
本発明は、半導体基板の能動面に形成された金属層に傷が付かないようにすることを目的とする。
(1)本発明係る半導体装置の製造方法は、
(a)半導体基板の電極を有する第1の面に応力緩和層を形成する工程と、
(b)前記(a)工程後に、前記電極上及び前記応力緩和層上に配線を形成する工程と、
(c)前記(b)工程後に、前記配線上にソルダレジスト層を形成する工程と、
(d)前記(c)工程後に、前記半導体基板の前記第1の面とは反対の第2の面に保護層を形成する工程と、
を含む。本発明によれば、金属層がソルダレジスト層で覆われた状態で保護層を形成するので、ソルダレジスト層によって保護されて金属層に傷が付かないようになる。
(2)この半導体装置の製造方法において、
前記(b)工程は、
(b−1)前記応力緩和層及び前記電極を覆うように導電膜を形成する工程と、
(b−2)前記導電膜上に前記導電膜の一部が露出する開口を有するようにメッキレジスト層を形成する工程と、
(b−3)前記導電膜に電流を流して行う電解メッキによって前記導電膜の前記メッキレジスト層からの露出部上に金属層を形成する工程と、
(b−4)前記メッキレジスト層を除去する工程と、
(b−5)前記金属層をマスクとして、前記導電膜の前記金属層からの露出部をエッチングして除去する工程と、
を含み、
前記(d)工程を、前記ソルダレジスト層が支持体に接触するように、前記半導体基板を前記支持体に載せて行ってもよい。
(3)この半導体装置の製造方法において、
前記(c)工程で、樹脂前駆体層を形成し、パターニングし、硬化して前記ソルダレジスト層を形成してもよい。
(4)この半導体装置の製造方法において、
前記(c)工程で、前記ソルダレジスト層として第1の樹脂前駆体層を形成し、前記第1の樹脂前駆体層のパターニング及び硬化前に前記(d)工程を行い、
前記(d)工程で、前記保護層として第2の樹脂前駆体層を形成し、前記第1の樹脂前駆体層の未硬化状態を維持しながら、前記第2の樹脂前駆体層を硬化し、
前記(d)工程後に、前記第1の樹脂前駆体層をパターニングして硬化してもよい。
(5)この半導体装置の製造方法において、前記第1の樹脂前駆体層の硬化温度は、前記第2の樹脂前駆体層の硬化温度よりも高くてもよい。
(6)この半導体装置の製造方法において、
前記(c)工程で、前記ソルダレジスト層として第1の樹脂前駆体層を形成し、前記第1の樹脂前駆体層のパターニング及び硬化前に前記(d)工程を行い、
前記(d)工程で、前記保護層として第2の樹脂前駆体層を形成し、
前記(d)工程後に、前記第1の樹脂前駆体層をパターニングして、前記第1及び第2の樹脂前駆体層を同時に硬化してもよい。
(7)この半導体装置の製造方法において、
前記第1の樹脂前駆体層の硬化温度と、前記第2の樹脂前駆体層の硬化温度は同じであってもよい。
(8)この半導体装置の製造方法において、
前記ソルダレジスト層の前記配線上に開口を設ける工程と、
前記開口内に半田からなる外部端子を形成する工程と、
を更に含み、
前記外部端子を形成する工程は、前記(d)工程の後に行ってもよい。
(9)本発明に係る半導体装置の製造方法は、(a)半導体基板の電極を有する第1の面に第1の樹脂層を形成する工程と、
(b)前記(a)工程後に、前記電極上及び前記第1の樹脂層上に配線を形成する工程と、
(c)前記(b)工程後に、前記配線上に第2の樹脂層を形成する工程と、
(d)前記(c)工程後に、前記半導体基板の前記第1の面とは反対側の第2の面に第3の樹脂層を形成する工程と、
を含む。本発明によれば、配線層が第2の樹脂層に覆われた状態で第3の樹脂層を形成するため、第3の樹脂層形成時に第2の樹脂層が配線層の保護層としての役割を果たし、配線層の損傷の発生を抑制することができる。
(第1の実施の形態)
図1(A)〜図3は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板(例えばSi(シリコン)からなる半導体ウエハ)10を使用する。半導体基板10には集積回路19を形成する。詳しくは、半導体基板10の一方の面に、周知の半導体プロセスによって集積回路19を形成する。集積回路19は、半導体基板10の一方の表層に作りこまれる。また、集積回路19に半導体基板10に形成された内部配線を介して電気的に接続されるように電極12を形成し、電極12の少なくとも一部が露出する様にパッシベーション膜14を形成する。言い換えると、集積回路19から接続された内部配線のうち、パッシベーション膜14から露出する部分が電極12である。パッシベーション膜14は無機材料(例えばSi等の無機酸化物)で形成されてもよい。

図1(A)に示すように、半導体基板10の電極12を有する第1の面16に応力緩和層(または第1の樹脂層)20を形成する。応力緩和層20は、少なくとも電極12の少なくとも一部を避けて形成する。例えば、感光性樹脂によってフォトリソグラフィを適用して応力緩和層20を形成してもよい。また、熱硬化性樹脂を使用して応力緩和層20を形成してもよい。応力緩和層20の側面は傾斜面になっていてもよい。この傾斜面は、熱硬化性樹脂前駆体の熱収縮によって形成される。応力緩和層20を、後述する半導体基板10の切断ラインを避けて形成すれば、カッタ(又はスクライバ)の目詰まりを防止することができる。
図1(B)に示すように、応力緩和層20及び電極12を覆うように導電膜22を形成する。導電膜22はパッシベーション膜14上にも形成してよい。導電膜22は少なくとも1層からなり、複数層から形成してもよい。例えば、応力緩和層20及び電極12上にチタンとタングステンの混合材料からなる下地層を形成し、その上に、後述する電解メッキで析出する金属層28と同じ金属(例えば銅)からなる表皮層を形成してもよい。導電膜22はスパッタリングによって形成することができる。
図1(C)に示すように、導電膜22上に導電膜22の一部が露出する開口24を有するようにメッキレジスト層26を形成する。メッキレジスト層26の開口24は、導電膜22の電極12上の部分を露出するとともに、電極12上の部分から配線の形状で連続的に延びる部分を露出している。メッキレジスト層26は、感光性樹脂で形成することができる。感光性樹脂は、紫外線硬化性樹脂であってもよいが、熱硬化性樹脂であれば硬化を簡単に行える。感光性樹脂前駆体層を導電膜22上に形成し、露光・現像を含むフォトリソグラフィによって開口24を形成し、硬化することでメッキレジスト層26を形成する。なお、感光性樹脂前駆体層を硬化するときに、開口24の内側面が傾斜するように、開口24を外方向に拡がるテーパー形状にしてもよい。言い換えると、メッキレジスト層26の半導体基板10と対向する面側の開口より、メッキレジスト層26の半導体基板10と対向する面とは反対面側の開口の方が大きくなっていてもよい。
図1(D)に示すように、導電膜22に電流を流して行う電解メッキによって導電膜22のメッキレジスト層26からの露出部上に金属層28を形成する。電解メッキで導電膜22は電極として使用する。金属層28は例えば銅からなる層である。金属層28は、メッキレジスト層26の高さを超えないように(つまり開口24から盛り上がらないように)形成することで、開口24の幅で形成することができる。
図1(E)に示すように、メッキレジスト層26を除去する。
図1(F)に示すように、金属層28をマスクとして、導電膜22の金属層28からの露出部をエッチングして除去する。このとき、エッチングによって金属層28の表面が研磨されるので、金属層28に傷がついてもそれを除去することができ、金属層28上の酸化膜も除去することができる。金属層28及び導電膜22によって、電極12に電気的に接続される配線29が形成される。なお、配線29は、金属層28及び導電膜22の複数の金属からなる層で形成される場合に限らず、電極12上及び応力緩和層20上に形成されるものであれば1層の金属から形成してもよい。
図2(A)に示すように、ソルダレジスト層(または第2の樹脂層)30を形成する。ソルダレジスト層30は、金属層28の一部(例えばランド)を露出させるように、金属層28のその他の部分全体を覆うように形成する。ソルダレジスト層30は、応力緩和層20上に載っていてもよい。ただし、ソルダレジスト層30を、後述する半導体基板10の切断ラインを避けて形成すれば、カッタ(又はスクライバ)の目詰まりを防止することができる。ソルダレジスト層30は、感光性樹脂を使用し、フォトリソグラフィの工程によってパターニングし硬化して形成することができる。熱硬化性樹脂であれば熱によって硬化することができる。本実施の形態では、ソルダレジスト層30とは硬化した層をいう。
次に、半導体基板10の第1の面16とは反対の第2の面32に保護層(または第3の樹脂層)34を形成する。この工程は、半導体基板10を支持体35に支持させて(あるいは載せて)行う。詳しくは、第1の面16を支持体35に向けて、ソルダレジスト層30を支持体35に接触させる。そして、図2(B)に示すように、第2の面32に樹脂前駆体層36を形成する。樹脂前駆体は、紫外線硬化性樹脂であってもよいが、熱硬化性樹脂であれば硬化を簡単に行える。樹脂前駆体層36の形成は、スクリーン印刷によって行えば材料の無駄が少ないが、スピンコートによって行うことを妨げるものではない。樹脂前駆体層36を硬化して保護層34を形成する(図2(C)参照)。あるいは、テープ又はシートを貼り付けることで保護層34を設けてもよい。保護層34を設けることで、半導体基板10の第2の面32を保護するとともに、薄い半導体基板10を補強することができる。本実施の形態によれば、金属層28がソルダレジスト層30で覆われた状態で保護層34を形成するので、ソルダレジスト層30によって保護されて金属層28に傷が付かないようになる。
図3に示すように、金属層28上に外部端子40を形成する。外部端子40は、半田で形成してもよい。例えばクリーム半田を金属層28上に設け、クリーム半田を溶融して表面張力でボール状に形成してもよい。本実施の形態では、外部端子40を設ける前に保護層34を形成するので、外部端子40を避けるように半導体基板10を支持する工夫が不要であって工程の簡略化を図ることができる。そして、半導体基板10を切断(ダイシング又はスクライビング)して、図4に示すように、半導体装置を得ることができる。
(第2の実施の形態)
図5(A)〜図5(D)は、本発明の第2の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、図1(A)〜図1(F)の工程を行った後に図5(A)の工程を行う。
図5(A)に示すように、ソルダレジスト層として第1の樹脂前駆体層130を形成する。本実施の形態は、第1の樹脂前駆体層130のパターニング及び硬化前に保護層34の形成(硬化を含む)を行う点で第1の実施の形態と異なる。したがって、本実施の形態でソルダレジスト層とは、パターニング前であって未硬化の状態である。
図5(B)に示すように、保護層34にするための第2の樹脂前駆体層136を形成する。この時点で、第1の樹脂前駆体層130は、未硬化状態であるが、パターニング可能な状態を維持できる程度にプリベークしてもよい。そして、第1の樹脂前駆体層130の未硬化状態(パターニングも可能な状態)を維持しながら、第2の樹脂前駆体層136を硬化する(図5(C)参照)。例えば、第1及び第2の樹脂前駆体層130,136がいずれも熱硬化性樹脂前駆体であれば、第1の樹脂前駆体層130として、硬化反応の温度が第2の樹脂前駆体層136よりも高い材料を使用する。
図5(D)に示すように、第1の樹脂前駆体層130をパターニングして硬化(ポストベーク)する。その他の内容は第1の実施の形態で説明した内容が該当し、作用効果も同じであるため説明を省略する。
(第3の実施の形態)
図6(A)〜図6(B)は、本発明の第3の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、図5(B)の工程を行った後に図6(A)からの工程を行う。つまり、第1の樹脂前駆体層130の未硬化状態を維持して、保護層34にするための第2の樹脂前駆体層136を形成する(図6(A)参照)。そして、第2の樹脂前駆体層136が未硬化のまま、第1の樹脂前駆体層130をパターニングする(図6(B)参照)。その後、第1及び第2の樹脂前駆体層130,136を同時に硬化する。本実施の形態によれば、第1及び第2の樹脂前駆体層130,136を同時に硬化するので、両者の硬化温度が同じであってもよい。その他の内容は第1又は第2の実施の形態で説明した内容が該当し、作用効果も同じであるため説明を省略する。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1(A)〜図1(F)は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明する図である。 図2(A)〜図2(C)は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明する図である。 図3は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明する図である。 図4は、本発明の第1の実施の形態に係る方法で製造された半導体装置を示す図である。 図5(A)〜図5(D)は、本発明の第2の実施の形態に係る半導体装置の製造方法を説明する図である。 図6(A)〜図6(B)は、本発明の第3の実施の形態に係る半導体装置の製造方法を説明する図である。
符号の説明
10…半導体基板、 12…電極、 14…パッシベーション膜、 16…第1の面 20…応力緩和層、 22…導電膜、 24…開口、 26…メッキレジスト層、 28…金属層、 30…ソルダレジスト層、 32…第2の面 34…保護層、 35…支持体、 36…樹脂前駆体層、 40…外部端子、 130…第1の樹脂前駆体層、 136…第2の樹脂前駆体層

Claims (8)

  1. (a)半導体基板の電極を有する第1の面に応力緩和層を形成する工程と、
    (b)前記(a)工程後に、前記電極上及び前記応力緩和層上に配線を形成する工程と、
    (c)前記(b)工程後に、前記配線上にソルダレジスト層を形成する工程と、
    (d)前記(c)工程後に、前記半導体基板の前記第1の面とは反対の第2の面に保護層を形成する工程と、
    を含み、
    前記(b)工程は、
    (b−1)前記応力緩和層及び前記電極を覆うように導電膜を形成する工程と、
    (b−2)前記導電膜上に前記導電膜の一部が露出する開口を有するようにメッキレジスト層を形成する工程と、
    (b−3)前記導電膜に電流を流して行う電解メッキによって前記導電膜の前記メッキレジスト層からの露出部上に金属層を形成する工程と、
    (b−4)前記メッキレジスト層を除去する工程と、
    (b−5)前記金属層をマスクとして、前記導電膜の前記金属層からの露出部をエッチングして除去する工程と、
    を含み、
    前記(d)工程を、前記ソルダレジスト層が支持体に接触するように、前記半導体基板を前記支持体に載せて行い、
    前記(c)工程で、前記ソルダレジスト層として第1の樹脂前駆体層を形成し、前記第1の樹脂前駆体層のパターニング及び硬化前に前記(d)工程を行い、
    前記(d)工程で、前記保護層として第2の樹脂前駆体層を形成し、前記第1の樹脂前駆体層の未硬化状態を維持しながら、前記第2の樹脂前駆体層を硬化し、
    前記(d)工程後に、前記第1の樹脂前駆体層をパターニングして硬化する半導体装置の製造方法。
  2. 請求項に記載された半導体装置の製造方法において、
    前記第1の樹脂前駆体層の硬化温度は、前記第2の樹脂前駆体層の硬化温度よりも高い半導体装置の製造方法。
  3. (a)半導体基板の電極を有する第1の面に応力緩和層を形成する工程と、
    (b)前記(a)工程後に、前記電極上及び前記応力緩和層上に配線を形成する工程と、
    (c)前記(b)工程後に、前記配線上にソルダレジスト層を形成する工程と、
    (d)前記(c)工程後に、前記半導体基板の前記第1の面とは反対の第2の面に保護層を形成する工程と、
    を含み、
    前記(b)工程は、
    (b−1)前記応力緩和層及び前記電極を覆うように導電膜を形成する工程と、
    (b−2)前記導電膜上に前記導電膜の一部が露出する開口を有するようにメッキレジスト層を形成する工程と、
    (b−3)前記導電膜に電流を流して行う電解メッキによって前記導電膜の前記メッキレジスト層からの露出部上に金属層を形成する工程と、
    (b−4)前記メッキレジスト層を除去する工程と、
    (b−5)前記金属層をマスクとして、前記導電膜の前記金属層からの露出部をエッチングして除去する工程と、
    を含み、
    前記(d)工程を、前記ソルダレジスト層が支持体に接触するように、前記半導体基板を前記支持体に載せて行い、
    前記(c)工程で、前記ソルダレジスト層として第1の樹脂前駆体層を形成し、前記第1の樹脂前駆体層のパターニング及び硬化前に前記(d)工程を行い、
    前記(d)工程で、前記保護層として第2の樹脂前駆体層を形成し、
    前記(d)工程後に、前記第1の樹脂前駆体層をパターニングして、前記第1及び第2の樹脂前駆体層を同時に硬化する半導体装置の製造方法。
  4. 請求項に記載された半導体装置の製造方法において、
    前記第1の樹脂前駆体層の硬化温度と、前記第2の樹脂前駆体層の硬化温度は同じである半導体装置の製造方法。
  5. (a)半導体基板の電極を有する第1の面に応力緩和層を形成する工程と、
    (b)前記(a)工程後に、前記電極上及び前記応力緩和層上に配線を形成する工程と、
    (c)前記(b)工程後に、前記配線上にソルダレジスト層を形成する工程と、
    (d)前記(c)工程後に、前記半導体基板の前記第1の面とは反対の第2の面に保護層を形成する工程と、
    を含み、
    前記(d)工程を、前記ソルダレジスト層が支持体に接触するように、前記半導体基板を前記支持体に載せて行い、
    前記(c)工程で、前記ソルダレジスト層として第1の樹脂前駆体層を形成し、前記第1の樹脂前駆体層のパターニング及び硬化前に前記(d)工程を行い、
    前記(d)工程で、前記保護層として第2の樹脂前駆体層を形成し、前記第1の樹脂前駆体層の未硬化状態を維持しながら、前記第2の樹脂前駆体層を硬化し、
    前記(d)工程後に、前記第1の樹脂前駆体層をパターニングして硬化する半導体装置の製造方法。
  6. 請求項に記載された半導体装置の製造方法において、
    前記第1の樹脂前駆体層の硬化温度は、前記第2の樹脂前駆体層の硬化温度よりも高い半導体装置の製造方法。
  7. (a)半導体基板の電極を有する第1の面に応力緩和層を形成する工程と、
    (b)前記(a)工程後に、前記電極上及び前記応力緩和層上に配線を形成する工程と、
    (c)前記(b)工程後に、前記配線上にソルダレジスト層を形成する工程と、
    (d)前記(c)工程後に、前記半導体基板の前記第1の面とは反対の第2の面に保護層を形成する工程と、
    を含み、
    前記(d)工程を、前記ソルダレジスト層が支持体に接触するように、前記半導体基板を前記支持体に載せて行い、
    前記(c)工程で、前記ソルダレジスト層として第1の樹脂前駆体層を形成し、前記第1の樹脂前駆体層のパターニング及び硬化前に前記(d)工程を行い、
    前記(d)工程で、前記保護層として第2の樹脂前駆体層を形成し、
    前記(d)工程後に、前記第1の樹脂前駆体層をパターニングして、前記第1及び第2の樹脂前駆体層を同時に硬化する半導体装置の製造方法。
  8. 請求項に記載された半導体装置の製造方法において、
    前記第1の樹脂前駆体層の硬化温度と、前記第2の樹脂前駆体層の硬化温度は同じである半導体装置の製造方法。
JP2007289516A 2006-11-22 2007-11-07 半導体装置の製造方法 Expired - Fee Related JP4873180B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007289516A JP4873180B2 (ja) 2006-11-22 2007-11-07 半導体装置の製造方法
US11/942,809 US8143173B2 (en) 2006-11-22 2007-11-20 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006315952 2006-11-22
JP2006315952 2006-11-22
JP2007289516A JP4873180B2 (ja) 2006-11-22 2007-11-07 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2008153630A JP2008153630A (ja) 2008-07-03
JP2008153630A5 JP2008153630A5 (ja) 2010-07-01
JP4873180B2 true JP4873180B2 (ja) 2012-02-08

Family

ID=39655436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007289516A Expired - Fee Related JP4873180B2 (ja) 2006-11-22 2007-11-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4873180B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4015787B2 (ja) * 1999-09-03 2007-11-28 松下電器産業株式会社 半導体装置の製造方法
JP3732378B2 (ja) * 2000-03-03 2006-01-05 新光電気工業株式会社 半導体装置の製造方法
JP2004241673A (ja) * 2003-02-07 2004-08-26 Seiko Epson Corp 半導体装置、電子機器および半導体装置の製造方法
JP2006229112A (ja) * 2005-02-21 2006-08-31 Casio Comput Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2008153630A (ja) 2008-07-03

Similar Documents

Publication Publication Date Title
JP4219951B2 (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
JP4235834B2 (ja) 半導体装置の製造方法
TW200832641A (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
JP2004158827A (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
TW201025529A (en) Substrate structure and manufacturing method thereof
JP4232044B2 (ja) 半導体装置の製造方法
JP2007220959A (ja) 半導体装置及びその製造方法
JP2001257227A (ja) 半導体装置の製造方法
JP2012074406A (ja) 半導体装置および半導体装置の製造方法
JP2010056266A (ja) 半導体装置の製造方法
JP4873180B2 (ja) 半導体装置の製造方法
JP4873179B2 (ja) 半導体装置の製造方法
JP2007048971A (ja) 半導体装置の製造方法
US7615474B2 (en) Method for manufacturing semiconductor device with reduced damage to metal wiring layer
US8143173B2 (en) Method for manufacturing semiconductor device
JP2007042735A (ja) 半導体装置の製造方法
JP4686962B2 (ja) 半導体装置の製造方法
JP2004103605A (ja) 微細配線形成方法
JP7335036B2 (ja) 半導体パッケージの製造方法
JP2008141020A (ja) 半導体装置及び半導体装置の製造方法
JP2007042733A (ja) 半導体装置及び電子デバイス
JP2006253437A (ja) 半導体装置の製造方法
JP4348538B2 (ja) 半導体ウエハ及び半導体チップの製造方法
JP4971960B2 (ja) 半導体装置の製造方法
JP2008258439A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees