JP5989810B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5989810B2
JP5989810B2 JP2014560540A JP2014560540A JP5989810B2 JP 5989810 B2 JP5989810 B2 JP 5989810B2 JP 2014560540 A JP2014560540 A JP 2014560540A JP 2014560540 A JP2014560540 A JP 2014560540A JP 5989810 B2 JP5989810 B2 JP 5989810B2
Authority
JP
Japan
Prior art keywords
film
dbr
layer
refractive index
tio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014560540A
Other languages
English (en)
Other versions
JPWO2014122709A1 (ja
Inventor
佐々木　博司
博司 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Application granted granted Critical
Publication of JP5989810B2 publication Critical patent/JP5989810B2/ja
Publication of JPWO2014122709A1 publication Critical patent/JPWO2014122709A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/125—Distributed Bragg reflector [DBR] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18369—Structure of the reflectors, e.g. hybrid mirrors based on dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18377—Structure of the reflectors, e.g. hybrid mirrors comprising layers of different kind of materials, e.g. combinations of semiconducting with dielectric or metallic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission

Description

本発明は、分布ブラッグ反射膜を持つ発光ダイオード素子や半導体レーザ素子などの半導体発光素子などの半導体装置およびその製造方法に関する。
この種の従来の半導体発光素子としての発光ダイオードチップの光取出し 効率を改善する研究の一つとして、サファイアのような透明基板の下部面に金属反射膜または分布ブラッグ反射膜（ＤＢＲ膜；ＤｉｓｔｒｉｂｕｔｅｄＢｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）を形成する技術が広く研究されている。
図１２は、特許文献１に開示されている従来の分布ブラッグ反射膜を有する発光ダイオードチップを説明するための断面図である。図１３は、図１２の分布ブラッグ反射膜を拡大して示した断面図である。
図１２に示すように、従来の発光ダイオードチップ１００は、基板１０１と、基板１０１の表面側にバッファ層１０２と、バッファ層１０２上の発光構造体１０３と、光構造体１０３上の透明電極１０４と、透明電極１０４の一部上のｐ−電極パッド１０５と、光構造体１０３における第１導電型半導体層１０３ａの一部露出面の一部上に設けられたｎ−電極パッド１０６とを有すると共に、基板１０１の裏面側に分布ブラッグ反射膜１０７と、分布ブラッグ反射膜１０７上の反射金属層１０８と、反射金属層１０８上の保護層１０９とを有している。
基板１０１は透明基板であれば特に限定されず、例えばサファイアまたはＳｉＣ基板であってもよい。基板１０１はまた、上部面、即ち全面にパターニングされたサファイア基板（ＰＳＳ）のように、所定の凹凸パターンを有していてもよい。一方、基板１０１の面積はチップの全体面積を決める。発光ダイオードチップ１００の面積が相対的に大きいほど、反射効果が増加する。
発光構造体１０３は、第１導電型半導体層１０３ａと、第２導電型半導体層１０３ｂと、これらの第１導電型半導体層１０３ａおよび第２導電型半導体層１０３ｂの間に配置された活性層１０３ｃとを有している。ここで、第１導電型半導体層１０３ａと第２導電型半導体層１０３ｂとは互いに反対の導電型を有し、第１導電型がｎ型で第２導電型がｐ型であってもよく、またはそれらがその反対であってもよい。
これらの第１導電型半導体層１０３ａ、活性層１０３ｃおよび第２導電型半導体層１０３ｂは、窒化ガリウム系列の化合物半導体物質、即ち、（Ａｌ、Ｉｎ、Ｇａ）Ｎで形成されていてもよい。活性層１０３ｃは、求められる波長の光、例えば、紫外線または青色光を出射するように組成元素および組成比が決められる。第１導電型半導体層１０３ａおよび／または第２導電型半導体層１０３ｂは、図示したように、単一層に形成されていてもよいが、多層構造で形成することもできる。また、活性層１０３ｃは、単一量子井戸構造または多重量子井戸構造に形成してもよい。また、基板１０１と第１導電型半導体層１０３ａとの間にバッファ層１０２を配置しているがこれはなくてもよい。
半導体層１０３ａ〜１０３ｃはそれぞれ、ＭＯＣＶＤ（ｍｅｔａｌ−ｏｒｇａｎｉｃｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）またはＭＢＥ（ｍｏｌｅｃｕｌａｒ
ｂｅａｍ ｅｐｉｔａｘｙ）技術を用いて形成してもよく、フォトリソグラフィおよびエッチング工程を用いて第１導電型半導体層１０３ａの一部領域が露出するようにパターニングしてもよい。
一方、透明電極層１０４は、第２導電型半導体層１０３ｂ上に、例えば、ＩＴＯまたはＮｉ／Ａｕで形成されていてもよい。透明電極層１０４は、第２導電型半導体層１０３ｂに比べて比抵抗が低いため、電流をチップ全体に分散させる役割を有している。透明電極層１０４の一部上にｐ−電極パッド１０５が形成され、第１導電型半導体層１０３ａの途中で露出した露出面の一部上にｎ−電極パッド１０６が形成されている。ｐ−電極パッド１０５は、図示するように、透明電極層１０４を介して第２導電型半導体層１０３ｂに電気的に接続されている。
また、基板１０１の下部、即ち、基板１０１の裏面側には分布ブラッグ反射膜１０７が配設されている。分布ブラッグ反射膜１０７は、第１分布ブラッグ反射膜１１１と第２分布ブラッグ反射膜１１２とを有している。
図１３に示すように、第１分布ブラッグ反射膜１１１は、第１材料層１１１ａと第２材料層１１１ｂとの対が複数対、繰り返して形成され、第２分布ブラッグ反射膜１１２は、第３材料層１１２ａと第４材料層１１２ｂとの対が複数対、繰り返して形成されている。第１材料層１１１ａと第２材料層１１１ｂとの複数個の対は、青色波長領域の光に比べて赤色波長領域の光、例えば５５０ｎｍまたは６３０ｎｍの光に対する反射率が相対的に高く、第２分布ブラッグ反射膜１１２は赤色または緑色波長領域の光に比べて青色波長領域の光、例えば４６０ｎｍの光に対する反射率を相対的に高くしていてもよい。この際、第１分布ブラッグ反射膜１１１内の材料層１１１ａ、１１１ｂの光学的膜厚は、第２分布ブラッグ反射膜１１２内の材料層１１２ａ、１１２ｂの光学的膜厚より厚いが、これに限定されず、その反対としてもよい。
第１材料層１１１ａは、第３材料層１１２ａと同一の材料、即ち同一の屈折率を有してもよく、第２材料層１１１ｂは、第４材料層１１２ｂと同一の材料、即ち同一の屈折率を有していてもよい。例えば、第１材料層１１１ａおよび第３材料層１１２ａはＴｉＯ２膜（屈折率ｎ：約２．５）で形成されていてもよく、第２材料層１１１ｂおよび第４材料層１１２ｂはＳｉＯ２膜（屈折率ｎ：約１．５）で形成されていてもよい。要するに高屈折率の膜と低屈折率の膜とを、ここでは４８層だけ繰り返すことにより波長広帯域で高反射率性能を有している。
一方、第１材料層１１１ａの光学的膜厚（屈折率×厚さ）は、第２材料層１１１ｂの光学的膜厚と実質的に整数倍の関係を有し、好ましくは、これらの光学的膜厚は実質的に同一としてもよい。また、第３材料層１１２ａの光学的膜厚は、第４材料層１１２ｂの光学的膜厚と実質的に整数倍の関係を有し、好ましくは、これらの光学的膜厚は実質的に同一としてもよい。
また、第１材料層１１１ａの光学的膜厚を第３材料層１１２ａの光学的膜厚より厚くし、第２材料層１１１ｂの光学的膜厚を第４材料層１１２ｂの光学的膜厚より厚くしてもよい。第１〜第４材料層１１１ａ、１１１ｂ、１１２ａ、１１２ｂの光学的膜厚は、各材料層の屈折率および／または実際の厚さを調節して制御することができる。
分布ブラッグ反射膜１０７の下部には、Ａｌ、ＡｇまたはＲｈなどの反射金属層１０８と、分布ブラッグ反射膜１０７を保護するための保護層１０９とが形成されていてもよい。保護層１０９は、例えば、Ｔｉ、Ｃｒ、Ｎｉ、Ｐｔ、ＴａおよびＡｕから選択された何れか一つの金属層またはこれらの合金で形成してもよい。反射金属層１０８または保護層１０９は、分布ブラッグ反射膜１０７を外部の衝撃や汚染から保護することができる。例えば、反射金属層１０８または保護層１０９は、発光ダイオードチップ１００を発光ダイオードパッケージに実装する際に、接着剤のような物質によって分布ブラッグ反射膜１０７が変形することを防止することができる。
また、反射金属層１０８は、分布ブラッグ反射膜１０７を透過する光を反射することができるため、分布ブラッグ反射膜１０７の厚さを相対的に減少させることができる。分布ブラッグ反射膜１０７は、相対的に高い反射率を示すが、入射角が大きい光に対しては長波長領域の可視光を透過させることがある。したがって、反射金属層１０８を分布ブラッグ反射膜１０７の下部に配置することにより、分布ブラッグ反射膜１０７を透過した光を反射金属層１０８により反射することができるため、発光利用効率をさらに向上させることができる。
さらに、第１分布ブラッグ反射膜１１１を第２分布ブラッグ反射膜１１２よりも基板１０１の近くに配置することにより、その逆に配置する場合に比べて、分布ブラッグ反射膜１０７内での光損失を減少させることができる。
以上により、活性層１０３ｃで発光した光をｐ−電極パッド１０５およびｎ−電極パッド１０６側の上方向に全て出射させるフェイスアップ光出射方式の従来の半導体発光素子としての発光ダイオードチップ１００を得ることができる。
特開２０１１−１６６１４６号公報
特許文献１に開示されている上記従来の分布ブラッグ反射膜１０７を持つ発光ダイオードチップ１００では、基板１０１の裏面側に、内部活性層１０３ｃを含む発光構造体から出射された光を上側に反射する分布ブラッグ反射膜１０７（ＤＢＲ膜）が形成されており、この分布ブラッグ反射膜１０７上にさらに反射金属層１０８が形成されている。この分布ブラッグ反射膜１０７およびその上の反射金属層１０８により、青色波長、緑色波長および赤色波長光に対して９０パーセント以上の反射率を有している。
ところが、基板１０１にＤＢＲ膜（反射膜）として、ＳｉＯ２とＴｉＯ２とで交互に積層し、トータル約４０層レベル形成（反射率の観点から最終層はＳｉＯ２）して、波長広帯域で高反射率性能を示すものの、後工程での洗浄処理時の沸酸などがＤＢＲ膜表面を浸食（膜厚減少）したり、ＤＢＲ膜表面から水分を吸収したり、さらにＤＢＲ膜表面にクラックが生じたりすると、ＤＢＲ膜の光学特性が変化してしまうという問題があった。
本発明は、上記従来の問題を解決するもので、後工程の洗浄処理やエッチング処理などでＤＢＲ膜表面が浸食（膜厚減少）されたり、ＤＢＲ膜表面から水分が吸収されたり、ＤＢＲ膜表面にクラックが発生することを抑制または防止することができる半導体装置およびその製造方法を提供することを目的とする。
本発明の半導体装置は、反射膜となるＤＢＲ膜構成において、低屈折率膜上に高屈折率膜と該低屈折率膜の対が１対または複数対繰り返し成膜された該低屈折率膜上に最終膜として該高屈折率膜が浸食防止用に連続成膜されているものであり、そのことにより上記目的が達成される。
また、好ましくは、本発明の半導体装置における低屈折率膜はＳｉＯ２膜であり、前記高屈折率膜はＴｉＯ２膜であって、前記最終膜のＴｉＯ２膜の膜厚を１〜１３ｎｍとしている。
さらに、好ましくは、本発明の半導体装置における最終膜のＴｉＯ２膜の膜厚は１〜１０または１〜５ｎｍである。
さらに、好ましくは、本発明の半導体装置におけるＤＢＲ膜構成のパターンエッジ部の形状が、角度１５〜４５度の断面テーパ角度を有する先端側ほど膜厚が薄いスロープ形状になっている。
さらに、好ましくは、本発明の半導体装置におけるＤＢＲ膜構成の多層の反射膜は４層〜５０層の範囲内の層数を有する。
さらに、好ましくは、本発明の半導体装置におけるＤＢＲ膜構成（ＤＢＲ膜）上およびその下地層上に金属膜（金属反射膜）を備える。
さらに、好ましくは、本発明の半導体装置における金属膜としてＡｌ膜が用いられている。
さらに、好ましくは、本発明の半導体装置における最終膜の高屈折率膜と前記金属膜との密着層としてＮｉ膜が用いられているかまたは、該最終膜の高屈折率膜上に直に該金属膜が用いられている。
さらに、好ましくは、本発明の半導体装置において、光波長が４００〜６００ｎｍまでの帯域範囲で、前記ＤＢＲ膜構成に対して光の垂直方向の反射率が８０パーセント以上である。
本発明の半導体装置の製造方法は、本発明の上記半導体装置を製造する方法であって、レジストパターンを断面庇状に形成した後に、前記ＤＢＲ膜構成のスロープ形状をＤＢＲ蒸着処理により該レジストパターンの庇周囲に形成し、該レジストパターンを除去するリフトオフプロセスを有するものであり、そのことにより上記目的が達成される。
また、好ましくは、本発明の半導体装置の製造方法におけるＤＢＲ膜構成を蒸着形成する前および形成中にイオンガンを用いてプラズマクリーニングおよび前記ＤＢＲ蒸着処理を行う。
さらに、好ましくは、本発明の半導体装置の製造方法におけるリフトオフプロセスにて前記ＤＢＲ膜構成のスロープ形状を形成した後に、更に該リフトオフプロセスを用いて金属膜蒸着で該ＤＢＲ膜構成およびその下地層上に金属膜を形成する。
上記構成により、以下、本発明の作用を説明する。
本発明においては、反射膜となるＤＢＲ膜構成において、低屈折率膜上に高屈折率膜と該低屈折率膜の対が１対または複数対繰り返し成膜された該低屈折率膜上に最終膜として該高屈折率膜が浸食防止用に連続成膜されている。
これによって、最終膜が浸食防止用の高屈折率膜であるので、浸食防止用の高屈折率膜がＤＢＲ膜構成自体を覆って内部を保護することから、後工程の洗浄処理やエッチング処理などでＤＢＲ膜表面が浸食（膜厚減少）されたり、ＤＢＲ膜表面から水分が吸収されたり、ＤＢＲ膜表面にクラックが発生することを抑制または防止することが可能となる。
また、ＤＢＲ膜上に金属反射膜を形成する際に、ＤＢＲ膜平面上でないと蒸着形成し難く、ＤＢＲ膜のパターンエッジ部での蒸着形成では蒸着膜のカバレッジが悪く、段切れなどを発生させてしまう。これに対して、ＤＢＲ膜構成のパターンエッジ部（端部）の形状が、角度１５〜４５度の断面テーパ角度を有する先端側ほど膜厚が薄いスロープ形状になっているので、ＤＢＲ膜のパターンエッジ部（端部）での蒸着膜（金属反射膜）のカバレッジが良好なものとなって段切れの発生が防止される。
さらに、特許文献１に開示されている従来の半導体発光素子としての発光ダイオードチップ１００では、フェイスアップ光出射方式であり、活性層１０３ｃで発光した光はｐ−電極パッド１０５およびｎ−電極パッド１０６で遮られて光出射効率が低下する。これに対して、ｐ−電極パッドおよびｎ−電極パッド側とは反対側の下方向に全て光を出射させるフェイスダウン方式の次世代型の半導体発光素子（フリップチップ）では、ｐ−電極パッドおよびｎ−電極パッドで光が遮られることがないので光出射効率の低下を防止することが可能となる。
以上により、本発明によれば、後工程の洗浄処理やエッチング処理などでＤＢＲ膜表面が浸食（膜厚減少）されたり、ＤＢＲ膜表面から水分が吸収されたり、ＤＢＲ膜表面にクラックが発生することを抑制または防止することができる。
また、ＤＢＲ膜構成のパターンエッジ部の形状が、角度１５〜４５度の断面テーパ角度を有する先端側ほど膜厚が薄いスロープ形状になっているため、ＤＢＲ膜のパターンエッジ部での蒸着膜のカバレッジが良好なものとなって段切れの発生を防止することができる。
本発明の実施形態１におけるフェイスダウン光出射方式の半導体発光素子の要部構成例を示す縦断面図である。 本発明の実施形態２におけるフェイスアップ光出射方式の半導体発光素子の要部構成例を示す縦断面図である。 本発明の実施形態３における半導体レーザ素子を構成する半導体発光素子の要部構成例を示す縦断面図である。 本発明の実施形態４におけるフェイスダウン光出射方式の半導体発光素子の要部構成例を示す縦断面図である。 （ａ）は、本実施形態４の半導体発光素子におけるＤＢＲ膜用フォトレジストパターン形成工程を説明するための要部断面図、図５（ｂ）はその半導体発光素子におけるＤＢＲ膜蒸着工程を説明するための要部断面図、図５（ｃ）はその半導体発光素子におけるフォトレジストリフトオフ工程を説明するための要部断面図、図５（ｄ）は、その半導体発光素子における金属反射膜用フォトレジストパターン形成工程を説明するための要部断面図、図５（ｅ）は、その半導体発光素子における金属反射膜蒸着工程を説明するための要部断面図である。 （ａ）は、従来の半導体発光素子におけるＤＢＲ膜または金属反射膜用フォトレジストパターン形成工程を説明するための要部断面図、（ｂ）はそのＤＢＲ膜または金属反射膜蒸着工程を説明するための要部断面図、（ｃ）は、その半導体発光素子におけるフォトレジストリフトオフ工程を説明するための要部断面図である。 本実施形態５の半導体発光素子におけるＤＢＲ膜の端部のスロープ形状部の拡大断面図である。 本実施形態６の各半導体発光素子におけるＤＢＲ膜と各金属反射膜の各２層反射膜構造で反射率の測定試験を行う場合の反射率測定試験用サンプルの積層状態を示す模式図である。 図８の反射率測定試験において１ｓｔ金属反射膜の下層Ｎｉ膜厚が０ｎｍでＤＢＲ６層の最上層のＴｉＯ２膜の膜厚を５ｎｍで行う場合（曲線Ｃ）と、その１周期厚い膜厚８８ｎｍで行う場合（曲線Ｅ）の測定波長に対する反射率を示す図である。 図８の反射率測定試験において１ｓｔ金属反射膜の下層Ｎｉ膜厚が３ｎｍでＤＢＲ６層の最上層のＴｉＯ２膜の膜厚を５ｎｍで行う場合（曲線Ｄ）とその１周期厚い膜厚８８ｎｍで行う場合（曲線Ｆ）の測定波長に対する反射率を示す図である。 金属反射膜の単層反射膜構造と、本実施形態６の各半導体発光素子におけるＤＢＲ膜および金属反射膜の２層反射膜構造とにおいて、測定波長に対する反射率プロファイルを示す図である。 特許文献１に開示されている従来の分布ブラッグ反射膜を有する発光ダイオードチップを説明するための断面図である。 図１２の分布ブラッグ反射膜を拡大して示した断面図である。
１、１Ａ〜１Ｅ、１Ｅ’ 半導体発光素子
２ 透明な絶縁体基板
３、３Ｃ、３Ｄ 発光構造体
３１ 第１導電型半導体層３１（Ｎ型クラッド層）
３２ 第２導電型半導体層３２（Ｐ型クラッド層）
３３ 活性層
４ 透明電極膜
５、５Ａ ｐ−電極パッド
６、６Ａ ｎ−電極パッド
７、７Ａ〜７Ｅ ＤＢＲ膜
８、８Ｄ、８Ｅ，８Ｅ’ 金属反射膜（例えば金属（Ａｌ）反射膜）
９ ＤＢＲ膜の開口部
１０ ＤＢＲ膜用のフォトレジスト
１０Ａ、１１ 金属反射膜用のフォトレジスト
１２ Ｎ型半導体基板
１３ 発光構造体
１３１ 第１導電型半導体層１３１（Ｎ型クラッド層）
１３２ 第２導電型半導体層１３２（Ｐ型クラッド層）
１３３ 活性層
１４ ＤＢＲ膜または金属反射膜
１５ 上部Ｐ電極膜
１６ 下部Ｎ電極膜
以下に、本発明の半導体装置およびその製造方法を半導体発光素子およびその製造方法の実施形態１〜６に適用した場合について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。
（実施形態１）
図１は、本発明の実施形態１におけるフェイスダウン光出射方式の半導体発光素子の要部構成例を示す縦断面図である。
図１において、本実施形態１の半導体装置としての発光ダイオード素子を構成する半導体発光素子１は、フェイスダウン光出射方式の次世代型のフリップチップに分布ブラッグ反射膜として、最上層を高屈折率膜（ＴｉＯ２膜）としたＤＢＲ膜７（反射膜構成）を採用している。
本実施形態１の半導体発光素子１は、例えばサファイアなどの透明な絶縁体基板２上に発光構造体３が設けられている。発光構造体３は第１導電型半導体層３１（Ｎ型クラッド層）と第２導電型半導体層３２（Ｐ型クラッド層）との間に発光する活性層３３が設けられている。発光構造体３の表面部は凹凸に構成されており、凸側の平坦部表面にはＩＴＯ膜からなる透明電極膜４が設けられている。この透明電極膜４の一部表面上にはｐ−電極パッド５が設けられ、発光構造体３における第１導電型半導体層３１の一部露出面（凹部）の一部上にはｎ−電極パッド６が設けられている。これらのｐ−電極パッド５を除く透明電極膜４上、透明電極膜４上から第１導電型半導体層３１の一部露出面に至る側面上および、ｎ−電極パッド６以外の第１導電型半導体層３１の一部露出面上に、分布ブラッグ反射膜を構成する反射膜構成のＤＢＲ膜７が形成されている。
これらのｐ−電極パッド５およびｎ−電極パッド６間に、ｐ−電極パッド５を＋極としｎ−電極パッド６を−極として、所定電圧が印加されて発光構造体３に所定電圧が印加され、発光構造体３の活性層３３で発光した光は、活性層３３から透明な絶縁体基板２を透過して基板裏面側から発光Ａとして出射すると共に、活性層３３からＤＢＲ膜７で反射して透明な絶縁体基板２を透過して基板裏面側から反射光Ｂとして出射して略全ての発光が透明な絶縁体基板２の裏面から下方に出射される。
ここで、本実施形態１において、高屈折率膜（ＴｉＯ２膜）は、ＢＨＦに対して殆どエッチングされずに膜減りせず、耐酸性および耐水性（水分を内部に通さない）があるため、ＴｉＯ２膜をＤＢＲ膜７の最終膜として用いると、ＴｉＯ２膜により内部のＳｉＯ２膜が酸や水分などから保護される。
ＤＢＲ膜７の膜構成は、第１材料層の低屈折率膜と第２材料層の高屈折率膜との対が複数対、繰り返して形成されている。低屈折率膜（蒸着ＳｉＯ２膜）／高屈折率膜（蒸着ＴｉＯ２膜）/低屈折率膜（蒸着ＳｉＯ２膜）のように、低屈折率膜（蒸着ＳｉＯ２膜）上に高屈折率膜（蒸着ＴｉＯ２膜）と低屈折率膜（蒸着ＳｉＯ２膜）の対が１対または複数対繰り返し成膜された最も上の低屈折率膜（蒸着ＳｉＯ２膜）上に更に最終膜として高屈折率膜（蒸着ＴｉＯ２膜）が浸食防止用に連続成膜されている。これは、４層〜５０層の範囲内の層数を有している。
したがって、本実施形態１によれば、フェイスダウン光出射方式の半導体発光素子１の反射膜となるＤＢＲ膜７の膜構成において、低屈折率膜（蒸着ＳｉＯ２膜）上に高屈折率膜（蒸着ＴｉＯ２膜）と低屈折率膜（蒸着ＳｉＯ２膜）の対が１対または複数対繰り返し成膜された低屈折率膜（蒸着ＳｉＯ２膜）上に最終膜として高屈折率膜（蒸着ＴｉＯ２膜）が浸食防止用（内部保護用）に連続成膜されている。
要するに、本来は最上層として、酸で膜減りする低屈折率膜の蒸着ＳｉＯ2膜で終わりであるところを、高屈折率膜である蒸着ＴｉＯ２膜を追加連続成膜する。最終膜の蒸着ＴｉＯ２膜でＤＢＲ膜７の蒸着ＳｉＯ2膜の上面を覆うので、後工程でのエッチング加工や洗浄処理などにおけるＤＢＲ最上層膜の浸食（膜厚減少）や水分吸収およびクラックを防止することができる。
なお、本実施形態１では、フェイスダウン光出射方式の半導体発光素子１として次世代型のフリップチップにＤＢＲ膜７を採用し、ＤＢＲ膜７の最上層に高屈折率膜（ＴｉＯ２膜）を形成した場合について説明したが、これに限らず、ＤＢＲ膜７の最上層に高屈折率膜（ＴｉＯ２膜）を形成したＤＢＲ膜構成は、フェイスアップ光出射方式の半導体発光素子にも適用することができる。これについて次の実施形態２で詳細に説明する。
（実施形態２）
図２は、本発明の実施形態２におけるフェイスアップ光出射方式の半導体発光素子の要部構成例を示す縦断面図である。
図２において、本実施形態２の半導体装置としての発光ダイオード素子を構成する半導体発光素子１Ａは、フェイスアップ光出射方式の半導体チップとして、最上層を高屈折率膜（ＴｉＯ２膜）としたＤＢＲ膜７Ａを基板裏側に採用している。
本実施形態１の半導体発光素子１Ａは、例えばサファイアなどの透明な絶縁体基板２上に発光構造体３が設けられている。発光構造体３は第１導電型半導体層３１（Ｎ型クラッド層）と第２導電型半導体層３２（Ｐ型クラッド層）との間に発光する活性層３３が設けられている。発光構造体３の表面部は凹凸に構成されており、凸側の平坦部表面にはＩＴＯ膜からなる透明電極膜４が設けられている。この透明電極膜４の一部表面上には底面に反射層を含んだｐ−電極パッド５Ａが設けられ、発光構造体３における第１導電型半導体層３１の一部露出面の一部上には、底面に反射層を含んだｎ−電極パッド６Ａが設けられている。透明な絶縁体基板２の裏面側には、ＤＢＲ膜７Ａが形成されている。
これらのｐ−電極パッド５Ａとｎ−電極パッド６Ａ間に、ｐ−電極パッド５Ａを＋極としｎ−電極パッド６Ａを−極として、所定電圧が印加されて発光構造体３に所定電圧が印加され、発光構造体３の活性層３３で発光した光は、活性層３３から透明電極膜４を透過して表面側から発光Ａとして出射すると共に、活性層３３からの光は透明な絶縁体基板２の裏面のＤＢＲ膜７Ａで反射して基板表面側から反射光Ｂとして出射する。それ以外の光はｐ−電極パッド５Ａおよびｎ−電極パッド６Ａの各底面の反射層によりＤＢＲ膜７Ａ側に反射して略全ての活性層３３の発光が基板表面側から上方に出射される。
ここで、本実施形態２において、高屈折率膜のＴｉＯ２膜は、ＢＨＦに対して殆どエッチングされずに膜減りせず、耐酸性および耐水性（水分を内部に通さない）があるため、ＴｉＯ２膜をＤＢＲ膜７Ａの最終膜として用いると、ＴｉＯ２膜により内部のＳｉＯ２膜が酸や水分などから保護される。
ＤＢＲ膜７Ａの膜構成は、第１材料層の低屈折率膜と第２材料層の高屈折率膜との対が複数対、繰り返して形成されている。低屈折率膜（蒸着ＳｉＯ２膜）／高屈折率膜（蒸着ＴｉＯ２膜）/低屈折率膜（蒸着ＳｉＯ２膜）のように、低屈折率膜（蒸着ＳｉＯ２膜）上に高屈折率膜（蒸着ＴｉＯ２膜）と低屈折率膜（蒸着ＳｉＯ２膜）の対が１対または複数対繰り返し成膜された最も上の低屈折率膜（蒸着ＳｉＯ２膜）上に更に最終膜として高屈折率膜（蒸着ＴｉＯ２膜）が浸食防止用に連続成膜されている。ＤＢＲ膜７Ａの多層反射膜は４層〜５０層の範囲内の層数を有している。
したがって、本実施形態２によれば、フェイスアップ光出射方式の半導体発光素子１ＡにおけるＤＢＲ膜７Ａの膜構成において、低屈折率膜（蒸着ＳｉＯ２膜）上に高屈折率膜（蒸着ＴｉＯ２膜）と低屈折率膜（蒸着ＳｉＯ２膜）の対が１対または複数対繰り返し成膜された低屈折率膜（蒸着ＳｉＯ２膜）上に最終膜として高屈折率膜（蒸着ＴｉＯ２膜）が浸食防止用に連続成膜されている。
要するに、本来は最上層として酸で膜減りする低屈折率膜の蒸着ＳｉＯ2膜で終わりであるところを、高屈折率膜である蒸着ＴｉＯ２膜を追加連続成膜する。最終膜の蒸着ＴｉＯ２膜でＤＢＲ膜７Ａ内の蒸着ＳｉＯ2膜の上面を覆うので、後工程でのエッチング加工や洗浄処理などにおけるＤＢＲ最上層膜の浸食（膜厚減少）や水分吸収およびクラックを防止することができる。
一方、上記従来のフェイスアップ光出射方式の半導体発光素子としての従来の発光ダイオードチップ１００では、活性層１０３ｃで発光した光はｐ−電極パッド１０５およびｎ−電極パッド１０６で遮られて光取出し効率が低下する。これに対して、本実施形態２のフェイスアップ光出射方式の半導体発光素子１Ａにおいても、活性層３３で発光した光は、ｐ−電極パッド５Ａおよびｎ−電極パッド６Ａで遮られるものの、ｐ−電極パッド５Ａおよびｎ−電極パッド６Ａはその底面に反射層を含んでいるので、活性層３３で発光した光はその底面に反射層でＤＢＲ膜７Ａ側に反射し、さらにＤＢＲ膜７Ａでデバイス上側に反射してデバイス表面から出射されるので、光取出し効率は上記従来のものよりもよい。
また、上記実施形態１のフェイスダウン光出射方式の半導体発光素子１では、活性層３３で発光した光は、ｐ−電極パッド５とｎ−電極パッド６側にあるＤＢＲ膜７により反射してデバイス裏面から出射するので、ｐ−電極パッド５およびｎ−電極パッド６で光が遮られることはない。デバイスの下方向に全て光出射させるフェイスダウン方式の次世代型の半導体発光素子１（フリップチップ）では、フェイスアップ光出射方式の上記従来の発光ダイオードチップ１００や本実施形態２のフェイスアップ光出射方式の半導体発光素子１Ａに比べてｐ−電極パッド５，５Ａおよびｎ−電極パッド６，６Ａで光が遮られることがないので光取出し効率を向上させることができる。さらに、ｐ−電極パッド５とｎ−電極パッド６の底面側に反射膜を有したｐ−電極パッド５Ａとｎ−電極パッド６Ａを上記実施形態１のフェイスダウン方式の次世代型の半導体発光素子１に用いれば、ｐ−電極パッド５Ａとｎ−電極パッド６Ａの底面でデバイス裏面側に反射する分だけでも光取出し効率を向上させることができる。
なお、上記実施形態１でフェイスダウン光出射方式の半導体発光素子１にＤＢＲ膜７を採用し、本実施形態２でフェイスアップ光出射方式の半導体発光素子１ＡにＤＢＲ膜７Ａを採用して、ＤＢＲ膜７、７Ａ（反射膜）の最上層に高屈折率膜（ＴｉＯ２膜）を形成した場合について説明したが、これらに限らず、ＤＢＲ膜７、７Ａ（反射膜）の最上層に高屈折率膜（ＴｉＯ２膜）を形成したＤＢＲ膜構成は、半導体発光素子として、上記実施形態１，２の発光ダイオード素子の他に、半導体レーザ素子に対しても適用することができる。これについて次の実施形態３で詳細に説明する。
（実施形態３）
図３は、本発明の実施形態３における半導体レーザ素子を構成する半導体発光素子の要部構成例を示す縦断面図である。
図３において、本実施形態３の半導体装置として半導体レーザ素子を構成する半導体発光素子１Ｂは、最上層を高屈折率膜（ＴｉＯ２膜）としたＤＢＲ膜７Ｂを活性層１３３の側面に採用している。
本実施形態３の半導体発光素子１Ｂは、Ｎ型半導体基板１２上に発光構造体１３が設けられている。発光構造体１３は第１導電型半導体層１３１（Ｎ型クラッド層）と第２導電型半導体層１３２（Ｐ型クラッド層）との間に発光する活性層１３３が設けられている。第２導電型半導体層１３２（Ｐ型クラッド層）上には上部Ｐ電極膜１５が設けられ、Ｎ型半導体基板１２の裏面側には下部Ｎ電極膜１６が設けられている。活性層１３３の４側面には、ＤＢＲ膜７Ｂが形成されている。なお、その活性層１３３の４側面のうち、レーザ光出射面のみＤＢＲ膜７Ｂの反射膜構成およびその構成膜厚がレーザ光が出射し易いように異なっている。
これらの上部Ｐ電極膜１５と下部Ｎ電極膜１６間に、上部Ｐ電極膜１５を＋極とし下部Ｎ電極膜１６を−極として、所定電圧が印加されて発光構造体１３に所定電圧が印加されて、発光構造体１３の活性層１３３で発光した光は、活性層１３３内の対向ＤＢＲ膜７Ｂ間で共振した後にレーザ光出射面側のＤＢＲ膜７Ｂからレーザ光として出射される。
ここで、本実施形態３において、高屈折率膜のＴｉＯ２膜は、ＢＨＦに対して殆どエッチングされずに膜減りせず、耐酸性および耐水性（水分を内部に通さない）があるため、ＴｉＯ２膜をＤＢＲ膜７Ｂの最終膜として用いると、ＴｉＯ２膜により内部のＳｉＯ２膜が酸や水分などから保護される。
ＤＢＲ膜７Ｂの膜構成は、第１材料層の低屈折率膜と第２材料層の高屈折率膜との対が複数対、繰り返して形成されている。低屈折率膜（蒸着ＳｉＯ２膜）／高屈折率膜（蒸着ＴｉＯ２膜）/低屈折率膜（蒸着ＳｉＯ２膜）のように、低屈折率膜（蒸着ＳｉＯ２膜）上に高屈折率膜（蒸着ＴｉＯ２膜）と低屈折率膜（蒸着ＳｉＯ２膜）の対が１対または複数対繰り返し成膜された最も上の低屈折率膜（蒸着ＳｉＯ２膜）上に更に最終膜として高屈折率膜（蒸着ＴｉＯ２膜）が浸食防止用に連続成膜されている。ＤＢＲ膜７Ｂの多層反射膜は４層〜５０層の範囲内の層数を有している。
したがって、本実施形態３によれば、半導体レーザ素子を構成する半導体発光素子１Ｂの活性層１３３の側面におけるＤＢＲ膜７Ｂの膜構成において、低屈折率膜（蒸着ＳｉＯ２膜）上に高屈折率膜（蒸着ＴｉＯ２膜）と低屈折率膜（蒸着ＳｉＯ２膜）の対が１対または複数対繰り返し成膜された低屈折率膜（蒸着ＳｉＯ２膜）上に最終膜として高屈折率膜（蒸着ＴｉＯ２膜）が浸食防止用に連続成膜されている。
要するに、本来は最上層として酸で膜減りする低屈折率膜の蒸着ＳｉＯ2膜で終わりであるところを、高屈折率膜である蒸着ＴｉＯ２膜を追加連続成膜する。最終膜の蒸着ＴｉＯ２膜でＤＢＲ膜７Ｂ内の蒸着ＳｉＯ2膜の上面を覆うので、後工程でのエッチング加工や洗浄処理などにおけるＤＢＲ最上層膜の浸食（膜厚減少）や水分吸収およびクラックを防止することができる。
なお、上記実施形態１〜３では、半導体発光素子としての発光ダイオード素子や半導体レーザ素子に、最上層に高屈折率膜（ＴｉＯ２膜）を形成したＤＢＲ膜７，７Ａまたは７Ｂを耐水および耐酸（浸食防止）用に適用した場合について説明したが、これに限らず、ＤＢＲ膜７，７Ａまたは７Ｂ上にさらにＡｌ膜などの後述する金属反射膜８を設けて反射効率を更に向上させるようにしてもよい。これについて次の実施形態４以降で詳細に説明する。
（実施形態４）
本記実施形態４では、上記実施形態１のＤＢＲ膜７（反射膜）のように最上層に高屈折率膜（ＴｉＯ２膜）を形成すると共に、ＤＢＲ膜７上に金属反射膜を形成するＤＢＲ膜７と金属反射膜との２層反射膜構造により高反射特性を得る場合について説明する。
この高反射特性を持つＤＢＲ膜と金属反射膜との２層反射膜構造は、前述したように、上記実施形態１〜３に適用できて高反射特性を得ることができる。即ち、上記実施形態１〜３のＤＢＲ膜７，７Ａまたは７Ｂ上にさらにＡｌ膜などの金属反射膜を設けて２層反射膜構造として反射効率を更に向上させることができる。
ここでは、特に、上記実施形態１のフェイスダウン光出射方式の半導体発光素子１に、ＤＢＲ膜７と金属反射膜との２層反射膜構造を適用する際に、ＤＢＲ膜７の端部上の金属反射膜の段切れを防止するために、リフトオフプロセス手法にて蒸着成膜でＤＢＲ膜７の端部をテーパ形状（スロープ形状）とした図４で後述するＤＢＲ膜７Ｃ上に後述する金属反射膜８を形成する場合について以下に詳細に説明する。
図４は、本発明の実施形態４におけるフェイスダウン光出射方式の半導体発光素子の要部構成例を示す縦断面図である。
図４において、本実施形態４の半導体装置としての発光ダイオード素子を構成する半導体発光素子１Ｃは、フェイスダウン光出射方式の次世代型のフリップチップに、最上層に高屈折率膜（ＴｉＯ２膜）を用いたＤＢＲ膜７Ｃおよびその上にＡｌ膜などの金属反射膜８を採用している。
本実施形態４の半導体発光素子１Ｃの発光構造体３Ｃおよび透明電極膜４上に、リフトオフプロセス手法にてＤＢＲ膜７Ｃのパターン端部をテーパ形状に形成している。この場合、ＤＢＲ膜構成のパターンエッジ部（端部）の形状が、角度１５〜４５度の断面テーパ角度を有する先端側ほど膜厚が薄いスロープ形状になっている。
このように、リフトオフプロセスによるＤＢＲパターンエッジ部を所定のテーパ角度を持つ緩やかなスロープ形状にすることにより、発光構造体３Ｃおよび透明電極膜４上に形成されたＤＢＲ膜７Ｃ上および、その発光構造体３Ｃおよび透明電極膜４上の金属反射膜８に膜厚による急激な変化がなくなって金属反射膜８の変化位置で段切れを起こすことを防止することができる。
このように、従来のＤＢＲ膜または金属反射膜の単層反射膜構造よりも本実施形態４のＤＢＲ膜７Ｃと金属反射膜８との２層反射膜構造にした方が高反射特性を得ることができる。
ＤＢＲ膜７ＣのＤＢＲ膜構成を蒸着形成する前および形成中にイオンガンを用いて下地膜（発光構造体３Ｃおよび透明電極膜４）のプラズマクリーニングを行う。
ＤＢＲ膜７Ｃ上にメタル蒸着により金属反射膜８を形成する際に、蒸着表面前処理を実施するが、今回、ＤＢＲ膜７Ｃの最上膜をＴｉＯ２膜にしたことにより、プラズマやウェットエッチングを用いた蒸着表面処理に対して耐性がある。
Ａｌ材料などで構成する金属反射膜８はＤＢＲ膜７Ｃの開口部９を介して発光構造体３Ｃや透明電極膜４に電気的に接続されている。さらに、ＤＢＲ膜７Ｃの開口部９上の金属反射膜８上には、ここでは図示しないｐ−電極パッド５およびｎ−電極パッド６Ａなどの電極部が所定形状に形成されて、これが金属反射膜８を介して発光構造体３Ｃまたは透明電極膜４に電気的に接続されている。
以下、本実施形態４のフェイスダウン光出射方式の半導体発光素子１Ｃの製造方法であって、ＤＢＲ膜７Ｃとその上の金属反射膜８の２層反射膜構造の製造方法について詳細に説明する。
図５（ａ）は、本実施形態４の半導体発光素子１ＣにおけるＤＢＲ膜用フォトレジストパターン形成工程を説明するための要部断面図、図５（ｂ）はその半導体発光素子１ＣにおけるＤＢＲ膜蒸着工程を説明するための要部断面図、図５（ｃ）はその半導体発光素子１Ｃにおけるフォトレジストリフトオフ工程を説明するための要部断面図、図５（ｄ）は、その半導体発光素子１Ｃにおける金属反射膜用フォトレジストパターン形成工程を説明するための要部断面図、図５（ｅ）は、その半導体発光素子１Ｃにおける金属反射膜蒸着工程を説明するための要部断面図である。
まず、図５（ａ）のＤＢＲ膜用フォトレジストパターン形成工程に示すように、発光構造体３Ｃおよび透明電極膜４上にフォトレジストを全面に塗布した後に、これをＤＢＲ膜７Ｃの蒸着用に、下部内側にテーパが付いた庇状の断面形状に形成するようにパターニングする。
次に、図５（ｂ）のＤＢＲ膜蒸着工程に示すように、このパターニングされたフォトレジスト１０をマスクとして、反射機能を持つ多層膜のＤＢＲ膜７Ｃを形成する。このとき、フォトレジスト１０上にも多層膜のＤＢＲ膜が形成されてしまう。ＤＢＲ膜７Ｃは、第１材料層の蒸着ＳｉＯ２膜と第２材料層の蒸着ＴｉＯ２膜との対が複数対、繰り返して形成される。この場合、ＤＢＲ膜７Ｃの最上層（ＣＡＰ層）として蒸着ＴｉＯ２膜を侵食防止用に連続的に蒸着成膜する。このとき、ＤＢＲ膜７Ｃの端部分が、端部ほど膜厚が薄くなった緩やかなテーパ角度を持つスロープ形状に形成される。この断面テーパ角度は角度１５〜４５度程度とする。
なお、ＤＢＲ膜７Ｃを蒸着形成する前および形成中にイオンガンを用いて下地膜（発光構造体３Ｃおよび透明電極膜４）のプラズマクリーニングを行う。
このように、リフトオフプロセスにより、全面のレジストパターンを断面庇状に形成した後に、ＤＢＲ膜７Ｃの端部をスロープ形状にＤＢＲ蒸着処理によりフォトレジスト１０の庇周囲に形成し、その後、図５（ｃ）のフォトレジストリフトオフ工程に示すように、フォトレジスト１０を除去すると、そのフォトレジスト１０下の発光構造体３Ｃや透明電極膜４の一部を露出させることができる。
次に、発光構造体３Ｃ、透明電極膜４およびＤＢＲ膜７Ｃ上の全面にフォトレジストを塗布した後に、図５（ｄ）の金属反射膜用のパターニング用のフォトリソグラフィー工程に示すように、この塗布したフォトレジストを金属反射膜蒸着用に下部内側にテーパが付いた庇状の断面形状に形成するようにパターニングしてフォトレジスト１０Ａを形成する。その後、金属反射膜８の蒸着前プロセスとしてウエットプロセスやプラズマ照射プロセスを用いた表面処理を行う。
続いて、図５（ｅ）の金属反射膜蒸着工程に示すように、金属反射膜用に下部内側にテーパが付いた庇状の断面形状にパターニングされたフォトレジスト１０Ａをマスクとして、発光構造体３Ｃおよび透明電極膜４上に金属反射膜８が蒸着成膜される。
このとき、フォトレジスト１０Ａ上にも金属反射膜８が形成されてしまう。この場合、ＤＢＲ膜７Ｃの端部ほど膜厚が薄くなったスロープ形状であるため、発光構造体３Ｃまたは透明電極膜４上からＤＢＲ膜７Ｃ上への金属反射膜８に生じる段切れを防止することができる。
ＤＢＲ膜７Ｃのテーパ角度１５〜４５度は、段切れが発生する可能性があるテーパ角度６０度よりも小さいので、ＤＢＲ膜７Ｃのスロープ形状上に金属反射膜８を形成しても段切れの発生は起こらない。
このように、リフトオフプロセスにより、全面のレジストパターンを断面庇状に形成して、ＤＢＲ膜７Ｃの先端部にスロープ形状を形成した後に、更にリフトオフプロセスを用いて金属膜蒸着でＤＢＲ膜７Ｃおよびその下地層の発光構造体３Ｃおよび透明電極膜４上に金属反射膜８を形成している。その後、図４のフォトレジストリフトオフ工程に示すようにフォトレジスト１０Ａを除去する。なお、リフトオフプロセスとは、下地層上に、庇を付けたフォトレジスト１０，１０Ａをマスクとして蒸着膜を蒸着した後にフォトレジスト１０，１０Ａを取り去ると、そのフォトレジスト１０，１０Ａが存在していた下地膜上が露出される。
ここで、リフトオフプロセス手法を用いたＤＢＲ膜７Ｃを蒸着形成する前および形成中にイオンガンを用いてプラズマクリーニングおよびＤＢＲ蒸着処理を行う製造方法について更に説明する。
ＤＢＲ膜成膜方法は、ＤＢＲ膜７Ｃを蒸着形成する前にイオンプラズマを用いる場合として、発光構造体３Ｃおよび透明電極膜４の表面をイオンガンを用いてプラズマクリーニングするプラズマクリーニング工程と、イオンガンを用いてプラズマクリーニングした発光構造体３Ｃおよび透明電極膜４の表面に対してＤＢＲ膜７Ｃを形成するＤＢＲ蒸着膜形成工程とを有している。このように、プラズマクリーニングにより発光構造体３Ｃおよび透明電極膜４の表面上の有機物、水分、その他の汚染物質をその表面から除去した後に、ＤＢＲ膜７Ｃが発光構造体３Ｃおよび透明電極膜４の表面上に形成される。
以上のように、本実施形態４の半導体装置としてフェイスダウン光出射方式の発光ダイオード素子を構成する半導体発光素子１Ｃの製造方法は、レジストパターン１０を断面庇状に形成した後に、ＤＢＲ膜７Ｃの端部に断面テーパ角度１５〜４５度のスロープ形状をＤＢＲ蒸着処理によりレジストパターン１０の庇周囲に形成し、レジストパターン１０を除去するリフトオフプロセスを有している。さらに、リフトオフプロセスにてＤＢＲ膜７Ｃのスロープ形状を形成した後に、更にリフトオフプロセスを用いて金属膜蒸着でＤＢＲ膜構成およびその下地層（発光構造体３Ｃおよび透明電極膜４）上にＡｌ膜などの金属反射膜８を形成してＤＢＲ膜７Ｃと金属反射膜８の２層反射膜構造とする。
このようにして、発光構造体３Ｃの活性層で発光した光が、ＤＢＲ膜７Ｃおよびその上の金属反射膜８により下方向に全て反射するフェイスダウン方式の次世代型の半導体発光素子１Ｃ（フリップチップ）を製造することができる。
以上により、本実施形態４によれば、ＤＢＲ膜７Ｃの最上層として高屈折率膜（ＴｉＯ２膜）を形成し、高屈折率膜（ＴｉＯ２膜）によりＤＢＲ膜７Ｃ自体に耐酸性おおよび耐湿性を持たしている。
このように、ＤＢＲ膜７Ｃの成膜構造において、反射特性の関係から本来は最上層がＳｉＯ２膜で終わりであるところ、前述したように、高屈折率膜としてＴｉＯ２膜の連続追加成膜（Ｃａｐ_ＴｉＯ２成膜）とすることにより、後工程でのエッチング加工や洗浄処理などにおけるＤＢＲ最上層の浸食（膜厚減少）、水分吸収およびクラックを防止することができる。
また、デバイス上にＤＢＲ膜７Ｃ（反射膜）のパターンを形成する際に、リフトオフプロセス手法による蒸着成膜によりＤＢＲ膜７ＣのＤＢＲ端部を低テーパなスロープ形状に形成している。この場合の断面テーパ角度は、角度１５〜４５度の先端側ほど膜厚が薄いスロープ形状になっている。
このように、リフトオフプロセスによるＤＢＲ膜７Ｃのパターンエッジ（端部）を、断面テーパ角度が１５〜４５度の所定の緩やかなテーパ角を持つスロープ形状にすることにより、その上層の金属反射膜８において段切れを起こさない。これによって、ＤＢＲパターンとその上の金属反射膜８との多層構造が容易に形成可能となる。これによって、従来のＤＢＲ膜または金属反射膜の単層反射膜構造よりも本実施形態４のＤＢＲ膜７Ｃと金属反射膜８の２層反射膜構造にした方が高反射特性を得ることができる。
図６（ａ）は、従来の半導体発光素子におけるＤＢＲ膜または金属反射膜用フォトレジストパターン形成工程を説明するための要部断面図、図６（ｂ）はそのＤＢＲ膜または金属反射膜蒸着工程を説明するための要部断面図、図６（ｃ）は、その半導体発光素子におけるフォトレジストリフトオフ工程を説明するための要部断面図である。
図６（ａ）〜図６（ｃ）に示すように、リフトオフプロセスにより、発光構造体３Ｃおよび透明電極膜４の表面上の全面に成膜したレジストパターンを断面庇状に形成してＤＢＲ膜または金属反射膜用のフォトレジスト１１とした後に、これをマスクとして、ＤＢＲ膜または金属反射膜１４の端部をスロープ形状に蒸着処理によりフォトレジスト１１の庇周囲に形成し、その後、フォトレジストリフトオフ工程で、フォトレジスト１１を除去すると、そのフォトレジスト１１下の発光構造体３Ｃや透明電極膜４などの下地膜表面を露出させることができる。このように、従来は、ＤＢＲ膜または金属反射膜１４の単層反射膜構造であった。これに比べて、本実施形態４のようにＤＢＲ膜７Ｃと金属反射膜８との２層反射膜構造の方が高反射特性を得ることができる。
また、従来は、リフトオフプロセスによりＤＢＲ膜または金属反射膜１４の端部をスロープ形状に蒸着成膜していたが、その断面テーパ角度は角度が６０度以上になっており、これではその上層に金属反射膜８を成膜する場合には金属反射膜８が段切れを起こしてしまう。これに対して、本実施形態４では、リフトオフプロセスを用いてＤＢＲ膜７Ｃの端部におけるスロープ形状の断面テーパ角度を角度１５〜４５度にすることにより、段切れが発生する可能性があるテーパ角度６０度よりも緩やかに形状している。これによって、ＤＢＲ膜７Ｃの端部上層の金属反射膜８の段切れを確実に防止することができる。したがって、本実施形態４のようにＤＢＲ膜７Ｃと金属反射膜８との２層反射膜構造を品質高く容易に形成することができてこの２層反射膜構造によって、より高い反射特性を得ることができる。
（実施形態５）
上記実施形態４では、ＤＢＲ膜７Ｃ（反射膜）の最上層に高屈折率膜（ＴｉＯ２膜）を形成すると共に、ＤＢＲ膜７上に金属反射膜８を形成するＤＢＲ膜７と金属反射膜８との２層反射膜構造により高反射特性を得る場合について説明したが、本実施形態５では、ＤＢＲ膜のＤＢＲ膜構造は蒸着ＳｉＯ２膜と蒸着ＴｉＯ２膜が１対または複数対繰り返し形成されるが、本来は高反射率を得るために最上層を蒸着ＳｉＯ２膜としていたものを、高反射率を維持しつつ浸食防止のために最上層の高屈折率膜（蒸着ＴｉＯ２膜）の膜厚を１〜１３ｎｍの薄膜に限定する場合について説明する。
図７は、本実施形態５の半導体発光素子１ＤにおけるＤＢＲ膜７Ｄの端部のスロープ形状部の拡大断面図である。
図７に示すように、本実施形態５の半導体発光素子１Ｄにおいて、発光構造体３Ｄおよび透明電極膜４上に、ＤＢＲ膜７Ｄとして、蒸着ＳｉＯ２膜が１００〜６００ｎｍの膜厚で先端部ほど薄くなるテーパ形状に形成され、その蒸着ＳｉＯ２膜上に蒸着ＴｉＯ２膜が３０〜９０ｎｍの膜厚で先端部ほど薄くなるテーパ形状に形成され、その蒸着ＴｉＯ２膜上に蒸着ＳｉＯ２膜が３０〜９０ｎｍの膜厚で先端部ほど薄くなるテーパ形状に形成され、その蒸着ＳｉＯ２膜上に蒸着ＴｉＯ２膜が３０〜９０ｎｍの膜厚で先端部ほど薄くなるテーパ形状に形成され、その蒸着ＴｉＯ２膜上に蒸着ＳｉＯ２膜が３０〜９０ｎｍの膜厚で先端部ほど薄くなるテーパ形状に形成され、最終膜として、その蒸着ＳｉＯ２膜上に蒸着ＴｉＯ２膜が１ｎｍ〜１３ｎｍの所定の薄い膜厚で先端部ほど薄くなるテーパ形状に形成されて、トータルのテーパ角度が１５〜４５度になっている。
このように、反射膜構成のＤＢＲ膜７Ｄは、低屈折率膜（蒸着ＳｉＯ２膜）／高屈折率膜（蒸着ＴｉＯ２膜）/低屈折率膜（蒸着ＳｉＯ２膜）の高屈折率膜（蒸着ＴｉＯ２膜）
と低屈折率膜（蒸着ＳｉＯ２膜）の対が一または複数繰り返し成膜された最も上の低屈折率膜（蒸着ＳｉＯ２膜）上に最終膜として更に高屈折率膜（蒸着ＴｉＯ２膜）が浸食防止用に連続蒸着成膜されている。
ＤＢＲ膜７Ｄの構成について、ＳｉＯ２膜よりも耐湿性および&耐酸性に優れ、ＨＦやＢＨＦなどのエッチング液に浸食されにくい高屈折率膜のＴｉＯ２膜を ＤＢＲ膜７Ｄの最上層に成膜している。その際に、従来の膜構成に比べて反射率特性が劣化しないようにＴｉＯ２膜を薄膜（膜厚が１〜１３ｎｍ）に成膜にしている。
従来は、ＤＢＲ膜７Ｄの最終膜は反射率をよくするためにＳｉＯ２膜を用いていたが、本実施形態５では、反射率を維持した状態で、その上に耐酸性や耐水性がある高屈折率膜のどの程度の膜厚のＴｉＯ２膜を持ってくることができるかどうかについて検証する。
即ち、ＤＢＲ膜７ＤのＳｉＯ２膜／ＴｉＯ２膜／ＳｉＯ２膜／ＴｉＯ２膜／ＳｉＯ２膜の５層またはこれ以上の膜厚は従来の膜厚から変化させずに、その上にＴｉＯ２膜を追加して６層またはそれ以上の層数とする場合、反射率が変化しない追加のＴｉＯ２膜の膜厚について検証した。
この検証結果として、最上層の追加のＴｉＯ２膜の膜厚が１〜５ｎｍの場合（膜厚０は追加のＴｉＯ２膜がない場合に相当）、これは垂直方向および傾斜方向（角度１５度）共に反射率が９５パーセント以上で最も良好であった。また、最上層の追加のＴｉＯ２膜の膜厚が５〜１０ｎｍの場合には垂直方向および傾斜方向共に反射率が９２パーセント以上で良好であるが、ＴｉＯ２膜の膜厚が１〜５ｎｍの場合に比べて反射率が多少低下していた。さらに、最上層の追加のＴｉＯ２膜の膜厚が１０〜１３ｎｍの場合に垂直方向および傾斜方向共に反射率が９０パーセント以上で良好であるが、ＴｉＯ２膜の膜厚が５〜１０ｎｍの場合に比べて反射率が更に多少低下していた。さらに、最上層の追加のＴｉＯ２膜の膜厚が１４ｎｍを超えると、垂直方向および傾斜方向共に反射率が９０パーセントよりも下がり、最上層の追加のＴｉＯ２膜の膜厚が１５ｎｍから反射率が急激に下がって行った。
したがって、良好な反射率を得るために、最上層の追加のＴｉＯ２膜の膜厚範囲を１〜１３ｎｍとすると、反射率が９０パーセント以上になる。最上層の追加のＴｉＯ２膜の膜厚が５ｎｍでは反射率が９５パーセント程度で、最上層の追加のＴｉＯ２膜の膜厚が１ｎｍであっても反射率が９５パーセントであまり変化がない。このことからも、ここでは、追加のＴｉＯ２膜の膜厚を５ｎｍ程度（±１ｎｍ）としている。ＴｉＯ２膜の膜厚を５ｎｍ程度、次の周期の８８ｎｍ程度、更に次の周期の１８８ｎｍ程度に設定すれば反射率が９５パーセント程度に設定することができる。ＴｉＯ２膜の膜厚は厚いほど光を吸収するので最も薄い膜厚５ｎｍが最もよく、次に薄い膜厚８８ｎｍ程度がよいことになる。いずれにせよ、ＤＢＲ６層またはそれ以上の層数の最上層のＴｉＯ２膜の膜厚を５ｎｍ程度（±１ｎｍ）、次の周期の８８ｎｍ程度、更に次の周期の１８８ｎｍ程度に設定すると、高反射率を維持した状態で浸食防止（耐酸性）を最も良く実現することができる。
以上により、本実施形態５によれば、ＤＢＲ膜７ＤのＤＢＲ膜構造は蒸着ＳｉＯ２膜と蒸着ＴｉＯ２膜が１対または複数対繰り返し形成されるが、本来は高反射率を得るために最上層を蒸着ＳｉＯ２膜としていたものを、高反射率を維持しつつ浸食防止のために最上層を膜厚が１〜１３ｎｍの高屈折率膜（例えば蒸着ＴｉＯ２膜）の薄膜とするすると共に、リフトオフプロセス手法にて蒸着成膜でＤＢＲ端部をテーパ形状（スロープ形状でここでは断面テーパ角度が１５〜４５度）とする。その上にメタル反射膜兼電極配線膜である第１層目の金属反射膜８が設けられている。
要するに、ＤＢＲ膜７Ｄの最上層に高屈折率な蒸着ＴｉＯ２膜の薄膜（膜厚１〜１３ｎｍ）を形成し、ＤＢＲ膜７Ｄの必要とする反射率特性を高レベルで保持しつつ、ＤＢＲ膜７Ｄ自体に耐酸性および耐湿性を持たしている。また、デバイス上にＤＢＲ膜７Ｄのパターンを形成する際に、リフトオフプロセス手法にて、蒸着成膜でＤＢＲ端部を低テーパなスロープ形状（断面テーパ角度１５〜４５度）にしている。さらにこの上に金属反射膜８Ｄを段切れなく成膜して高反射特性を得ている。
このように、ＤＢＲ膜７Ｄの成膜構造において、反射特性の関係から本来は最上層がＳｉＯ２膜で終わりであるところ、高屈折率な薄膜（膜厚が１〜１３ｎｍ）としてＴｉＯ２膜を成膜することで、本来のＤＢＲ膜７Ｄの光学特性（反射率）を高レベルで保持しつつ、後工程でのエッチング加工や洗浄処理などにおけるＤＢＲ最上層膜の浸食（膜厚減少）や水分吸収およびクラックを防止することができる。
また、リフトオフプロセスによるＤＢＲ膜７Ｄのパターンエッジ（端部）を断面角度１５〜４５度のテーパ角を持つ緩やかなスロープ形状にすることにより、その上層の金属反射膜８Ｄに段切れが起こらない。これによって、ＤＢＲ膜７Ｄとその上の金属反射膜８Ｄとの多層構造が容易に形成可能となる。
なお、上記実施形態５では、高反射率とするためにＤＢＲ膜７Ｄの最上層を膜厚が１〜１３ｎｍの高屈折率膜（蒸着ＴｉＯ２膜）の薄膜とすると共に、その上に金属反射膜８Ｄを段切れを起こすことがないように最上のＴｉＯ２膜の端部にスロープ形状（断面テーパ角度１５〜４５度）を形成する場合について説明したが、これに限らず、上記実施形態１の他の上記実施形態２，３のように最上のＴｉＯ２膜の端部にスロープ形状がない場合であって、ＤＢＲ膜７Ｄ上に金属反射膜８Ｄを設ける場合またはＤＢＲ膜７Ｄ上に金属反射膜８Ｄを設けない場合にも、上記実施形態５のＤＢＲ膜の最上層を膜厚が１〜１３ｎｍの高屈折率膜（蒸着ＴｉＯ２膜）の薄膜に限定して高反射率を維持することができる。
（実施形態６）
上記実施形態５では、ＤＢＲ膜７Ｄの最上層を膜厚が１〜１３ｎｍの高屈折率膜（蒸着ＴｉＯ２膜）の薄膜とする場合について説明し、蒸着ＴｉＯ２膜の膜厚が最も薄い５ｎｍ程度がよく、次に厚い次周期の８８ｎｍ程度がよいことを説明したが、本実施形態６では、ＤＢＲ膜７Ｅと下層Ｎｉ膜を持つ金属反射膜８Ｅとの２層反射膜構造および、ＤＢＲ膜７Ｅと下層Ｎｉ膜を持たない金属反射膜８Ｅ’との２層反射膜構造について説明する。
以下、１ｓｔ金属反射膜８Ｅ、８Ｅ’の下層Ｎｉ膜の有無と、ＤＢＲ膜７Ｅの最上層の蒸着ＴｉＯ２膜の膜厚１〜１３ｎｍとその次の周期の厚い膜厚との４条件を組み合わせた場合の測定波長に対する反射率についてさらに詳細に比較して説明する。
図８は、本実施形態６の各半導体発光素子１Ｅ，１Ｅ’におけるＤＢＲ膜７Ｅと各金属反射膜８Ｅ、８Ｅ’の各２層反射膜構造で反射率の測定試験を行う場合の反射率測定試験用サンプルの積層状態を示す模式図である。
図８において、本実施形態６の半導体発光素子１Ｅにおける２層反射膜構造の反射率測定試験用のサンプルは、透明サファイヤ基板上にＳｉＯ２膜／ＴｉＯ２膜／ＳｉＯ２膜／ＴｉＯ２膜／ＳｉＯ２膜／・・・ＴｉＯ２膜のＤＢＲ６層またはそれ以上の層数のＤＢＲ膜７Ｅと、ＤＢＲ膜７Ｅ上に１ｓｔ金属反射膜８Ｅ（Ｎｉ；１〜１０ｎｍ（ここでは３ｎｍ）とを有している。
また、本実施形態６の半導体発光素子１Ｅ’における２層反射膜構造の反射率測定試験用のサンプルは、透明サファイヤ基板上にＳｉＯ２膜／ＴｉＯ２膜／ＳｉＯ２膜／ＴｉＯ２膜／ＳｉＯ２膜／・・・ＴｉＯ２膜のＤＢＲ６層またはそれ以上の層数のＤＢＲ膜７Ｅと、ＤＢＲ膜７Ｅ上に１ｓｔ金属反射膜８Ｅ’（Ｎｉ；０ｎｍ／Ａｌ；３０〜１００ｎｍの積層）とを有している。
これらの透明サファイヤ基板の裏面側から入射角度５度の光を入射させてＤＢＲ膜７Ｅと金属反射膜８Ｅ、ＤＢＲ膜７Ｅと金属反射膜８Ｅ’で反射させた場合の測定波長に対する反射率を反射率測定器（分光光度計）にて測定した。
このように、半導体発光素子１Ｅでは、ＤＢＲ膜７Ｅと金属反射膜８Ｅとの密着性をよくするために薄いＮｉ膜を金属反射膜８Ｅの第１層として設けている。また、半導体発光素子１Ｅ’では、ＤＢＲ膜７Ｅと、薄いＮｉ膜を設けず、第２層のＡｌ層だけを設けた金属反射膜８Ｅ’とを有している。
その反射率測定の前に、ＤＢＲ膜７Ｅ上に金属反射膜８Ｅが存在しない場合（ＤＢＲ処理後）の例えばＤＢＲ６層の最上層のＴｉＯ２膜の膜厚を１〜１３ｎｍのうち、ここでは５ｎｍとした場合（曲線Ａ）と、その１周期厚い膜厚８８ｎｍとした場合（曲線Ｂ）との測定波長に対する反射率において、最上層のＴｉＯ２膜の膜厚を１〜１３ｎｍのうちの５ｎｍとした場合（曲線Ａ）では、測定波長が４５０ｎｍで反射率が４０パーセント以下に低下しているものの、それ以外の測定波長が４００〜７００ｎｍの広い範囲で反射率が４０〜５０パーセント程度であるのに対して、最上層のＴｉＯ２膜の膜厚を５ｎｍの１周期厚い膜厚８８ｎｍとした場合（曲線Ｂ）では、測定波長が４５０〜５５０ｎｍの狭い範囲で反射率が７０〜８０パーセントであるものの、測定波長が７００ｎｍ前後で反射率が１０パーセント以下に大きく低下している。
図９は、図８の反射率測定試験において１ｓｔ金属反射膜８Ｅ’の下層Ｎｉ膜厚が０ｎｍでＤＢＲ６層の最上層のＴｉＯ２膜の膜厚を５ｎｍで行う場合（曲線Ｃ）と、その１周期厚い膜厚８８ｎｍで行う場合（曲線Ｅ）の測定波長に対する反射率を示す図である。
図９に示すように、１ｓｔ金属反射膜８Ｅ’の下層Ｎｉ膜厚が０ｎｍでＤＢＲ６層の最上層のＴｉＯ２膜の膜厚を５ｎｍで行う場合の曲線Ｃは、測定波長が６００ｎｍにおいて、１ｓｔ金属反射膜の下層Ｎｉ膜厚が０ｎｍでＤＢＲ６層の最上層のＴｉＯ２膜の膜厚をその１周期厚い膜厚８８ｎｍで行う場合の曲線Ｅの反射率が４０パーセントまで落ち込んでいるところ、９３パーセントまで改善されている。したがって、１ｓｔ金属反射膜の下層Ｎｉ膜厚が０ｎｍでＤＢＲ６層の最上層のＴｉＯ２膜の膜厚を薄い５ｎｍで行う場合の方がそのＴｉＯ２膜の膜厚を１周期厚い膜厚８８ｎｍで行う場合よりも測定波長が６００ｎｍでの反射率が５２パーセントも大幅に改善されて反射率９０パーセント以上の波長帯域幅も２４３ｎｍと大幅に広がっている。
図１０は、図８の反射率測定試験において１ｓｔ金属反射膜８Ｅの下層Ｎｉ膜厚が３ｎｍでＤＢＲ６層の最上層のＴｉＯ２膜の膜厚を５ｎｍで行う場合（曲線Ｄ）とその１周期厚い膜厚８８ｎｍで行う場合（曲線Ｆ）の測定波長に対する反射率を示す図である。
図１０に示すように、１ｓｔ金属反射膜８Ｅの下層Ｎｉ膜厚が３ｎｍでＤＢＲ６層の最上層のＴｉＯ２膜の膜厚を５ｎｍで行う場合の曲線Ｄは、測定波長が６００ｎｍにおいて、１ｓｔ金属反射膜の下層Ｎｉ膜厚が３ｎｍでＤＢＲ６層の最上層のＴｉＯ２膜の膜厚をその１周期厚い膜厚８８ｎｍで行う場合の曲線Ｆの反射率が２７パーセントまでの落ち込んでいるところ、８９パーセントまで改善されている。したがって、１ｓｔ金属反射膜８Ｅの下層Ｎｉ膜厚が３ｎｍでＤＢＲ６層の最上層のＴｉＯ２膜の膜厚を薄い５ｎｍで行う場合の方がそのＴｉＯ２膜の膜厚を１周期厚い８８ｎｍで行う場合よりも測定波長が６００ｎｍでの反射率が６２パーセントも大幅に改善されて反射率９０パーセント以上の波長帯域幅も１７７ｎｍと大幅に広がっている。また、測定波長が４５０ｎｍでの反射率については、ＤＢＲ６層の最上層のＴｉＯ２膜の膜厚を５ｎｍとその１周期厚い膜厚８８ｎｍとで９０パーセント以上で略同等である。
図９および図１０の測定波長に対する反射率の測定結果から、最上層のＴｉＯ２膜の膜厚を５ｎｍのＤＢＲ膜の方が、最上層のＴｉＯ２膜の膜厚をその１周期厚い膜厚８８ｎｍのＤＢＲ膜よりも反射率９０パーセント以上の波長帯域幅が広く、４００〜６００ｎｍの反射率９０パーセント以上の波長帯域幅を確保することができて波長帯域幅で優れている。当然、図８でも説明した通り、金属反射膜８Ｅ、８Ｅ’自体がない場合の反射率は、最上層のＴｉＯ２膜の膜厚を５ｎｍの場合に５０パーセント程度であることから、ＤＢＲ膜７Ｅ上に金属反射膜８Ｅ、８Ｅ’が配置されていなければ高い反射率を確保することはできない。
ＤＢＲ６層の最上層のＴｉＯ２膜の膜厚を５ｎｍで１ｓｔ金属反射膜８Ｅ’の下層Ｎｉ膜厚が０ｎｍで行う場合の曲線Ｃは、測定波長が例えば４５０ｎｍにおいて、ＤＢＲ６層の最上層のＴｉＯ２膜の膜厚を５ｎｍで１ｓｔ金属反射膜８Ｅの下層Ｎｉ膜厚が３ｎｍで行う場合の曲線Ｄに比べて反射率が３．６パーセント改善されている。要するに、下層Ｎｉ膜厚がない方が反射率がよい。
また、ＤＢＲ６層の最上層のＴｉＯ２膜の膜厚を８８ｎｍで１ｓｔ金属反射膜の下層Ｎｉ膜厚が０ｎｍで行う場合の曲線Ｅは、測定波長が例えば４５０ｎｍにおいて、ＤＢＲ６層の最上層のＴｉＯ２膜の膜厚を８８ｎｍで１ｓｔ金属反射膜の下層Ｎｉ膜厚が３ｎｍで行う場合の曲線Ｆに比べて反射率が３．２パーセントも改善されている。この場合も、下層Ｎｉ膜厚がない方が反射率がよい。また、前述したが、これらの曲線Ｅ、Ｆは、測定波長が６００ｎｍで反射率が２７パーセント、４１パーセントまで落ち込んでいる。
この測定波長に対する反射率の測定結果から、１ｓｔ金属反射膜の下層Ｎｉ膜厚が０ｎｍで行う場合（曲線Ｃ、Ｅ）の方が、下層Ｎｉ膜厚が３ｎｍで行う場合（曲線Ｄ、Ｆ）よりも反射率が高く（測定波長が４５０ｎｍで３〜４パーセント程度）、しかも、反射率９０パーセント以上の波長帯域幅も大幅に広がっている。
したがって、１ｓｔ金属反射膜の下層Ｎｉ膜厚がない場合の方が反射特性はよいが、下層Ｎｉ膜厚がある方がＤＢＲ膜７Ｅと１ｓｔ金属反射膜８Ｅの電極の密着性が良好である。下層Ｎｉ膜厚がない場合に電極剥がれが発生するわけではないが、電極の密着性に関しては下層Ｎｉ膜厚が有る方が信頼性が良い。
以上により、本実施形態６によれば、ＤＢＲ６層目（最上層）のＴｉＯ２膜の膜厚値を８８ｎｍから５ｎｍへ薄膜化することにより、以下の効果が得られる。
（１）波長６００ｎｍでの反射率波形の落ち込みがなくなった。これは下層Ｎｉ膜厚が３ｎｍで反射率２７パーセントから８９パーセントに向上した。
（２）ＴｉＯ２膜の膜厚が８８ｎｍよりも高反射率の帯域幅が広がり、波長４１５〜５９２ｎｍ（下層Ｎｉ膜厚が３ｎｍの場合）の帯域で９０パーセント以上の反射率を確保することができた。
次に、１ｓｔ金属反射膜８Ｅの最下層Ｎｉ膜の膜厚値を３ｎｍから０ｎｍ（１ｓｔ金属反射膜８Ｅ’）にすることにより、以下の効果が得られる。
（１）略測定波長領域全体で反射率が向上し、波長４５０ｎｍでの反射率は９１．９パーセントから９５．５パーセントに向上し、反射率は３．６パーセント向上した（ＤＢＲ６層目のＴｉＯ２膜の膜厚が５ｎｍの場合）。
（２）反射率が９０パーセント以上の波長帯域幅は、最下層Ｎｉ膜の膜厚値が３ｎｍの場合よりも最下層Ｎｉ膜の膜厚値が０ｎｍの場合の方が拡張されている。例えばＤＢＲ６層目のＴｉＯ２膜の膜厚が５ｎｍの場合で、波長帯域４１５〜５９２ｎｍが波長帯域３９４〜６３７ｎｍへと拡張されている。
なお、上記実施形態１〜６では、半導体発光素子１、１Ａ〜１Ｅ、１Ｅ’およびその製造方法について説明してきたが、これに限らず、半導体装置およびその製造方法であればよい。要するに、この場合にも、上記ＤＢＲ膜７、７Ａ〜７Ｅのいずれかが形成され、その上に少なくとも第１層目の金属反射膜８、８Ｄ、８Ｅ，８Ｅ’のいずれかが形成された半導体装置およびその製造方法であればよい。上記ＤＢＲ膜７、７Ａ〜７Ｅのいずれかは、上記と同様に、低屈折率膜のＳｉＯ２膜上に高屈折率膜のＴｉＯ２膜と低屈折率膜のＳｉＯ２膜の対が１対または複数対繰り返し成膜された低屈折率膜のＳｉＯ２膜上に最終膜として高屈折率膜のＴｉＯ２膜が浸食防止用に連続成膜されている。その上に上記金属反射膜８、８Ｄ、８Ｅ，８Ｅ’のいずれかに対応した第１層目の金属反射膜が形成されている。
なお、上記実施形態６では、特に説明しなかったが、金属（Ａｌ）反射膜の単層反射膜構造と、上記ＤＢＲ膜７Ｅおよび金属（Ａｌ）反射膜の２層反射膜構造とを比較して、金属（Ａｌ）反射膜の単層反射膜構造の下に上記ＤＢＲ膜７Ｅを設けることにより、測定波長に対する反射率をより向上させることができる。
図１１は、金属反射膜の単層反射膜構造と、本実施形態６の各半導体発光素子におけるＤＢＲ膜７Ｅおよび金属（Ａｌ）反射膜８Ｅ，８Ｅ’の２層反射膜構造とにおいて、測定波長に対する反射率プロファイルを示す図である。
図１１に示すように、金属（Ａｌ）反射膜８Ｅ，８Ｅ’の単層反射膜構造の反射率に比べてＤＢＲ膜７Ｅおよび金属（Ａｌ）反射膜８Ｅ、８Ｅ’の各２層反射膜構造の反射率の方が測定波長約３８０ｎｍ〜６６０ｎｍで高くなっており、反射率９０パーセント以上の帯域幅が２４３ｎｍ（３９４ｎｍ〜６３７ｎｍ）と広くなっている。したがって、金属（Ａｌ）反射膜８Ｅ，８Ｅ’の単層反射膜構造の下地層に上記ＤＢＲ膜７Ｅを設ければ、反射率９０パーセント以上の帯域幅が２４３ｎｍ（３９４ｎｍ〜６３７ｎｍ）と広い高反射率（パーセント）を得ることができる。
なお、上記実施形態４では、特に説明しなかったが、リフトオフプロセスのフォトレジストは、フォトレジスト膜であってもよいし、フォトレジストの平面視形状のサイズがその厚さよりも小さく膜とは言えない形状をも含んでいる。
なお、上記実施形態１〜６では、低屈折率膜の材料がＳｉＯ２であり、高屈折率膜の材料がＴｉＯ２である場合について説明したが、これに限らず、低屈折率膜の材料としてＳｉＯ２またはＳｉＯを用い、高屈折率膜の材料としてＴｉＯ２，Ｔｉ３Ｏ５，Ｔｉ２Ｏ３，ＴｉＯ，ＺｒＯ２，ＴｉＯ２ＺｒＯ２Ｎｂ２Ｏ５，Ａｌ２Ｏ３のいずれかを用いることができる。
以上のように、本発明の好ましい実施形態１〜６を用いて本発明を例示してきたが、本発明は、この実施形態１〜６に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜６の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、分布ブラッグ反射膜を持つ発光ダイオード素子や半導体レーザ素子などの半導体発光素子などの半導体装置およびその製造方法の分野において、最終膜が浸食防止用の高屈折率膜であるので、浸食防止用の高屈折率膜がＤＢＲ膜構成自体を覆って保護することから、後工程の洗浄処理やエッチング処理などでＤＢＲ膜表面が浸食（膜厚減少）されたり、ＤＢＲ膜表面から水分が吸収されたり、ＤＢＲ膜表面にクラックが発生することを抑制または防止することができる。

Claims (5)

  1. 反射膜となるＤＢＲ膜構成において、低屈折率膜上に高屈折率膜と該低屈折率膜の対が１対または複数対繰り返し成膜された該低屈折率膜上に最終膜として該高屈折率膜よりも薄い高屈折率の薄膜が浸食防止用に連続成膜されている半導体発光素子。
  2. 前記低屈折率膜はＳｉＯ ２ 膜であり、前記高屈折率膜はＴｉＯ ２ 膜であり、前記高屈折率の薄膜はＴｉＯ ２ 膜であって、該高屈折率の薄膜の膜厚を１〜１３ｎｍとした請求項１に記載の半導体発光素子。
  3. 前記ＤＢＲ膜構成のパターンエッジ部の形状が、角度１５〜４５度の断面テーパ角度を有する先端側ほど膜厚が薄いスロープ形状になっている請求項１または２に記載の半導体発光素子。
  4. 前記ＤＢＲ膜構成上およびその下地層上に金属膜を備える請求項１から３のいずれかに記載の半導体発光素子。
  5. 請求項３に記載の半導体発光素子を製造する方法であって、レジストパターンを断面庇状に形成した後に、前記ＤＢＲ膜構成のスロープ形状をＤＢＲ蒸着処理により該レジストパターンの庇周囲に形成し、該レジストパターンを除去するリフトオフプロセスを有する半導体発光素子の製造方法。
JP2014560540A 2013-02-07 2013-12-06 半導体装置およびその製造方法 Active JP5989810B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013022736 2013-02-07
JP2013022736 2013-02-07
PCT/JP2013/007193 WO2014122709A1 (ja) 2013-02-07 2013-12-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP5989810B2 true JP5989810B2 (ja) 2016-09-07
JPWO2014122709A1 JPWO2014122709A1 (ja) 2017-01-26

Family

ID=51299325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014560540A Active JP5989810B2 (ja) 2013-02-07 2013-12-06 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US9705044B2 (ja)
JP (1) JP5989810B2 (ja)
CN (1) CN104969365B (ja)
WO (1) WO2014122709A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047768B (zh) * 2015-06-01 2018-02-27 合肥彩虹蓝光科技有限公司 一种新型高亮pss的制备方法
KR102471102B1 (ko) * 2015-10-23 2022-11-25 서울바이오시스 주식회사 분포 브래그 반사기를 가지는 발광 다이오드 칩
JP6601243B2 (ja) * 2016-01-29 2019-11-06 日亜化学工業株式会社 発光素子及びその製造方法
JP2017168822A (ja) * 2016-02-12 2017-09-21 ヴァイアヴィ・ソリューションズ・インコーポレイテッドＶｉａｖｉ Ｓｏｌｕｔｉｏｎｓ Ｉｎｃ． センサデバイスの製造方法
JP6740762B2 (ja) * 2016-07-13 2020-08-19 日亜化学工業株式会社 発光装置およびその製造方法
KR20180093689A (ko) 2017-02-14 2018-08-22 삼성전자주식회사 Led 장치 및 그 제조 방법
CN108172673B (zh) * 2018-01-31 2023-10-13 江苏新广联科技股份有限公司 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构
KR102443027B1 (ko) 2018-03-02 2022-09-14 삼성전자주식회사 반도체 발광소자
WO2019171869A1 (ja) * 2018-03-07 2019-09-12 ソニーセミコンダクタソリューションズ株式会社 面発光レーザ
DE102018107667A1 (de) 2018-03-15 2019-09-19 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip
US11799058B2 (en) 2018-03-15 2023-10-24 Osram Oled Gmbh Optoelectronic semiconductor chip
BR112021015173A2 (pt) * 2019-01-31 2021-09-28 Seoul Viosys Co., Ltd. Diodo emissor de luz e dispositivo emissor de luz
US10886703B1 (en) 2019-06-27 2021-01-05 Lumileds Llc LED DBR structure with reduced photodegradation
JP7367484B2 (ja) * 2019-11-22 2023-10-24 株式会社リコー 面発光レーザ素子、面発光レーザ、面発光レーザ装置、光源装置及び検出装置
CN112787210B (zh) * 2020-12-31 2022-05-27 厦门三安光电有限公司 一种激光二极管
CN115064937B (zh) * 2022-06-08 2023-01-24 北京大学 一种微曲面dbr及其制备方法和应用
JP7410261B1 (ja) 2022-12-08 2024-01-09 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03239386A (ja) * 1990-02-16 1991-10-24 Nec Corp 面発光半導体レーザ
JP2005166881A (ja) * 2003-12-02 2005-06-23 Victor Co Of Japan Ltd 窒化物半導体レーザ素子
JP2010171182A (ja) * 2009-01-22 2010-08-05 Sanyo Electric Co Ltd 多波長半導体レーザ装置
JP2012511252A (ja) * 2008-12-08 2012-05-17 クリー インコーポレイテッド 複合高反射性層

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5811512B2 (ja) * 1979-07-25 1983-03-03 超エル・エス・アイ技術研究組合 パタ−ン形成方法
JPS6053028A (ja) * 1983-09-02 1985-03-26 Hitachi Ltd 微細パタ−ン形成方法
JPH09236859A (ja) * 1996-02-28 1997-09-09 Canon Inc ファインダー内表示装置
JP2009164423A (ja) * 2008-01-08 2009-07-23 Nichia Corp 発光素子
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
JP5326677B2 (ja) * 2009-03-09 2013-10-30 ソニー株式会社 半導体レーザおよびその製造方法
JP5855344B2 (ja) 2010-02-12 2016-02-09 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
CN102668135B (zh) * 2010-06-24 2016-08-17 首尔伟傲世有限公司 发光二极管
WO2013157179A1 (ja) 2012-04-19 2013-10-24 シャープ株式会社 半導体装置の製造方法、耐熱シート、基板裏面膜形成時の基板表面保護方法および半導体基板の保持方法
WO2013161146A1 (ja) 2012-04-26 2013-10-31 シャープ株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03239386A (ja) * 1990-02-16 1991-10-24 Nec Corp 面発光半導体レーザ
JP2005166881A (ja) * 2003-12-02 2005-06-23 Victor Co Of Japan Ltd 窒化物半導体レーザ素子
JP2012511252A (ja) * 2008-12-08 2012-05-17 クリー インコーポレイテッド 複合高反射性層
JP2010171182A (ja) * 2009-01-22 2010-08-05 Sanyo Electric Co Ltd 多波長半導体レーザ装置

Also Published As

Publication number Publication date
WO2014122709A1 (ja) 2014-08-14
JPWO2014122709A1 (ja) 2017-01-26
US20150357525A1 (en) 2015-12-10
CN104969365A (zh) 2015-10-07
CN104969365B (zh) 2017-12-26
US9705044B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
JP5989810B2 (ja) 半導体装置およびその製造方法
JP5633477B2 (ja) 発光素子
TWI819258B (zh) 發光二極體晶片
JP5541261B2 (ja) Ｉｉｉ族窒化物半導体発光素子
CN116154063A (zh) 发光二极管
JP2018113442A (ja) 電流遮断層を有する発光素子
JP5743806B2 (ja) 窒化物半導体発光素子、窒化物半導体発光装置、及び窒化物半導体発光素子の製造方法
JP6087096B2 (ja) 半導体発光素子及びその製造方法
US20220123176A2 (en) Light emitting diode device
JP5174064B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP5855344B2 (ja) 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
JP6176025B2 (ja) 金属膜の形成方法及び発光素子の製造方法
JP2014093509A (ja) 半導体発光素子
KR101111750B1 (ko) 반도체 발광 소자
KR102562063B1 (ko) 발광 다이오드
US20220140203A1 (en) Flip-chip light-emitting diode
JP2010272592A (ja) 半導体発光素子
JP5378131B2 (ja) 窒化物半導体発光ダイオード素子
JP6252123B2 (ja) 発光素子の製造方法
KR101928309B1 (ko) 반도체 발광소자의 제조 방법
US11522107B2 (en) Light emitting diode and fabrication method thereof
US10707381B2 (en) Light emitting diode and fabrication method thereof
KR101205437B1 (ko) 반도체 발광 소자
JP2011071340A (ja) 発光素子
JP7453588B2 (ja) 垂直共振器面発光レーザ素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160810

R150 Certificate of patent or registration of utility model

Ref document number: 5989810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350