JPS6053028A - 微細パタ−ン形成方法 - Google Patents

微細パタ−ン形成方法

Info

Publication number
JPS6053028A
JPS6053028A JP16035283A JP16035283A JPS6053028A JP S6053028 A JPS6053028 A JP S6053028A JP 16035283 A JP16035283 A JP 16035283A JP 16035283 A JP16035283 A JP 16035283A JP S6053028 A JPS6053028 A JP S6053028A
Authority
JP
Japan
Prior art keywords
pattern
compound
coating film
resist
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16035283A
Other languages
English (en)
Inventor
Toshiharu Matsuzawa
松澤 敏晴
Hiroshi Yanagisawa
柳沢 寛
Hiroshi Shiraishi
洋 白石
Kazuya Kadota
和也 門田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16035283A priority Critical patent/JPS6053028A/ja
Publication of JPS6053028A publication Critical patent/JPS6053028A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明のAり用分野〕 本発明は、半導体製造プロセスにおける微細パターン形
成方法に係り、特に微細な配線パターンの形成法の一種
であるリフトオフに関する。
〔発明の背景〕
リフトオフ法においては、何らかの方法によって、下辺
が上辺より短いような断面形状を持つパターン(以下、
アンダーカント状パターンと呼ぶ〕を形成することが不
可欠である。したがって、形成すべき線幅が微細になる
と、パターンと基板との」d触面積が著しく減少する。
通常、アンダーカットは現像液あるいはエツチング液に
より形成されるので、接触面積が狭い場合(たとえば幅
1μm以下の場合)には接着不良となり、倣細なパター
ンは流失する。このため、1μm以下の寸法領域でのリ
フトオフはきわめて困難であった。
上記の難点を克服する方法として、アンダーカットをプ
ラズマエツチングにより形成する方法が考えられるが、
パターンの上層にプラズマ耐性の高い膜(SiO等の無
機物)を形成する必要があるので、工程が繁雑になると
いう欠点がある。
(S、 p、I、 yman らの多層構造法)〔発明
の目的〕 本発明の目的は、比較的簡単な工程でプラズマエツチン
グによりレジストにアンダーカット状のパターンを形成
し、線幅1μm以下の配線のリフトオフを可能とする方
法を提供することにある。
〔発明の概要〕
ヨウ素の酸化物が酸素プラズマに対して高い耐性を示す
ことが知られている。これを利用して、ヨウ素化合物を
含むレジストを上層にして、この層に通常の露光現像処
理でパターン形成し、その後に酸素を用いた異方性プラ
ズマ処理を行なうと、上層パターンがマスクとなって、
下層に垂直にきり立ったパターンが形成される。
そこで、上記酸素プラズマによる異方性エッチを、等方
性エッチに変えることで、下層にアンダーカットを形成
することが可能である。
〔発明の実施例〕
以下、実施例により本発明の詳細な説明する。
実施例1 市販のキノンジアジド系ポジ型フォトレジスト、商品名
AZ1350J (5hipley社製)をsiウェフ
ァ上に1.5μmの厚さに回転塗布し、2oocにおい
て30分間ベークした。この試料の上に、AZ1350
Jの溶液VCg量比で20%の2.4.6−トリヨード
フェノールを加えて溶解した溶液を、回転塗布呟80c
で20分間ベークすることにより厚さ0.8μn】の第
2層を形成した(第1は] (a))。
この2層の薄膜が形成された試料に、通常の方法に従い
縮小投影露光法により線幅0.8μm1線間隔1.2μ
n】のパターンを転写した。現像液として、有機アルカ
リ現像液MF312 (5hipley社製)と水の1
:4(容量比)の混合液を用いることにより、試料の第
2層(トリヨードフェノールを含む層)のみ現像した(
第1図(b))。
その後、円筒型プラズマ処理装置を用いて、酸素プラズ
マによる等方性エツチングを20分間行なったところ、
第2層のパターンはトリヨードフェノールが酸化される
に従って酸素プラズマに対する耐性を示すようになり、
その結果、第2層のパターンに対して下層のレジスト層
にサイドエッチを形成することができだ(第1図(C)
)。
すなわち、この方法により、リフトオフに適したアンダ
ーカット状のレジストパターンを形成することができ、
上記の工程を経た試料にAtを蒸着しく第1図(d))
、リフトオフ工程における常法に従ってレジスト除去剤
によりレジスト部分(第1および第2層、第1図2.3
)f:除去することによって、間隔0.8μm、、線巾
1.2 μmのAt配線を形成することができた(第1
図(e))。
実施例2 重量平均分子量約15万の環化シス1,4−ポリイソプ
レン12重量%キシレン溶液を、シリコンウェファ上に
回転塗布し、150c2o分間ベークすることにより厚
さ1.5μmの第1の塗膜を形成した。次いで、市販の
ネガ型遠紫外線レジスト、レイキヤス)RD200ON
(日立化成株式会社製、ポリビニルフェノールージアジ
ト系レジスト)の溶液100重量部に対して2,4.6
−)IJヨードフェノール13重量部を添加し溶解した
。この浴液を、前記環化シス1,4−ポリイソプレンの
第1の塗膜を形成した7リコンウエフア上に回転塗布し
、厚さ1. Q 11mの第2の塗膜を形成した。
この試料に、遠紫外線1:1投影露光装置(キャノン’
JQ M PA 520 PA )を用いて、通常の方
法に従い、1 pm l 1ne−1μm 5pace
 のパターンを転写し/こ。f)lAMWiとして、レ
イキヤス)f’LD200ON用専用現像液を用い、第
2の塗j臭のみ現像した。
実施例1と同様にして、酸素プラズマによる第1の塗、
1倶の后一方性エツチングを行なったところ、アンダー
カット状のレジストパターンがイ(Iられだ。
その後、この試料に81を2%含むA4を蒸着し、常法
に従ってレジスト除去剤J−100(Indus をロ
ー(Je+11i社商品名)全商品名レジストパターン
を除去することによって、1μm l 1ne−1pm
 5paceの配線パターンを形成することができた。
実施例3 重量平均分子量が約5800のポリビニルフェノールを
ヨウ素化して得だヨウ素化ポリビニルフェノールをシク
ロヘキサノンに溶解し18重量%溶液とし、とれに4−
アジド−47−メトキシカルコンをヨウ素化ポリビニル
フェノールの重量に対して20%添加してフォトレジス
ト溶液を調製した。
実施例2と同様にして、シリコンウェファ上に第1の塗
膜どして環化シス1.4−ポリイノプレンを厚さ1.5
μmに塗布した後、上記フォトレジスト溶液を回転塗布
して、厚さ1,0μmの第2の塗膜を形成し、80Cで
20分間のベーク処理を行なった。
この試料に、波長365nmの紫外線を用い、開口i0
.40の1/10縮小投影露光装置腎により、配線パタ
ーンを露光し、テトラメチルアンモニウムハイドロオギ
サイドの2%水溶液により現像し、第2層のフォトレジ
ストから成る0、7μm1ine−1,0μrrlSp
aCe のパターンを形成した。
次いで、実施例1と同様にして酸素プラズマによる第1
の塗膜の等方性エツチングを行なったところ、アンダー
カット状のレジストパターンが得られた。その後、この
試料にsiを2%含むA4を蒸着し、レジスト除去剤J
−100を用いてレジストパターンを除去することによ
って、1.oμmr ine −c)、7 pm 5p
aceノA l配a) ”k形成−j ル?ニー トが
できた。
実施例4 重(1,平均分子量が約5800のポリビニルフェノー
ルをシクロヘキサノンに溶解し、20重量%溶液とし、
これに4−アジド−4′−メトキシカルコンをポリビニ
ルフェノールの重量に対シて20%添加してフォトレジ
スト溶液を調製した。
実施例1と同様にして、シリコンウェファ上に第1の塗
膜としてAZ1350Jを1.5μn〕の厚さに回転塗
布し、200Cにおいて30分間ベークしたのち、上記
フォトレジスト溶液を回転塗布して厚さ0.6μmの第
2の塗膜を形成し、80Cで20分間のベーク処理を行
なった。
この試料に、実施例3と同様にして、波長365nmの
紫外線を用いる1/10縮小投影露光装置によシ配線パ
ターンを露光したのち、現像処理を行なった。これによ
って、第2層のフォトレジストから成る0、7Am 1
ine−0,7μm5pace t:r)パターンが形
成された。
以下、実施例1と同様に、酸素プラズマ処理・ht蒸着
処理、リフトオフ処理を行なうことによって間隔0.7
μm1線巾0.7μnlのAt配線を形成することがで
きた。
実施例5 ヨウ素化ノボラック樹脂をシクロヘキサノンに溶解し、
20重量%とし、さらに、1,2−ナツトキノンジアジ
ド−5−スルホン酸−p−4リルエステルを添加し、溶
液とした。ヨウ素化ノボラツク樹脂と上記キノンジアジ
ド化合物との混合比は、重量比で100ニアとした。
実施例2と同様にして、シリコンウェファ上に第1の塗
膜として環化シス1,4−ポリイソプレンを厚さ1.5
μmに塗布した後、上記溶液を厚さ10μmに塗布し第
2の塗膜とした。この試料に実施例4と同様にして1/
lO縮小投影ル光装置により配線パターンを露光したの
ち、現像処理を行ない、第2の塗膜に0.7μm 1i
ne−0,7μm 5paceのパターンを形成した。
以下、実施例1と同様にして、酸素プラズマ処理、人を
蒸着処理、リフトオフ処理を行なうことによって、間隔
Q、7μm、線幅Q、 7 p mのAt配線を形成す
ることができた。
〔発明の効果〕
以上実施例により説明したように、本発明によれば、従
来の3層以上を要する方法より簡便な2層構造を用いて
、リフトオフ処理に適したアンダーカット形状のレジス
ト像を形成することができる。しかも、不法はドライ現
像(高周波プラズマ処理)を用いるので、ノ(ターン寸
法が微細になシ基板との接着面積が微小になっても、液
体を用いるウェット現像の場合と異なり、)くターン妙
;現イ象中に基板から剥離するという問題が起らず・サ
フ゛ミクロン領域の微細ノ(ターンの形成に適している
【図面の簡単な説明】
第1図は、本発明を説明するための工程図でちる。

Claims (1)

  1. 【特許請求の範囲】 1、基板上に、酸素を含むガスによるプラズマ処理によ
    シ除去可能な有機高分子化合物より成る第1の塗膜を形
    成する第1工程、該第1の塗膜上にヨウ素を有する有機
    化合物を含む放射線感応性有機拐料より成る第2の塗膜
    を形成する第2工程、該第2の塗膜の所望部分に所定の
    放射線を照射し、パターンの潜像を形成する第3工程、
    上記潜像を有する第2のm膜に現像処理を施し、第2の
    塗膜の不要領域を除去することにより第2の塗膜に所定
    のパターンを形成する第4工程、第1の塗膜の露出した
    部分に酸素を含むガスによるプラズマ処理を施し、第1
    の4ミ膜に形成されるパターンが第2の塗膜に形成され
    たパターンの領域より内(11!Iにくい込む形状を形
    成する第5工程、上記工程で形成されたパターンを持つ
    基板上に金属を蒸着する第6エ程、および、第1の塗膜
    に形成されたパターンを除去することにより、該パター
    ン上の金属膜も同時に除去し、基板上に所望の金叫パタ
    ーンを形成する第7エ程を含むことを特徴とする微細パ
    ターン形成方法。 2、上記放射線感応性有機材料が、アジド化合物と、該
    アジド化合物と実質的に相溶性を有するフェノール系高
    分子化合物からなり、かつその一方または両者にヨウ素
    が結合された化合物よりなる組成物である特許請求の範
    囲第1項記載のパターン形成方法。 3、上記放射線感応性有機拐料が、アジド化合物ヨウ素
    を有する化合物およびこれらの化合物を実質的に相溶性
    を有する高分子化合物からなる組成物である特許請求の
    範囲第1項記載のパターン形成方法。 4、上記放射線感応性有機材料が、キノンジアジド化合
    物と、これと実質的に相溶性を有するフェノール系高分
    子化合物からなり、かつその一方捷たは両方にヨウ素が
    結合された化合物よりなる特許請求の範囲第1項記載の
    パターン形成方法。 5.上記放射線感応性壱機拐料が、キノンジアジド化合
    物と、ヨウ素化合物と、これらの化合物と実質的に相溶
    性を有する高分子化合物とからなる組成物である特許請
    求の範囲第1項記載のパターン形成方法。
JP16035283A 1983-09-02 1983-09-02 微細パタ−ン形成方法 Pending JPS6053028A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16035283A JPS6053028A (ja) 1983-09-02 1983-09-02 微細パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16035283A JPS6053028A (ja) 1983-09-02 1983-09-02 微細パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS6053028A true JPS6053028A (ja) 1985-03-26

Family

ID=15713115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16035283A Pending JPS6053028A (ja) 1983-09-02 1983-09-02 微細パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS6053028A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120046A (ja) * 1985-11-20 1987-06-01 Sanyo Electric Co Ltd 半導体装置の製造方法
US6605414B2 (en) * 1995-06-30 2003-08-12 Fujitsu Limtied Method for manufacturing magnetoresistance head
WO2014122709A1 (ja) * 2013-02-07 2014-08-14 シャープ株式会社 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120046A (ja) * 1985-11-20 1987-06-01 Sanyo Electric Co Ltd 半導体装置の製造方法
US6605414B2 (en) * 1995-06-30 2003-08-12 Fujitsu Limtied Method for manufacturing magnetoresistance head
WO2014122709A1 (ja) * 2013-02-07 2014-08-14 シャープ株式会社 半導体装置およびその製造方法
US9705044B2 (en) 2013-02-07 2017-07-11 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP3010678B2 (ja) 金属マスク集積によるプラズマ処理方法
WO2008047719A1 (fr) Procede de formation de motif miniaturise et solution de traitement de substrat de reserve mise en œuvre dans ce procede
JP5306755B2 (ja) 基板処理液およびそれを用いたレジスト基板処理方法
JP2003195521A (ja) フォトレジストパターンの形成方法及び半導体素子
JP2001066767A (ja) レジスト組成物およびその使用
JPS6313035A (ja) パタ−ン形成方法
JP3924317B2 (ja) 陰イオン交換樹脂を使用する、ノボラック樹脂溶液中の金属イオン低減
JPH0722156B2 (ja) 半導体デバイスのパタ−ン形成方法
JPS6053028A (ja) 微細パタ−ン形成方法
JPH02248952A (ja) 感光性組成物
JPH07199482A (ja) レジストパターン形成方法
JPS62258449A (ja) 2層レジスト像を作成する方法
US5213917A (en) Plasma processing with metal mask integration
JPH0334053B2 (ja)
JPS6364772B2 (ja)
JP3766235B2 (ja) パタン形成方法および半導体装置の製造方法
JPH09171951A (ja) レジストパターンの形成方法
JPS60263145A (ja) ポジ型レジストパタ−ンの形成方法
JP2002141259A (ja) 半導体装置の製法
JPH0943855A (ja) レジストパターン形成方法
JPS60211940A (ja) フオトリングラフイ−法
JPH05102021A (ja) 有機膜の高アスペクト比微細パターン形成方法
JPH01161336A (ja) ケイ素含有レジスト
JPH023493B2 (ja)
JPS61236552A (ja) マスク処理法