JPS62120046A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62120046A JPS62120046A JP26041085A JP26041085A JPS62120046A JP S62120046 A JPS62120046 A JP S62120046A JP 26041085 A JP26041085 A JP 26041085A JP 26041085 A JP26041085 A JP 26041085A JP S62120046 A JPS62120046 A JP S62120046A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- etched
- substrate
- oxygen plasma
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ）産業上の利用分野
本発明は半導体装置の製造方法に関し、特にリフトオフ
法による電極配線形成方法に関するものである。
法による電極配線形成方法に関するものである。
口）従来の技術
半導体装置の製造方法のうち、電極、配線を精度よく形
成する方法としてリフトオフ法がある。
成する方法としてリフトオフ法がある。
これは、ホトレジストで配線パターンを形成しておき、
そのホトレジストパターン上に電極配線材料を被着させ
て不審部分の電極配線材料をホトレストのエツチングが
困惟になることがある。レジストは均一に塗布する必要
があるので、レジストの嘆厚を厚くするのても１恨度が
ある。
そのホトレジストパターン上に電極配線材料を被着させ
て不審部分の電極配線材料をホトレストのエツチングが
困惟になることがある。レジストは均一に塗布する必要
があるので、レジストの嘆厚を厚くするのても１恨度が
ある。
特公昭６０−２２５０１号では、金唄薄フ禰青後にホト
レジストの剥離が確実になされる様て、上層のレジスト
の開孔部が下層のレジストの開孔部よりも小さい２層レ
ジストによるリフトオフ方法を提供している。しかしこ
の方法では、下階のレジストを塗布して露光した後、上
層のレジストを塗布して再び露光するので、２度のマス
ク合わせが必要と彦る。マスク合わせの回数が増えると
パターンずれを起こす可能性が高くなり、パターンずれ
が大きいと素子として動作しなくなるので歩留りが悪く
なるという欠点があった。
レジストの剥離が確実になされる様て、上層のレジスト
の開孔部が下層のレジストの開孔部よりも小さい２層レ
ジストによるリフトオフ方法を提供している。しかしこ
の方法では、下階のレジストを塗布して露光した後、上
層のレジストを塗布して再び露光するので、２度のマス
ク合わせが必要と彦る。マスク合わせの回数が増えると
パターンずれを起こす可能性が高くなり、パターンずれ
が大きいと素子として動作しなくなるので歩留りが悪く
なるという欠点があった。
ハ）発明が解決しようとする問題点
本発明は上述の点に鑑みてなされたもので、一度のパタ
ーン露光のみで、精度よく電極配線の形成ができ、不用
なレジストの剥離も確実に行われる半導体装置の製造方
法を提供するものである。
ーン露光のみで、精度よく電極配線の形成ができ、不用
なレジストの剥離も確実に行われる半導体装置の製造方
法を提供するものである。
二）問題点を解決するための手段
本発明は、基板上に第１のレジストを塗布する工程と、
該第１のレジスト上に第１のレジストよりも酸素プラズ
マに対する耐食刻性の高い第２のレジストを塗布する工
程と、該第２のレジストを所望のパターンに開孔する工
程と、開孔された第２のレジストをマスクとして前記第
１のレジストを酸素プラズマに依り食刻する工程と、前
記第２のレジストを含む前記基板上Ｋｌｌを被着する工
程と、前記第１のレジストと第２のレジスト及び該第２
のレジスト上に被着した金属を剥離する工程とを含む半
導体装置の製造方法である。
該第１のレジスト上に第１のレジストよりも酸素プラズ
マに対する耐食刻性の高い第２のレジストを塗布する工
程と、該第２のレジストを所望のパターンに開孔する工
程と、開孔された第２のレジストをマスクとして前記第
１のレジストを酸素プラズマに依り食刻する工程と、前
記第２のレジストを含む前記基板上Ｋｌｌを被着する工
程と、前記第１のレジストと第２のレジスト及び該第２
のレジスト上に被着した金属を剥離する工程とを含む半
導体装置の製造方法である。
ホ）作 用
第２のレジストは第１のレジストより酸素プラズマに対
する耐食刻性が高いので、第１のレジストを酸素プラズ
マで食刻（エツチング）すると第１のレジストはサイド
エツチングされて、第１のレジストの開孔部は第２のレ
ジストの開孔部よりの を含む基板上に被着させた後でもレジストの周囲には空
間ができるので、これらレジストの剥離は確実に行える
。
する耐食刻性が高いので、第１のレジストを酸素プラズ
マで食刻（エツチング）すると第１のレジストはサイド
エツチングされて、第１のレジストの開孔部は第２のレ
ジストの開孔部よりの を含む基板上に被着させた後でもレジストの周囲には空
間ができるので、これらレジストの剥離は確実に行える
。
へ）実施例
第１図Ａ乃至Ｅは本発明方法の実施例の工程説明図であ
る。ＧａＡｓやＢ１等の半導体基板Ｉｌｌ上に第１のレ
ジスト（２）（例えばやＫＢＲ−１０００Ｍ”東京応化
製）を塗布し、該第１のレジスト（２）を乾燥させた後
頁に該第１のレジスト２）上に第２のレジスト（３）（
例えば“ＯＭＲ−８５”東京応化製）を塗布する（第１
図Ａ）。この第２のレジスト（３）は第１のレジ・」 シストに較べて酸素プラズマに対する耐食性の高△ いものである。第２のレジストを所定のマスクを通して
露光を行い、現像して第２のレジスト（３）のパターニ
ングを行う（填１図Ｂ）。そしてパターニングされた第
２のレジスト（３）をマスクとして、前記第１のレジス
ト（２）を酸素プラズマによってエツチングする（第１
図Ｃ）。この時第２のレジスト（３）は酸素プラズマで
はエツチングされにくく、第１のレジスト（２）はエツ
チングされやすいので、第１１９ Ｃに示す如く、第１
のレジスト（２）はサイドエツチングされて、ｙ、２の
レジスト（３）の開孔幅よりも広く開孔する。酸素プラ
ズマは、Ｃ’Ｆａプラズマに比べ基板に対する衝撃が少
なく、有磯物をエツチングするので前記基板ｆｔ）に与
える損傷はほとんどない。プラズマエツチング終了後、
基板（１）上全面に金属膜（４）を被着する（第１図Ｄ
）。レジストは２層で従来より厚くできるので、基板Ｉ
ｌｌ上のの はない。最後にウェットエツチングで第１のレジスト（
２）と爪２のレジスト（３）及び該第２のレジスト（２
）上の金属膜を剥離する（第１図２）。填１［閉りに示
す様に第１のレジスト（２）と金属膜との間にはつ 隙間があるので、エツチング液の第ルジスト２）ハ への浸透が容易に進み、該第１のレジスト（２）の溶解
はスムーズに行われる。従って、電極配線形成が精度よ
く高い信頼度をもって行なわれる。
る。ＧａＡｓやＢ１等の半導体基板Ｉｌｌ上に第１のレ
ジスト（２）（例えばやＫＢＲ−１０００Ｍ”東京応化
製）を塗布し、該第１のレジスト（２）を乾燥させた後
頁に該第１のレジスト２）上に第２のレジスト（３）（
例えば“ＯＭＲ−８５”東京応化製）を塗布する（第１
図Ａ）。この第２のレジスト（３）は第１のレジ・」 シストに較べて酸素プラズマに対する耐食性の高△ いものである。第２のレジストを所定のマスクを通して
露光を行い、現像して第２のレジスト（３）のパターニ
ングを行う（填１図Ｂ）。そしてパターニングされた第
２のレジスト（３）をマスクとして、前記第１のレジス
ト（２）を酸素プラズマによってエツチングする（第１
図Ｃ）。この時第２のレジスト（３）は酸素プラズマで
はエツチングされにくく、第１のレジスト（２）はエツ
チングされやすいので、第１１９ Ｃに示す如く、第１
のレジスト（２）はサイドエツチングされて、ｙ、２の
レジスト（３）の開孔幅よりも広く開孔する。酸素プラ
ズマは、Ｃ’Ｆａプラズマに比べ基板に対する衝撃が少
なく、有磯物をエツチングするので前記基板ｆｔ）に与
える損傷はほとんどない。プラズマエツチング終了後、
基板（１）上全面に金属膜（４）を被着する（第１図Ｄ
）。レジストは２層で従来より厚くできるので、基板Ｉ
ｌｌ上のの はない。最後にウェットエツチングで第１のレジスト（
２）と爪２のレジスト（３）及び該第２のレジスト（２
）上の金属膜を剥離する（第１図２）。填１［閉りに示
す様に第１のレジスト（２）と金属膜との間にはつ 隙間があるので、エツチング液の第ルジスト２）ハ への浸透が容易に進み、該第１のレジスト（２）の溶解
はスムーズに行われる。従って、電極配線形成が精度よ
く高い信頼度をもって行なわれる。
ト）発明の効果
本発明は以上の説明から明らかな如く、確実な電極配線
形成が一回の露光工程で出来る。この為パターンずれを
生じる可能性を増加させる事がない。簡単な工程で確実
な電極配線形成ができるので歩留りの向上が図れる。ま
た、レジストが２層なので、被着する金属膜の＠厚を厚
くすることが可能であり、信頼性の高い電極配線形成が
できる。
形成が一回の露光工程で出来る。この為パターンずれを
生じる可能性を増加させる事がない。簡単な工程で確実
な電極配線形成ができるので歩留りの向上が図れる。ま
た、レジストが２層なので、被着する金属膜の＠厚を厚
くすることが可能であり、信頼性の高い電極配線形成が
できる。
第１図Ａ乃至Ｅは本発明方法の実施例の工程説明図であ
る。 ｆｌ＋・・・基板、（２）・・・第１のレジスト、（３
）・・・第２のレジスト、（４）・・・金属膜。
る。 ｆｌ＋・・・基板、（２）・・・第１のレジスト、（３
）・・・第２のレジスト、（４）・・・金属膜。
Claims (1)
- １）基板上に第１のレジストを塗布する工程と、該第１
のレジスト上に第１のレジストよりも酸素プラズマに対
する耐食刻性の高い第２のレジストを塗布する工程と、
該第２のレジストを所望のパターンに開孔する工程と、
開孔された第２のレジストをマスクとして前記第１のレ
ジストを酸素プラズマに依り食刻する工程と、前記第２
のレジストを含む前記基板上に金属を被着する工程と、
前記第１のレジストと第２のレジスト及び該第２のレジ
スト上に被着した金属を剥離する工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26041085A JPS62120046A (ja) | 1985-11-20 | 1985-11-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26041085A JPS62120046A (ja) | 1985-11-20 | 1985-11-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62120046A true JPS62120046A (ja) | 1987-06-01 |
Family
ID=17347537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26041085A Pending JPS62120046A (ja) | 1985-11-20 | 1985-11-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62120046A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63110656A (ja) * | 1986-10-28 | 1988-05-16 | Pioneer Electronic Corp | 配線層の形成方法 |
| DE19717363A1 (de) * | 1997-04-24 | 1998-10-29 | Siemens Ag | Herstellverfahren für eine Platinmetall-Struktur mittels Lift-off-Prozesses |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687343A (en) * | 1979-12-17 | 1981-07-15 | Sony Corp | Forming method of wiring |
| JPS6053028A (ja) * | 1983-09-02 | 1985-03-26 | Hitachi Ltd | 微細パタ−ン形成方法 |
-
1985
- 1985-11-20 JP JP26041085A patent/JPS62120046A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687343A (en) * | 1979-12-17 | 1981-07-15 | Sony Corp | Forming method of wiring |
| JPS6053028A (ja) * | 1983-09-02 | 1985-03-26 | Hitachi Ltd | 微細パタ−ン形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63110656A (ja) * | 1986-10-28 | 1988-05-16 | Pioneer Electronic Corp | 配線層の形成方法 |
| DE19717363A1 (de) * | 1997-04-24 | 1998-10-29 | Siemens Ag | Herstellverfahren für eine Platinmetall-Struktur mittels Lift-off-Prozesses |
| DE19717363C2 (de) * | 1997-04-24 | 2001-09-06 | Siemens Ag | Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62120046A (ja) | 半導体装置の製造方法 | |
| KR960006963B1 (ko) | 반도체 장치의 이중 금속배선 형성방법 | |
| JPS61287146A (ja) | 多層配線の形成方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPH04180231A (ja) | 微細バンプ電極を有する半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS59171124A (ja) | ホトレジスト被膜の埋込み方法 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPH0314294A (ja) | ポリイミド樹脂膜のパターン形成方法 | |
| JPH034536A (ja) | 半導体装置の製造方法 | |
| JPH05283429A (ja) | 薄膜トランジスタ装置の製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPH03110835A (ja) | 半導体装置の製造方法 | |
| JP2001148562A (ja) | 配線基板の製造方法 | |
| JPS62290148A (ja) | 半導体装置の製造方法 | |
| JPH05243233A (ja) | バンプの形成方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH0821574B2 (ja) | パタ−ン形成方法 | |
| JPS5843520A (ja) | 半導体装置 | |
| JPS6148942A (ja) | 半導体装置の電極形成方法 | |
| JPH02267967A (ja) | 半導体素子の製造方法 | |
| JPH02125422A (ja) | 半導体装置の製造方法 | |
| JPS60201634A (ja) | 半導体装置の製造方法 |