JPH05243233A - バンプの形成方法 - Google Patents

バンプの形成方法

Info

Publication number
JPH05243233A
JPH05243233A JP4080692A JP4080692A JPH05243233A JP H05243233 A JPH05243233 A JP H05243233A JP 4080692 A JP4080692 A JP 4080692A JP 4080692 A JP4080692 A JP 4080692A JP H05243233 A JPH05243233 A JP H05243233A
Authority
JP
Japan
Prior art keywords
metal
bump
plating
bump electrode
inexpensive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4080692A
Other languages
English (en)
Inventor
Hideaki Horii
秀明 堀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP4080692A priority Critical patent/JPH05243233A/ja
Publication of JPH05243233A publication Critical patent/JPH05243233A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 銅等の価格は安いが不安定な金属で形成した
断面方形なバンプ電極を包み込むように金等の安定な金
属をメッキすることにより価格が安く、安定したバンプ
電極を得る。 【構成】 被除去性能の異なる2種類以上のレジスト等
の絶縁被膜12,11を重ねて形成し、開口部をつくり
その開口部内に銅等の金属でバンプ5を形成する。その
後上層のレジスト11のみを除去した後に金等でメッキ
6を行う。その後、下層のレジスト12を除去する。 【効果】 バンプ電極本体を不安定だが価格の安い金属
で形成でき、かつその表面を薄く安定だが価格の高い金
属で覆うことができるので、価格が安く、表面の安定し
たバンプ電極を形成できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、バンプの形成方法に関
し、特に半導体の電極用バンプのメッキ形成方法に関す
る。
【0002】
【従来の技術】従来より、半導体の電極用バンプは、図
3に断面図として示す工程フローのように、下地金属2
上に単層の例えばフォトレジスト等の厚い絶縁被膜を形
成し(a)、バンプ形成領域に窓を開け(b)、第1の
金属3をメッキし、その上に連続して第2の金属4をメ
ッキして断面方形の2層メッキバンプを形成している
(c)(d)。その後、絶縁被膜1を除いてバンプ電極
が完成する(e)。
【0003】また、図4の工程フローのように、目的と
するバンプ高さ以下のフォトレジスト等の薄い絶縁被膜
1aを形成し(a)、バンプ形成領域に窓を開け
(b)、連続して第1の金属3a,第2の金属4aをメ
ッキしてバンプの形状を傘状(マッシュルーム型)にす
ることによって(c)(d)、第1の金属3a上に第2
の金属4aを形成し、かつバンプの側面にも第2の金属
4aを形成する。
【0004】その後、絶縁被膜1aを除いてバンプ電極
が完成する(e)。
【0005】
【発明が解決しようとする課題】上述した従来の断面方
形のバンプ形成方法は、バンプの側面に第2の金属メッ
キをつけることができないという欠点がある。
【0006】また、上述した従来の断面マッシュルーム
型のバンプ形成方法は、側面に第2の金属メッキをつけ
ることはできるものの、幅方向寸法を規制しないので、
寸法精度がでにくいという欠点がある。
【0007】そこで、本発明は寸法精度の高い断面方形
のバンプメッキ法を用い、側面に第2の金属を形成でき
る方法を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明のバンプ形成方法
は、被除去性能の異なる2種類以上の絶縁被膜の積層の
所定部分の開口部内に第1の金属のバンプをメッキ形成
し、その後上層の絶縁被膜を除去して第2の金属をメッ
キすることを特徴とする断面方形なバンプの形成方法で
ある。
【0009】
【作用】積層状の厚い絶縁被膜の開口部寸法に規制され
て精度よく第1の金属のバンプメッキが行え、その後上
層の絶縁膜を除去して第2の金属を薄くメッキすること
により精度よくバンプ側面も覆うことができる。
【0010】
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の一実施例の工程ごとの断面図であ
る。
【0011】まず、被除去性能の異なる2種類の絶縁被
膜として感光性のフォトレジスト,例えば東京応化製の
BMRS−100012を下層側に薄く,東京応化製OMR85 11
を上層側に厚くバンプを形成しようとする下地金属2に
塗布し(a)、その後露光,現像を行いバンプ形成用の
穴を形成する(b)。次に第1の金属3(例えばCu)
のメッキを行う(c)。第1の金属3のメッキが完了し
たら、上層フォトレジスト11のみを溶かす溶剤,例え
ば東京応化製EGでフォトレジスト11のみを剥離する
(d)。フォトレジスト11を剥離したら第2の金属4
b(例えばAu)のメッキを行い第1の金属3の上に第
2の金属4bを形成する(e)。第2の金属4bのメッ
キが完了後、フォトレジスト12を剥離してバンプを完
了する(f)。
【0012】上記の実施例における下層フォトレジスト
12にかえて、ポリイミドとかSiO2 とか他の絶縁被
膜としてフォトレジスト11をマスクとしてエッチング
形成しても良い。
【0013】図2は本発明の第2の実施例の工程の断面
図である。まず、最下層のフォトレジスト13をバンプ
を形成しようとする下地金属2上に薄く塗布する。材質
は例えば前記第1の実施例における上層のフォトレジス
トと同じものでもよい。その上からフォトレジスト1
2,11を塗布する。フォトレジスト12,11は前記
第1の実施例と同じ材質でよい(a)。塗布後、露光,
現像を行いバンプ形成用の穴を形成する(b)。次に第
1の金属5のメッキを行う(c)。第1の金属5のメッ
キが完了したら、フォトレジスト11を剥離して
(d)、第2の金属6のメッキを行う(e)。その後、
フォトレジスト12を剥離して(f)、第3の金属7の
メッキを行う(g)。第3の金属7のメッキが完了した
らフォトレジスト13を剥離してバンプを完了する
(h)。
【0014】この実施例によれば、下層の金属5と上層
の金属7との間に例えば合金化防止のために中間金属層
6を設ける場合に好適する。
【0015】
【発明の効果】以上詳細に説明したように、本発明によ
れば、第1の金属メッキで形成した方形バンプの側面に
第2のメッキを形成することができる。これにより、バ
ンプの大部分の体積を銅等の価格は安いが比較的安定性
の悪い金属で形成し、そのバンプを包み込むように金等
の価格は高いが安定性の良い金属で包み込むように形成
することができ、比較的方形で価格が安く、かつ安定性
の良いバンプ電極を形成することができる。
【図面の簡単な説明】
【図1】 本発明の一実施例の工程フローを示す断面図
【図2】 本発明の他の実施例の工程フローを示す断面
【図3】 従来の一技術の工程フローを示す断面図
【図4】 従来の技術の他の例の工程フローを示す断面
【符号の説明】
2 下地金属 3,5 第1の金属 4b,6 第2の金属 7 第3の金属 11,12,13 フォトレジスト

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】被除去性能の異なる2種類以上の絶縁被膜
    の積層の所定部分の開口部内に第1の金属のバンプをメ
    ッキ形成し、その後上層の絶縁被膜を取り除いてから第
    1の金属と異なる金属をメッキすることを特徴とする断
    面方形なバンプの形成方法。
  2. 【請求項2】前記被除去性能の異なる絶縁被膜の内の少
    なくとも2層がそれぞれフォトレジストであることを特
    徴とする請求項1記載のバンプの形成方法。
JP4080692A 1992-02-27 1992-02-27 バンプの形成方法 Pending JPH05243233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4080692A JPH05243233A (ja) 1992-02-27 1992-02-27 バンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4080692A JPH05243233A (ja) 1992-02-27 1992-02-27 バンプの形成方法

Publications (1)

Publication Number Publication Date
JPH05243233A true JPH05243233A (ja) 1993-09-21

Family

ID=12590887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4080692A Pending JPH05243233A (ja) 1992-02-27 1992-02-27 バンプの形成方法

Country Status (1)

Country Link
JP (1) JPH05243233A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330995A (ja) * 1995-10-13 1997-12-22 Meiko:Kk 回路基板とその製造方法、その回路基板を用いたバンプ式コンタクトヘッドと半導体部品実装モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330995A (ja) * 1995-10-13 1997-12-22 Meiko:Kk 回路基板とその製造方法、その回路基板を用いたバンプ式コンタクトヘッドと半導体部品実装モジュール

Similar Documents

Publication Publication Date Title
JPH0587132B2 (ja)
JP2005183977A (ja) 金属構造物の製造方法
US6008121A (en) Etching high aspect contact holes in solid state devices
US5937326A (en) Method for making semiconductor device having via hole
JP2822430B2 (ja) 層間絶縁膜の形成方法
JP2665568B2 (ja) 半導体装置の製造方法
JPH05243233A (ja) バンプの形成方法
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JP2985426B2 (ja) 半導体装置およびその製造方法
JPH04303943A (ja) 半導体装置の製造方法
JP2699498B2 (ja) 半導体装置の製造方法
JPS628030B2 (ja)
JP2699389B2 (ja) 半導体装置の製造方法
JPS61296722A (ja) 半導体装置の製造方法
JPS6148942A (ja) 半導体装置の電極形成方法
JP3191769B2 (ja) 半導体装置の製造方法
JP2758765B2 (ja) 半導体装置の製造方法
JPH05218212A (ja) 半導体装置の製造方法
JPH0415925A (ja) 半導体装置の製造方法
JPH06112112A (ja) 半導体装置の製造方法
JPH08274098A (ja) 半導体装置及び半導体装置の製造方法
JPS62120046A (ja) 半導体装置の製造方法
JPH0917792A (ja) 半導体装置の製造方法
JPH05283537A (ja) 半導体装置の製造方法
JPH06151605A (ja) 半導体装置の製造方法