JP3146780B2 - 半導体装置の製造方法および半導体装置の製造装置 - Google Patents

半導体装置の製造方法および半導体装置の製造装置

Info

Publication number
JP3146780B2
JP3146780B2 JP20500593A JP20500593A JP3146780B2 JP 3146780 B2 JP3146780 B2 JP 3146780B2 JP 20500593 A JP20500593 A JP 20500593A JP 20500593 A JP20500593 A JP 20500593A JP 3146780 B2 JP3146780 B2 JP 3146780B2
Authority
JP
Japan
Prior art keywords
resist
container
semiconductor device
insulating film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20500593A
Other languages
English (en)
Other versions
JPH0758091A (ja
Inventor
道彦 高瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP20500593A priority Critical patent/JP3146780B2/ja
Publication of JPH0758091A publication Critical patent/JPH0758091A/ja
Application granted granted Critical
Publication of JP3146780B2 publication Critical patent/JP3146780B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Application Of Or Painting With Fluid Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に配線間絶縁膜の平坦化方法に関する。
【0002】
【従来の技術】近年半導体素子の配線は多層化が進み、
それに伴い配線の段差が激しくなり、配線の段差被覆製
(ステップカバレッジ)の低下による配線の断線を引き
起こす原因となり、層間絶縁膜の平坦化が重要になって
いる。従来の平坦化技術の1つであるエッチバック法に
ついて、図面を参照しながら説明する。図3は従来のレ
ジスト塗布法(スピンコート法)を用いたエッチバック
法の工程を示すための半導体装置の断面図である。図3
において、1はシリコン基板、2はAl配線、3は酸化
珪素膜、4はレジスト、8はホットプレートである。
【0003】まず図3(a)では、Al配線2が形成さ
れたシリコン基板1上に堆積された酸化珪素膜3の表面
にHMDS(ヘキサメチルジシラン)を塗布して疎水性
にし、酸化珪素膜3と後工程におけるレジスト4との密
着性を増大させる準備をする。
【0004】次に図3(b)では、酸化珪素膜3上に、
スピンコート法を用いてレジスト4を塗布する。図4
は、図3(b)の工程においてレジストを塗布するため
のスピンコート装置を示した図である。図4において、
1はシリコン基板、4はレジスト、6はスピンチャッ
ク、7はノズルである。図4において、まず、パターン
形成されたシリコン基板1をスピンチャック6上で真空
吸着し回転させる。次に、回転中のシリコン基板1上
へ、ノズル7よりレジスト4を滴下し、レジスト膜を形
成する。
【0005】次に図3(c)では、ホットプレート8上
でシリコン基板1を加熱することにより、レジスト4を
固化させる。次に図3(d)では、酸化珪素膜3とレジ
スト4を等しいエッチング速度でエッチングすると、レ
ジスト4の表面の平坦性が反映され酸化珪素膜3が平坦
化される。
【0006】
【発明が解決しようとする課題】しかしながら上記のよ
うなスピンコート法によるレジスト塗布法では、レジス
ト自身の粘性により、ある程度基板上の段差を反映する
ため、段差を完全に平坦化することは不可能である。従
ってエッチング後の酸化珪素膜の平坦化は不完全で、接
続孔において配線の断線にいたる場合がある。その結
果、高歩留り・高信頼性の半導体装置製造のためには、
完全に下層パターンの段差を絶縁膜により緩和し平坦に
する必要がある。
【0007】そこで本発明は上記の問題点を解決し、基
板上の段差に依存することなく、平坦性をもつ半導体装
置の製造方法及びその製造装置を提供することを目的と
する。
【0008】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の製造方法は、段差を有する絶縁膜を堆積さ
せた半導体基板を保持し引き上げて裏返す工程と、前記
半導体基板をレジストを滴下した容器上に前記容器と平
行に押し当て、前記絶縁膜上に疎水性であるレジストを
塗布し、前記絶縁膜表面を平坦化する工程と、前記半導
体基板を前記容器上で加熱して前記レジストを固化する
工程と、前記半導体基板を引き上げ前記半導体装置と前
記容器を解離する工程とを備え、前記容器が、レジスト
と接着力がない親水性の、平坦な内部底面を持つ容器で
ある構成とする。
【0009】
【0010】
【作用】本発明の製造方法によれば、レジストを平坦な
内部底面をもつ容器上に滴下し、その上へ半導体基板を
裏返して接合させるもので、下層パターンの段差とは無
関係に、容器の内部底面の平坦性がそのままレジスト表
面の平坦性に反映される。従って、エッチングにより平
坦な絶縁膜が形成されるために、接続孔における配線の
断線を防ぐことが可能である。
【0011】
【0012】
【実施例】以下本発明の一実施例における半導体装置の
製造方法およびその製造装置について、図面を参照しな
がら説明する。図1は本実施例における半導体装置の製
造工程断面図である。図1において、1はシリコン基
板、2はAl配線、3は酸化珪素膜、4はレジスト、5
は容器である。
【0013】以下、本発明によるレジスト塗布法を用い
たエッチバック法の工程について、図1を参照しながら
説明する。またエッチング後の所望とする絶縁膜の膜厚
は800nmとする。まず図1(a)では、Al配線2
が形成されたシリコン基板1上に800nm堆積された
酸化珪素膜3の表面にHMDS(ヘキサメチルジシラ
ン)を塗布して疎水性にし、酸化珪素膜3とレジスト4
との密着性を増大させる。
【0014】次に図1(b)では、シリコン基板1を裏
返し、シリコン基板1の表面と充分なレジストを入れた
容器5の内部底面との間隔が1500nmになるよう制
御しながらシリコン基板1を容器5と平行を保ちながら
降下させ接合することにより、レジスト4を酸化珪素膜
3の表面に塗布する。
【0015】次に図1(c)では、容器5に内蔵されて
いる加熱器を用いてレジスト4を例えば200℃に加熱
する。図1(d)では、シリコン基板1を引き上げて容
器5と離脱させる。図1(e)では、酸化珪素膜3とレ
ジスト4が等しいエッチング速度になるような条件でレ
ジスト表面から700nmドライエッチングする。
【0016】図2は、図1(b)から図1(d)に示し
たレジスト塗布装置を示した図である。図2において、
1はシリコン基板、4はレジスト、5は容器、6は真空
チャック、9は真空チャック6を支持する支持棒であ
る。
【0017】以下図2を用いて、レジスト塗布装置を説
明する。まず、シリコン基板1は裏面を真空チャック6
に接合し真空引きにより保持され裏返される。さらに真
空チャック6はシリコン基板1と容器5の底面が平行な
関係を保つように上下移動が可能であり、また容器5の
底面とシリコン基板1を任意の距離に設定可能なもので
ある。上記実施例では下層Al配線2の段差に全く影響
されずに平坦な800nmの絶縁膜を形成することがで
きる。
【0018】なお、上記実施例では表面の平坦化にレジ
ストを用いているが、SOGを用いた場合にも同様に実
施可能である。
【0019】なお、上記実施例では、絶縁膜に酸化珪素
膜を用いているが、窒化珪素膜を用いた場合、または2
種類以上の絶縁膜を堆積した場合も同様の方法で実施が
可能である。
【0020】
【発明の効果】以上のように本発明は、レジスト表面が
容器の平坦な内部底面によって形成されるため、平坦性
の良い絶縁膜が形成される。また、絶縁膜とレジストの
膜厚は基板と容器底面との距離により制御できるため、
膜厚のばらつきが小さい絶縁膜が形成される。従って多
層化による配線の信頼性を向上させ、超微細な半導体装
置の製造に大きく貢献するものである。
【図面の簡単な説明】
【図1】本発明の一実施例における半導体装置の製造工
程断面図
【図2】同実施例における半導体装置の製造装置の構成
断面図
【図3】従来の技術における半導体装置の製造工程断面
【図4】従来の技術における半導体装置の製造装置の構
成断面図
【符号の説明】
4 レジスト 5 容器 6 真空チャック 9 支持棒
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/90 S (58)調査した分野(Int.Cl.7,DB名) H01L 21/31 B05D 1/18 G03F 7/16 501 H01L 21/312 H01L 21/768

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】段差を有する絶縁膜が堆積した半導体基板
    と、レジストと接着力がない親水性の平坦な内部底面を
    持つ容器とを用いて半導体装置を製造する方法であっ
    て、 前記容器に入れた疎水性である液状の前記レジストの表
    面と前記絶縁膜の表面とが対向するように、前記半導体
    基板を位置させる第一の工程と、 前記半導体基板と前記容器とを近づけ、前記絶縁膜の表
    面に液状の前記レジストを塗布する第二の工程と、 加熱により前記レジストを固化させた後、前記半導体基
    板と前記容器とを離す第三の工程と、を有することを特
    徴とする 半導体装置の製造方法。
  2. 【請求項2】段差を有する絶縁膜が堆積した半導体基板
    を用いて半導体装置を製造する装置であって、 レジストと接着力がない親水性の平坦な内部底面を持つ
    容器と、 前記容器と前記絶縁膜とが対向するように、前記半導体
    基板を位置させる手段と、 前記半導体基板と前記容器との間隔を任意に制御する手
    段と、 加熱により前記容器に入った液状の前記レジストを固化
    させる手段と、を具備することを特徴とする半導体装置
    の製造装置。
JP20500593A 1993-08-19 1993-08-19 半導体装置の製造方法および半導体装置の製造装置 Expired - Fee Related JP3146780B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20500593A JP3146780B2 (ja) 1993-08-19 1993-08-19 半導体装置の製造方法および半導体装置の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20500593A JP3146780B2 (ja) 1993-08-19 1993-08-19 半導体装置の製造方法および半導体装置の製造装置

Publications (2)

Publication Number Publication Date
JPH0758091A JPH0758091A (ja) 1995-03-03
JP3146780B2 true JP3146780B2 (ja) 2001-03-19

Family

ID=16499880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20500593A Expired - Fee Related JP3146780B2 (ja) 1993-08-19 1993-08-19 半導体装置の製造方法および半導体装置の製造装置

Country Status (1)

Country Link
JP (1) JP3146780B2 (ja)

Also Published As

Publication number Publication date
JPH0758091A (ja) 1995-03-03

Similar Documents

Publication Publication Date Title
TW202243181A (zh) 具有直通基板穿孔的結構以及形成此結構的方法
JPS5818943A (ja) 平坦化された集積回路構造体の製造方法
JP3630777B2 (ja) マルチチップ・モジュールの製造方法
JP2838992B2 (ja) 半導体装置の製造方法
KR100432774B1 (ko) 평탄화된표면을갖는반도체층구조제조방법
US5759914A (en) Method for forming interconnection in semiconductor device
WO2021068456A1 (zh) 半导体器件及其制作方法
US5405807A (en) Semiconductor hybrids and method of making same
JPH08222630A (ja) 多層配線形成方法
JPH01185947A (ja) 半導体装置製造方法
JP3146780B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP3348327B2 (ja) 多層配線形成方法および構造
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JPH0766200A (ja) 半導体装置の製造方法
JP2950029B2 (ja) 半導体装置の製造方法
JPH1187351A (ja) 半導体素子の絶縁膜の形成方法
JP3493656B2 (ja) 半導体装置の製造方法と半導体装置の製造装置とその製造方法
JP3492880B2 (ja) 薄膜形成方法
JP4245446B2 (ja) 半導体素子の製造方法
KR100257760B1 (ko) 이중실리콘 기판 제조 방법
JP2787903B2 (ja) 半導体装置の製造方法
JPH09153488A (ja) 半導体素子の絶縁膜構造及びその平坦化方法
JPH0621406A (ja) Soi構造形成における位置合わせ方法、及び位置合わせ確認方法
JPH05308073A (ja) 半導体装置の製造方法
JPH0653189A (ja) 成膜層の平坦化方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees