JPH0758091A - 半導体装置の製造方法およびその製造装置 - Google Patents
半導体装置の製造方法およびその製造装置Info
- Publication number
- JPH0758091A JPH0758091A JP20500593A JP20500593A JPH0758091A JP H0758091 A JPH0758091 A JP H0758091A JP 20500593 A JP20500593 A JP 20500593A JP 20500593 A JP20500593 A JP 20500593A JP H0758091 A JPH0758091 A JP H0758091A
- Authority
- JP
- Japan
- Prior art keywords
- container
- resist
- semiconductor device
- semiconductor substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
Abstract
(57)【要約】
【目的】 基板上の段差に依存することなく、平坦性を
もつ半導体装置の製造方法及びその製造装置を提供す
る。 【構成】 平坦で且つ親水性でレジストと接着力がない
内部底面をもつ容器５に、レジスト３を滴下した上に裏
返した半導体基板１を平行に押し当て接合した後、レジ
スト３を加熱し固化し、次に半導体基板１と容器５とを
離脱する半導体装置の製造方法である。
もつ半導体装置の製造方法及びその製造装置を提供す
る。 【構成】 平坦で且つ親水性でレジストと接着力がない
内部底面をもつ容器５に、レジスト３を滴下した上に裏
返した半導体基板１を平行に押し当て接合した後、レジ
スト３を加熱し固化し、次に半導体基板１と容器５とを
離脱する半導体装置の製造方法である。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法及
びその製造装置に関し、特に配線間絶縁膜の平坦化方法
及びその製造装置に関する。
びその製造装置に関し、特に配線間絶縁膜の平坦化方法
及びその製造装置に関する。
【０００２】
【従来の技術】近年半導体素子の配線は多層化が進み、
それに伴い配線の段差が激しくなり、配線の段差被覆製
（ステップカバレッジ）の低下による配線の断線を引き
起こす原因となり、層間絶縁膜の平坦化が重要になって
いる。従来の平坦化技術の１つであるエッチバック法に
ついて、図面を参照しながら説明する。図３は従来のレ
ジスト塗布法（スピンコート法）を用いたエッチバック
法の工程を示すための半導体装置の断面図である。図３
において、１はシリコン基板、２はＡｌ配線、３は酸化
珪素膜、４はレジスト、８はホットプレートである。
それに伴い配線の段差が激しくなり、配線の段差被覆製
（ステップカバレッジ）の低下による配線の断線を引き
起こす原因となり、層間絶縁膜の平坦化が重要になって
いる。従来の平坦化技術の１つであるエッチバック法に
ついて、図面を参照しながら説明する。図３は従来のレ
ジスト塗布法（スピンコート法）を用いたエッチバック
法の工程を示すための半導体装置の断面図である。図３
において、１はシリコン基板、２はＡｌ配線、３は酸化
珪素膜、４はレジスト、８はホットプレートである。
【０００３】まず図３（ａ）では、Ａｌ配線２が形成さ
れたシリコン基板１上に堆積された酸化珪素膜３の表面
にＨＭＤＳ（ヘキサメチルジシラン）を塗布して疎水性
にし、酸化珪素膜３と後工程におけるレジスト４との密
着性を増大させる準備をする。
れたシリコン基板１上に堆積された酸化珪素膜３の表面
にＨＭＤＳ（ヘキサメチルジシラン）を塗布して疎水性
にし、酸化珪素膜３と後工程におけるレジスト４との密
着性を増大させる準備をする。
【０００４】次に図３（ｂ）では、酸化珪素膜３上に、
スピンコート法を用いてレジスト４を塗布する。図４
は、図３（ｂ）の工程においてレジストを塗布するため
のスピンコート装置を示した図である。図４において、
１はシリコン基板、４はレジスト、６はスピンチャッ
ク、７はノズルである。図４において、まず、パターン
形成されたシリコン基板１をスピンチャック６上で真空
吸着し回転させる。次に、回転中のシリコン基板１上
へ、ノズル７よりレジスト４を滴下し、レジスト膜を形
成する。
スピンコート法を用いてレジスト４を塗布する。図４
は、図３（ｂ）の工程においてレジストを塗布するため
のスピンコート装置を示した図である。図４において、
１はシリコン基板、４はレジスト、６はスピンチャッ
ク、７はノズルである。図４において、まず、パターン
形成されたシリコン基板１をスピンチャック６上で真空
吸着し回転させる。次に、回転中のシリコン基板１上
へ、ノズル７よりレジスト４を滴下し、レジスト膜を形
成する。
【０００５】次に図３（ｃ）では、ホットプレート８上
でシリコン基板１を加熱することにより、レジスト４を
固化させる。次に図３（ｄ）では、酸化珪素膜３とレジ
スト４を等しいエッチング速度でエッチングすると、レ
ジスト４の表面の平坦性が反映され酸化珪素膜３が平坦
化される。
でシリコン基板１を加熱することにより、レジスト４を
固化させる。次に図３（ｄ）では、酸化珪素膜３とレジ
スト４を等しいエッチング速度でエッチングすると、レ
ジスト４の表面の平坦性が反映され酸化珪素膜３が平坦
化される。
【０００６】
【発明が解決しようとする課題】しかしながら上記のよ
うなスピンコート法によるレジスト塗布法では、レジス
ト自身の粘性により、ある程度基板上の段差を反映する
ため、段差を完全に平坦化することは不可能である。従
ってエッチング後の酸化珪素膜の平坦化は不完全で、接
続孔において配線の断線にいたる場合がある。その結
果、高歩留り・高信頼性の半導体装置製造のためには、
完全に下層パターンの段差を絶縁膜により緩和し平坦に
する必要がある。
うなスピンコート法によるレジスト塗布法では、レジス
ト自身の粘性により、ある程度基板上の段差を反映する
ため、段差を完全に平坦化することは不可能である。従
ってエッチング後の酸化珪素膜の平坦化は不完全で、接
続孔において配線の断線にいたる場合がある。その結
果、高歩留り・高信頼性の半導体装置製造のためには、
完全に下層パターンの段差を絶縁膜により緩和し平坦に
する必要がある。
【０００７】そこで本発明は上記の問題点を解決し、基
板上の段差に依存することなく、平坦性をもつ半導体装
置の製造方法及びその製造装置を提供することを目的と
する。
板上の段差に依存することなく、平坦性をもつ半導体装
置の製造方法及びその製造装置を提供することを目的と
する。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の製造方法は、段差を有する絶縁膜を堆積さ
せた半導体基板を保持し引き上げて裏返す工程と、前記
半導体基板をレジストを滴下した容器上に前記容器と平
行に押し当て、前記絶縁膜上に疎水性であるレジストを
塗布し、前記絶縁膜表面を平坦化する工程と、前記半導
体基板を前記容器上で加熱して前記レジストを固化する
工程と、前記半導体基板を引き上げ前記半導体装置と前
記容器を解離する工程とを備え、前記容器が、レジスト
と接着力がない親水性の、平坦な内部底面を持つ容器で
ある構成とする。
めに本発明の製造方法は、段差を有する絶縁膜を堆積さ
せた半導体基板を保持し引き上げて裏返す工程と、前記
半導体基板をレジストを滴下した容器上に前記容器と平
行に押し当て、前記絶縁膜上に疎水性であるレジストを
塗布し、前記絶縁膜表面を平坦化する工程と、前記半導
体基板を前記容器上で加熱して前記レジストを固化する
工程と、前記半導体基板を引き上げ前記半導体装置と前
記容器を解離する工程とを備え、前記容器が、レジスト
と接着力がない親水性の、平坦な内部底面を持つ容器で
ある構成とする。
【０００９】本発明の製造装置は、レジストを滴下する
容器と、半導体基板を保持し引き上げて裏返し、前記容
器の内部底面と平行な関係を保ったままで上下に移動可
能な支持棒とを備えた構成とする。
容器と、半導体基板を保持し引き上げて裏返し、前記容
器の内部底面と平行な関係を保ったままで上下に移動可
能な支持棒とを備えた構成とする。
【００１０】
【作用】本発明の製造方法によれば、レジストを平坦な
内部底面をもつ容器上に滴下し、その上へ半導体基板を
裏返して接合させるもので、下層パターンの段差とは無
関係に、容器の内部底面の平坦性がそのままレジスト表
面の平坦性に反映される。従って、エッチングにより平
坦な絶縁膜が形成されるために、接続孔における配線の
断線を防ぐことが可能である。
内部底面をもつ容器上に滴下し、その上へ半導体基板を
裏返して接合させるもので、下層パターンの段差とは無
関係に、容器の内部底面の平坦性がそのままレジスト表
面の平坦性に反映される。従って、エッチングにより平
坦な絶縁膜が形成されるために、接続孔における配線の
断線を防ぐことが可能である。
【００１１】また、本発明の製造装置によれば、レジス
トの塗布及び加熱を同一装置内で行えるため製造工程が
簡略化される。
トの塗布及び加熱を同一装置内で行えるため製造工程が
簡略化される。
【００１２】
【実施例】以下本発明の一実施例における半導体装置の
製造方法およびその製造装置について、図面を参照しな
がら説明する。図１は本実施例における半導体装置の製
造工程断面図である。図１において、１はシリコン基
板、２はＡｌ配線、３は酸化珪素膜、４はレジスト、５
は容器である。
製造方法およびその製造装置について、図面を参照しな
がら説明する。図１は本実施例における半導体装置の製
造工程断面図である。図１において、１はシリコン基
板、２はＡｌ配線、３は酸化珪素膜、４はレジスト、５
は容器である。
【００１３】以下、本発明によるレジスト塗布法を用い
たエッチバック法の工程について、図１を参照しながら
説明する。またエッチング後の所望とする絶縁膜の膜厚
は８００ｎｍとする。まず図１（ａ）では、Ａｌ配線２
が形成されたシリコン基板１上に８００ｎｍ堆積された
酸化珪素膜３の表面にＨＭＤＳ（ヘキサメチルジシラ
ン）を塗布して疎水性にし、酸化珪素膜３とレジスト４
との密着性を増大させる。
たエッチバック法の工程について、図１を参照しながら
説明する。またエッチング後の所望とする絶縁膜の膜厚
は８００ｎｍとする。まず図１（ａ）では、Ａｌ配線２
が形成されたシリコン基板１上に８００ｎｍ堆積された
酸化珪素膜３の表面にＨＭＤＳ（ヘキサメチルジシラ
ン）を塗布して疎水性にし、酸化珪素膜３とレジスト４
との密着性を増大させる。
【００１４】次に図１（ｂ）では、シリコン基板１を裏
返し、シリコン基板１の表面と充分なレジストを入れた
容器５の内部底面との間隔が１５００ｎｍになるよう制
御しながらシリコン基板１を容器５と平行を保ちながら
降下させ接合することにより、レジスト４を酸化珪素膜
３の表面に塗布する。
返し、シリコン基板１の表面と充分なレジストを入れた
容器５の内部底面との間隔が１５００ｎｍになるよう制
御しながらシリコン基板１を容器５と平行を保ちながら
降下させ接合することにより、レジスト４を酸化珪素膜
３の表面に塗布する。
【００１５】次に図１（ｃ）では、容器５に内蔵されて
いる加熱器を用いてレジスト４を例えば２００℃に加熱
する。図１（ｄ）では、シリコン基板１を引き上げて容
器５と離脱させる。図１（ｅ）では、酸化珪素膜３とレ
ジスト４が等しいエッチング速度になるような条件でレ
ジスト表面から７００ｎｍドライエッチングする。
いる加熱器を用いてレジスト４を例えば２００℃に加熱
する。図１（ｄ）では、シリコン基板１を引き上げて容
器５と離脱させる。図１（ｅ）では、酸化珪素膜３とレ
ジスト４が等しいエッチング速度になるような条件でレ
ジスト表面から７００ｎｍドライエッチングする。
【００１６】図２は、図１（ｂ）から図１（ｄ）に示し
たレジスト塗布装置を示した図である。図２において、
１はシリコン基板、４はレジスト、５は容器、６は真空
チャック、９は真空チャック６を支持する支持棒であ
る。
たレジスト塗布装置を示した図である。図２において、
１はシリコン基板、４はレジスト、５は容器、６は真空
チャック、９は真空チャック６を支持する支持棒であ
る。
【００１７】以下図２を用いて、本発明によるレジスト
塗布装置を説明する。まず、シリコン基板１は裏面を真
空チャック６に接合し真空引きにより保持され裏返され
る。さらに真空チャック６はシリコン基板１と容器５の
底面が平行な関係を保つように上下移動が可能であり、
また容器５の底面とシリコン基板１を任意の距離に設定
可能なものである。上記実施例では下層Ａｌ配線２の段
差に全く影響されずに平坦な８００ｎｍの絶縁膜を形成
することができる。
塗布装置を説明する。まず、シリコン基板１は裏面を真
空チャック６に接合し真空引きにより保持され裏返され
る。さらに真空チャック６はシリコン基板１と容器５の
底面が平行な関係を保つように上下移動が可能であり、
また容器５の底面とシリコン基板１を任意の距離に設定
可能なものである。上記実施例では下層Ａｌ配線２の段
差に全く影響されずに平坦な８００ｎｍの絶縁膜を形成
することができる。
【００１８】なお、上記実施例では表面の平坦化にレジ
ストを用いているが、ＳＯＧを用いた場合にも同様に実
施可能である。
ストを用いているが、ＳＯＧを用いた場合にも同様に実
施可能である。
【００１９】なお、上記実施例では、絶縁膜に酸化珪素
膜を用いているが、窒化珪素膜を用いた場合、または２
種類以上の絶縁膜を堆積した場合も同様の方法で実施が
可能である。
膜を用いているが、窒化珪素膜を用いた場合、または２
種類以上の絶縁膜を堆積した場合も同様の方法で実施が
可能である。
【００２０】
【発明の効果】以上のように本発明は、レジスト表面が
容器の平坦な内部底面によって形成されるため、平坦性
の良い絶縁膜が形成される。また、絶縁膜とレジストの
膜厚は基板と容器底面との距離により制御できるため、
膜厚のばらつきが小さい絶縁膜が形成される。従って多
層化による配線の信頼性を向上させ、超微細な半導体装
置の製造に大きく貢献するものである。
容器の平坦な内部底面によって形成されるため、平坦性
の良い絶縁膜が形成される。また、絶縁膜とレジストの
膜厚は基板と容器底面との距離により制御できるため、
膜厚のばらつきが小さい絶縁膜が形成される。従って多
層化による配線の信頼性を向上させ、超微細な半導体装
置の製造に大きく貢献するものである。
【図１】本発明の一実施例における半導体装置の製造工
程断面図
程断面図
【図２】同実施例における半導体装置の製造装置の構成
断面図
断面図
【図３】従来の技術における半導体装置の製造工程断面
図
図
【図４】従来の技術における半導体装置の製造装置の構
成断面図
成断面図
４ レジスト ５ 容器 ６ 真空チャック ９ 支持棒
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8826−4Ｍ Ｈ０１Ｌ 21/90 Ｓ
Claims (3)
- 【請求項１】段差を有する絶縁膜を堆積させた半導体基
板を保持し引き上げて裏返す工程と、前記半導体基板を
レジストを滴下した容器上に前記容器と平行に押し当
て、前記絶縁膜上に疎水性であるレジストを塗布し、前
記絶縁膜表面を平坦化する工程と、前記半導体基板を前
記容器上で加熱して前記レジストを固化する工程と、前
記半導体基板を引き上げ前記半導体装置と前記容器を解
離する工程とを備え、 前記容器が、レジストと接着力がない親水性の、平坦な
内部底面を持つ容器であることを特徴とする半導体装置
の製造方法。 - 【請求項２】レジストを滴下する容器と、 半導体基板を保持し引き上げて裏返し、前記容器の内部
底面と平行な関係を保ったままで上下に移動可能な支持
棒とを備えた半導体装置の製造装置。 - 【請求項３】前記容器が、親水性の高く平坦で且つ半導
体基板の表面と同形状の内部底面を持つ容器であること
を特徴とする請求項２記載の半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20500593A JP3146780B2 (ja) | 1993-08-19 | 1993-08-19 | 半導体装置の製造方法および半導体装置の製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20500593A JP3146780B2 (ja) | 1993-08-19 | 1993-08-19 | 半導体装置の製造方法および半導体装置の製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758091A true JPH0758091A (ja) | 1995-03-03 |
| JP3146780B2 JP3146780B2 (ja) | 2001-03-19 |
Family
ID=16499880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20500593A Expired - Fee Related JP3146780B2 (ja) | 1993-08-19 | 1993-08-19 | 半導体装置の製造方法および半導体装置の製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146780B2 (ja) |
-
1993
- 1993-08-19 JP JP20500593A patent/JP3146780B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3146780B2 (ja) | 2001-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564474B2 (ja) | 深い導電性フィードスルーの形成方法，および該方法に従って形成されたフィードスルーを含む配線層 | |
| US5747222A (en) | Multi-layered circuit substrate and manufacturing method thereof | |
| JPS5818943A (ja) | 平坦化された集積回路構造体の製造方法 | |
| JP2838992B2 (ja) | 半導体装置の製造方法 | |
| KR20070086316A (ko) | 접지면 상으로 회로를 전달하는 방법 | |
| US5081061A (en) | Manufacturing ultra-thin dielectrically isolated wafers | |
| US6020265A (en) | Method for forming a planar intermetal dielectric layer | |
| KR100219562B1 (ko) | 반도체장치의 다층 배선 형성방법 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH0758091A (ja) | 半導体装置の製造方法およびその製造装置 | |
| US5554884A (en) | Multilevel metallization process for use in fabricating microelectronic devices | |
| JPH06267943A (ja) | 半導体装置の製造方法 | |
| US5966588A (en) | Field emission display device fabrication method | |
| JPS59136934A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| US6153936A (en) | Method for forming via hole and semiconductor structure formed thereby | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| KR100257760B1 (ko) | 이중실리콘 기판 제조 방법 | |
| JPH0590203A (ja) | 半導体装置の製造方法 | |
| JPH0193147A (ja) | 半導体装置の製造方法 | |
| JPH0611044B2 (ja) | 半導体装置の製造方法 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPH0319228A (ja) | 半導体集積回路装置の製造方法 | |
| JPH1032198A (ja) | 薄膜形成方法 | |
| JPH0258851A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |