JPH01155625A - 多層レジスト膜の接着方法 - Google Patents

多層レジスト膜の接着方法

Info

Publication number
JPH01155625A
JPH01155625A JP31547787A JP31547787A JPH01155625A JP H01155625 A JPH01155625 A JP H01155625A JP 31547787 A JP31547787 A JP 31547787A JP 31547787 A JP31547787 A JP 31547787A JP H01155625 A JPH01155625 A JP H01155625A
Authority
JP
Japan
Prior art keywords
resist
plasma
hydrocarbon
fluorocarbon
polymerized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31547787A
Other languages
English (en)
Inventor
Yuko Hochido
宝地戸 雄幸
Takehiko Futaki
剛彦 二木
Minoru Kojima
穣 小島
Hidechika Yokoyama
横山 英親
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOUJIYUNDO KAGAKU KENKYUSHO KK
Kojundo Kagaku Kenkyusho KK
Original Assignee
KOUJIYUNDO KAGAKU KENKYUSHO KK
Kojundo Kagaku Kenkyusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOUJIYUNDO KAGAKU KENKYUSHO KK, Kojundo Kagaku Kenkyusho KK filed Critical KOUJIYUNDO KAGAKU KENKYUSHO KK
Priority to JP31547787A priority Critical patent/JPH01155625A/ja
Publication of JPH01155625A publication Critical patent/JPH01155625A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の目的) 産業上の利用分野 本発明は、電子デバイスや回路バタンを基板に転写する
フォトリングラフィとして使用される多層レジスト膜の
接着方法に関する。
従来の技術 集積回路に使用されるバタン寸法は、回路バタンの高密
度化と共に年々微細化の一途をたどっている。
例えばMOSメモリの場合、64KDRAMで2〜3ミ
クロンであったものが256KDRAMでは1.5ミク
ロンに、IMDRAMでは1ミクロン程度にまで縮小化
されてきている。当然のことであるが4MDRAM以上
の集積度ではサブミクロンが要求される。
実際のデバイス上には多種多様な形状の段差や複数の膜
の重なりによる凹凸などがあり、この上にホトレジスト
を塗布する従来の単層レジスト法では段差や凹凸部にお
いてレジストの膜厚差が発生し、良好なバタン形成が不
可能になる。特に現在LSIの製造において最も解像度
の高い縮小投影露光法を用いた場合、バタン精度の低下
が著しい。
この問題を解決するため、従来の単層レジス1〜法に代
って多層レジスト法が新しいレジストプロセスとして提
案され、実用化開発が盛んに行なわれている。
この方法の特徴は平坦化レジストを用いて基板の段差や
凹凸を平坦化し、露光によりバタン形成するホトレジス
ト(以下、上層レジストという)の膜厚を均一に再現性
よくすることを目的としたものである。
多層レジスト法の中で最もよく研究されている三層レジ
スト法は基板上の一層目は平坦化レジスト、二層目は中
間層、三層目は上層レジストの三層から成る。この三層
レジスト法の基本的なプロセスは、基板上の一層目に厚
くレジストを塗布して下地段差や凹凸を平坦化し、最上
部に塗布された薄い平坦な上層レジストを露光・川縁し
てまず上層レジストのパターニングを行なう。その後に
中間層と平坦化レジ反トを順次エツチングすることによ
り精度よく下地レジストへバタン転写する方法である。
一般的に上層レジストおよび平坦化レジストには非水溶
性の樹脂が主に用いられる。
中間層にはレジストとのエツチングレート比が大きくと
れる二酸化ケイ素(Si02)やケイ素(S i )な
どの無機材料が用いられる。
このような多層レジスト法では、下地段差や凹凸の影響
を受けることなく上層の薄いレジストで鮮明で寸法精度
のよいバタンを形成することができる。
解決しようとする問題点 以上のように、多層レジスト法における平坦化レジスト
および上層レジストには非水溶性の樹脂が主に使用され
る。この場合、基板と平坦化レジストの間および中間層
と上層レジストの間の接着力は必ずしも充分なものでは
ない。
フォトレジストにはネガ形とポジ形があり、゛解像度は
ポジ形の方が優れており、ネガ形はせいぜい3〜4ミク
ロン程度のパターン形成しか使えないのに対し、ポジ形
ではサブミクロンのバタン形成が可能であるため、高解
像度を要求される場合はポジ形フォトレジストが使用さ
れる。
しかし、上層レジストにポジ形フォトレジストを使用し
た場合、特に下地とのff1W性が不充分である。
この欠点を除去するため、基板および中間層の上にヘキ
サメチルジシラザン(以下、HMDSという)のような
界面活性剤を塗布することによって親水性の表面を疎水
化し、非水溶性の樹脂を着膜する方法が用いられている
。この方法によってこれらの層間の密着性を強化するこ
とができる。
しかし、このような界面活性剤は分子中にSiを含んで
おり、このため多層膜を酸素でエツチングする場合、エ
ツチングが停止したり、エツチング速度が低下したりす
る障害が起り易い欠点がある。
本発明は、このような欠点を除去し、多層膜の層間の接
着力を強化する接着方法を提供しようとするものである
(発明の構成) 問題を解決するための手段 本発明は、基板あるいは中間層の上に炭化水素フッ化炭
素、あるいはフッ化炭化水素をプラズマ重合させた膜を
着膜することによって親水性の表面を疎水化し非水溶性
の樹脂層、特にポジ形フォトレジストとの間の接着力を
強化せしめる方法である。
プラズマ重合させる原料にはメタン、エタン、プロパン
、エチレン、ブチレン、プロピレン、アセチレン、ブタ
ジェン、インブレン、ベンゼン、トルエンあるいはキシ
レンのような炭化水素あるいは四フッ化炭素、六フッ化
二炭素あるいはへフッ化四炭素のようなフッ化炭素ある
いは−フッ化炭化水素(FH3G) 、ニフッ化炭化水
素(F2H2C)あるいは三フッ化炭化水素(F3 H
C)のようなフッ化炭化水素等を用いることができる。
あるいはこれらの炭化水素、フッ化炭素あるいはフッ化
炭化水素等の混合物を用いてもよい。
好ましくは分子中に不飽和結合を有する原料が重合反応
に適している。
また、水素とこれらの原料10〜’99vo1%の混合
物を用いることもできる。
以下、本発明の一実施例を詳細に説明する。
実施例 エチルアルコール中に5%の濃度に分散したシリカゾル
の溶液を作成した。この溶液を81基板上にスピンナー
を用いて1500rpmで回転塗布したのら、120℃
の温度で10分間通風乾燥した。この基板を密閉容器に
入れ流ff110cc/minの酸素を流しながら20
0KHz。
電カフ0Wの高周波でプラズマ処理を行なった。
この時、基板は、150℃の温度に加熱した。
以上のような処理によってSi基板上に良好なSOG膜
を形成した。
さらにブタジェンの流ff19cc/min、水素の流
ff11cc/minの混合ガスを流しながら200K
H2,電力60Wの高周波でSi基板のSOG膜上にブ
タジェンをプラズマ重合させた膜を着膜した。
この基板を放冷したのち、ポジ形フォトレジストを塗布
した。
以上のようにして形成された多層膜において、ポジ形フ
ォトレジスト膜と5OGII(中間層)の接着力は、膜
のハク離テストの結果、接着力が飛躍的に増大すること
がわかった。
(発明の効果) 本発明によれば、多層膜における膜間の接着力の強化に
HMDSのような3iを含む界面活性剤を使用する必要
がないため、多層膜の酸素によるエツチングが容易に行
なわれる特徴がある。
また、プラズマ重合膜の膜厚を自由にコントロールでき
るため、多層膜の各層に含まれる物質の層間拡散を防止
できる効果がある。

Claims (1)

    【特許請求の範囲】
  1.  多層レジスト膜において、親水面を疎水化する手段と
    して炭化水素、フッ化炭素あるいはフッ化炭化水素ある
    いはこれらの混合物を親水面にプラズマ重合させること
    を特徴とする多層レジスト膜の接着方法。
JP31547787A 1987-12-14 1987-12-14 多層レジスト膜の接着方法 Pending JPH01155625A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31547787A JPH01155625A (ja) 1987-12-14 1987-12-14 多層レジスト膜の接着方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31547787A JPH01155625A (ja) 1987-12-14 1987-12-14 多層レジスト膜の接着方法

Publications (1)

Publication Number Publication Date
JPH01155625A true JPH01155625A (ja) 1989-06-19

Family

ID=18065828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31547787A Pending JPH01155625A (ja) 1987-12-14 1987-12-14 多層レジスト膜の接着方法

Country Status (1)

Country Link
JP (1) JPH01155625A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5372677A (en) * 1991-12-18 1994-12-13 Kawasaki Steel Corporation Method of manufacturing semiconductor devices
JP2002370059A (ja) * 2001-03-13 2002-12-24 Tokyo Electron Ltd 膜形成方法及び膜形成装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52144972A (en) * 1976-05-28 1977-12-02 Hitachi Ltd Formation method of photo resist film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52144972A (en) * 1976-05-28 1977-12-02 Hitachi Ltd Formation method of photo resist film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5372677A (en) * 1991-12-18 1994-12-13 Kawasaki Steel Corporation Method of manufacturing semiconductor devices
JP2002370059A (ja) * 2001-03-13 2002-12-24 Tokyo Electron Ltd 膜形成方法及び膜形成装置

Similar Documents

Publication Publication Date Title
US5486424A (en) Silylated photoresist layer and planarizing method
EP0159428B1 (en) Anti-reflective coating
US5679610A (en) Method of planarizing a semiconductor workpiece surface
US20120090547A1 (en) System and method of vapor deposition
TW200814146A (en) Method for forming a fine pattern of a semiconductor device
US5756256A (en) Silylated photo-resist layer and planarizing method
KR20030051844A (ko) 반도체장치의 제조방법
JPH01155625A (ja) 多層レジスト膜の接着方法
EP0285245A1 (en) Device fabrication involving planarization
US20030186547A1 (en) Method for forming fine patterns in semiconductor device
JPH08241858A (ja) 半導体の反射防止膜及びこの反射防止膜を用いた半導体の製造方法
JPH07211616A (ja) 微細パターン形成方法
JPS6255703B2 (ja)
Shih et al. A planarization process for multi-layer lithography applications
JPS5925223A (ja) 基板クリ−ニング法及び基板クリ−ニング装置
JPH01280316A (ja) ドライエッチング方法
JPH0564338B2 (ja)
JPS62247523A (ja) 半導体装置の製造方法
JPS62221119A (ja) 透孔形成方法
JPH03283418A (ja) レジストパターン形成方法
JPH04338630A (ja) 半導体装置の製造方法
JPH04199849A (ja) 半導体装置の製造方法
JPH05121311A (ja) レジストパターンの形成方法
JPH0272361A (ja) 二層構造電子線レジスト
Reiniach 5th Year Microelectronic Engineering Student Rochester Institute of Technology