JPH0564338B2 - - Google Patents

Info

Publication number
JPH0564338B2
JPH0564338B2 JP59220664A JP22066484A JPH0564338B2 JP H0564338 B2 JPH0564338 B2 JP H0564338B2 JP 59220664 A JP59220664 A JP 59220664A JP 22066484 A JP22066484 A JP 22066484A JP H0564338 B2 JPH0564338 B2 JP H0564338B2
Authority
JP
Japan
Prior art keywords
layer
photoresist film
predetermined portion
resist
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59220664A
Other languages
English (en)
Other versions
JPS6199331A (ja
Inventor
Yukikazu Kamimura
Yasutaka Shimizu
Satsuo Ooi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP59220664A priority Critical patent/JPS6199331A/ja
Publication of JPS6199331A publication Critical patent/JPS6199331A/ja
Publication of JPH0564338B2 publication Critical patent/JPH0564338B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

【発明の詳細な説明】
〔産業上の利用分野〕 本発明は、IC.LSI等の半導体装置を実現するた
めの微細パターン形成法に関する。 〔従来の技術〕 近年、LSIおよび超LSIなどの半導体装置にお
いて1チツプの中に数十〜数百万万までの半導体
素子を含むものが出現し、そのため当然上記装置
中の素子の実装密度は極めて大きくなり、半導体
基板上に形成する素子パターンの微少化が要求さ
れることになる。 素子パターンの微細化の一つの方法として塗布
するレジスト膜を従来より薄くする方法が考えら
れるが、この方法では基板表面段差に対して、レ
ジスト膜の被覆性により、段部でのレジスト膜厚
が不充分になりやすいため、ピンホールの発生お
よび、レジストパターン形成後のエツチング処理
時のレジスト膜厚が確保されない問題が起り、実
用上約1μm以上のレジスト膜厚が必要となる。 これらの要因により近年大規模集積回路を実現
する微細パターン形成のため3層レジスト法が提
唱されている。この3層レジスト法では、通常基
板上に有機物質膜としてレジスト膜がこの有機物
質膜のエツチングのマスクとなる中間層としての
無機材質層及び上層のフオトレジスト膜層の3層
構造となつているので3層レジスト法と呼ばれて
いる。 この3層レジスト法は以下の用に微細パターン
を形成する。即ち、第2−1図に示す様に、ま
ず、約0.5μmの表面段差2を有する半導体基板1
上に、例えば、住友化学工業株式会社製のスミレ
ジストDF2200ポジ型フオトレジスト或いはシツ
プレー(Shipley)社製AZ1350Jの様なフエノー
ルノボラツク系ポジレジストをスピンコート法に
より約1.8μmの厚さに塗布した後、約150℃のホ
ツトプレート上で80秒間加熱処理して下層レジス
ト層11を形成する。 次に、下層レジスト層11上に住友化学工業株
式会社社製のアキユグラスNP−5Rのようなオピ
ンオングラス(SOG)材を同じくスピンコート
法により塗布し、200℃、60秒間のホツトプレー
ト上の加熱処理により厚さ0.12μmのシリカ材質
による中間層12を形成する(第2−2図)。 次いで中間層12上にシツプレー社製のポジレ
ジストAZ1470Jを前記2層と同様にスピンコート
法により0.6μmの厚さに塗布し、100℃45秒間の
ホツトプレート加熱処理を行つて上層レジスト層
13を形成する(第2−3図)。 次にGCA社製のDSW4800の様な縮少投影型露
光装置による選択的露光および水酸化テトラメチ
ルアンモニウムを主成分とする現像液による現像
処理により、上層レジスト層13の所定の部分3
を除去して、上層レジストパターン13Aを形成
する(第2−4図)。 次いで上層レジストパターン13Aをマスクに
して、平行平板型反応性イオンエツチング装置に
おいて、フロンガス(CF4)と水素(H2)の混合
ガスプラズマで、シリカ中間層12の所定部分を
除去してシリカ中間層パターン12Aを形成する
(第2−5図)。 続いて前記の反応性イオンエツチング装置のエ
ツチングガスをO2に変更してさらにエツチング
処理を所定時間加えると、下層レジスト層11の
所定部分3は除去されて下層レジストパターン1
1Aが形成され、現行の3層レジスト法による3
層レジストが完成する(第2−6図)。 以上の方法による3層レジスト法は、上層レジ
スト層13の単層レジストの場合より飛躍的に薄
くすることが可能となり、また下層の有機膜層1
1により基板表面の段差が平担化されるため、パ
ターンの解像性および寸法制御性が著しく向上す
る。 〔発明が解決しようとする問題点〕 しかしながら現行の3層レジスト法には下記の
問題点があり必ずしも理論値に近い解像性と寸法
安定性が得られていない。 即ち、上層レジストの露光時に、基板表面から
の複反射を生じ、そのため解像度の低下や寸法の
変動が起りうる。 特に、表面反射率の高いアルミニウムや多結晶
シリコン層でかつ表面段差が大きい場合、顕著と
なり露光装置により与えられた空中解像性よりは
るかに低いレジスト解像性しか得られないことに
なり、段差部分でのレジストパターン寸法の変動
も深刻な問題となつている。 本発明の目的は、多層レジスト法における以上
の問題点を克服するためになされたものであり、
基板表面での紫外光反射による解像度低下およレ
ジスト寸法の変動を防ぐ新規な微細パターン形成
法を提供するものである。 〔問題点を解決するための手段〕 本発明の概要は、下層レジスト層に所定波長の
光をほとんど完全に吸収し、かつ工程中の加熱処
理により光吸収特性の劣化を来たすことのない色
素材を含む樹脂を下層レジスト層として付着する
所にある。即ち本願発明は、(1)半導体基板表面
に、反射防止樹脂組成物の薄層を付着する第1の
工程と、該樹脂層上にシリカ薄層を積層する第2
の工程と該シリカ博層上にフオトレジスト膜を塗
布する第3の工程と、該フオトレジスト膜を選択
的露光と現像処理により所定部分を除去して、上
層レジストパターンを形成する第4の工程と、該
レジストパターンをマスクにしてフロンガスを含
むガスプラズマによるエツチングにより該シリカ
薄層の所定部分を除去する第5の工程の、酸素を
含むガスプラズマによるエツチングにより該樹脂
層の所定部分を除去する第6の工程とを含み、該
反射防止樹脂組成物がノボラツク樹脂に下記一般
〔R1,R2:それぞれシアノ基又はCOOR7
(R7;低級アルキル基) R3,R4:それぞれ水素原子、低級アルキル、低
級アルコキシ、低級アシルアミノ又はハロ
ゲンから選ばれた基 R5,R6:それぞれアルキル(好ましくは炭素数
4−7のアルキル基)、アラルキルから選
ばれた基〕 で表わされる吸光剤を含有させることを特徴とす
る微細パターン形成法並びに (2) 該反射防止樹脂組成物がノボラツク樹脂に前
記一般式で表わされる吸光剤と感光剤とを含有
することを特徴とする微細パターン形成法に他
ならない。 本発明に使用されるノボラツク樹脂としてはフ
エノールホルムアルデヒドノボラツク樹脂、クレ
ゾールホルムアルデヒドノボラツク樹脂、tert−
ブチルフエノール−ホルムアルデヒド樹脂等が挙
げられる。 本発明に於て使用される前記一般式で示される
吸光剤の具体例としては、次の様な化合物が挙げ
られる。 4−(N,N−ジ−n−ヘキシル)−アニリノ−
メチリデンマロノニトリル、 4−(N,N−ジ−n−ペンテル)−3−メチル
アニリノ−メチリデンマロノニトリル、 4−(N,N−ジ−n−ペンテル)−2−メチル
アニリノ−メチリデンマロニトリル、 4−(N,N−ジ−n−ヘキシル)−2−メチル
アニリノ−メチリデンマロノニトリル、 4−(N,N−ジ−n−ヘキシル)−3−メチル
アニリノ−メチリデンマロノニトリル、 4−(N,N−ジ−n−ヘプテル)−アニリノ−
メチリデンマロノニトリル、 4−(N,N−ジ−n−ヘプテル)−2−メチル
アニリノ−メチリデンマロノニトリル、 4−(N,N−ジ−n−ヘキシル)−アニリノ−
メチリデン−ジメチルマロメート、 4−(N,N−ジ−n−ヘキシル)−2−メチル
アニリノ−ジメチルマロメート、 4−(N,N−ジ−n−ペンテル)−3−メチル
アニリノ−メチリデン−ジメチルマロメート、 4−(N,N−ジ−n−ヘキシル)−2−メトキ
シアニリノ−メチリデンマロノニトリル、 4−(N,N−ジ−n−ヘキシル)−2−クロロ
アニリノ−メチリデンマロノニトリル、 4−(N,N−ジ−n−ヘキシル)−3−メトキ
シアニリノ−メチリデンマロノニトリル、 4−(N,N−ジ−n−ヘキシル)−3−メトキ
シアニリノ−メチリデンマロノニトリル、 4−(N,N−ジ−n−ペンテル)−2−クロロ
アニリノ−メチリデン−ジメチルマロメート、 4−(N,N−ジ−ベンジル)−アニリノ−メチ
リデンマロノニトリル。 より好ましくは使用される吸光剤としては第1
表に示す化合物が挙げられる。
〔発明の効果〕
かくして下層レジスト層に含まれた吸光剤によ
り基板表面からの反射光をほぼ完全に防止できる
ので、反射光によるレジストパターンの解像度お
よび寸法安定性の劣化を格段に低減し、露光装置
の空中解像度を忠実にレジストパターンに再現可
能となつた。即ち、半導体基板上に現行の3層レ
ジスト法より大巾に優れたレジストパターンと寸
法安定性を実現することが可能となつた。 これによりLSI上の素子パターンの微細化によ
る該装置のチツプサイズの縮少化が可能となり
LSIの電気的特性の向上と該装置の製造コストの
低減に少なからぬ寄与をすることができる。 以下図面を参照しながら実施例で本発明の微細
パターン形成工程を詳細に説明する。 〔実施例〕 実施例 1 ノボラツク樹脂アルノボルPN430(ヘキスト社
製)10gを含むエチレングリコールモノエチルエ
ーテルアセテート溶液(ノボラツク樹脂含有量10
重量%)に、436nmに主吸収波長を示す吸光剤
(第1表記載の吸光剤No.1)6.0gを添加し、反射
防止樹脂組成物を調製した。この反射防止樹脂組
成物を約0.5μmの表面段差2を有する半導体基板
1上にスピンコート法で約1.8μmの厚さに塗布
し、120℃・90秒のホツトプレート加熱処理を加
えて下層レジスト層14を形成する(第1−1
図)。 これ以降の工程は周知の3層レジスト法とほぼ
同じで、レジスト層14上にシリカ中間層12を
形成し(第1−2図)、さらに上層レジスト層1
3を形成する(第1−3図)。 続いて縮小露光装置による選択露光と現像処理
により上層レジスト層13の所定部分4を除去し
て上層レジストパターン13Bを形成する〔第1
−4図)。 次いでフロンガスCF4と水素(H2)との混合ガ
スプラズマによるエツチングにより上層レジスト
パターン13Bをマスクにしてシリカ中間層12
所定部分4を除去してシリカ中間層パターン12
Bを形成する(第1−5図)。 最後に酸素(O2)プラズマガスのエツチング
により下層レジスト層14の所定部分4および上
層レジストパターン13Bを除去して下層レジス
トパターン14Aを形成し、本発明による3層レ
ジスト法によるレジストパターンが完成する(第
1−6図)。 実施例 2 ノボラツク樹脂アルノボルPN430(ヘキスト社
製)15gと、2・3・4−トリハイドロキシベン
ゾフエノン−ナフトキノン−1・2−ジアジド−
5−スルホン酸−(モノ、バ、トリ)エステル混
合物1.5gを含むエチレングリコールモノエチル
エーテルアセテート溶液(ノボラツク樹脂含有量
10重量%)に436nmに主吸収波長を示す吸光剤
(第1表記載の吸光剤No.1)9.0gを添加し、反射
防止樹脂組成物を調製した。これを用いて実施例
1と同様のパターン形成を行つた所、現行の三層
レジスト法に比べてパターンの解像度及び寸法安
定性は格段に向上した。
【図面の簡単な説明】
第1−1図乃至第1−6図は、本願発明の微細
パターン形成法を示す断面図であり、第2−1図
乃至第2−6図は、従来技術の工程を工程順に示
した断面図である。尚、図中の番号は以下のもの
を示す。 1…シリコン基板、2…断差、11,14…下
層レジスト層、12…シリカ中間層、13…上層
レジスト層、11A,14A…下層レジストパタ
ーン、12A,12B…中間層パターン、13
A,13B…上層レジストパターン、3,4…所
定露光部分。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基板表面に、反射防止樹脂組成物の薄
    層を付着する第1の工程と、該樹脂層上にシリカ
    薄層を積層する第2の工程と該シリカ薄層上にフ
    オトレジスト膜を塗布する第3の工程と、該フオ
    トレジスト膜を選択的露光と現像処理により所定
    部分を除去して上層レジストパターンを形成する
    第4の工程と、該レジストパターンをマスクにし
    てガスプラズマによるエツチングにより該シリカ
    薄層の所定部分を除去する第5の工程と、酸素を
    含むガスプラズマによるエツチングにより該樹脂
    層の所定部分を除去する第6の工程とを含み、該
    反射防止樹脂組成物がノボラツク樹脂に下記一般
    〔R1,R2:それぞれシアノ基又は、COOR7
    (R7;低級アルキル基) R3,R4:それぞれ水素原子、低級アルキル、低
    級アルコキシ、低級アシルアミノ又はハロ
    ゲンから選ばれた基 R5,R6:それぞれアルキル、アラルキルから選
    ばれた基〕 で表わされる吸光剤を含有させることを特徴とす
    る微細パターン形成法。 2 半導体基板表面に、反射防止樹脂組成物の薄
    層を付着する第1の工程と、該樹脂層上にシリカ
    薄層を積層する第2の工程と、該シリカ薄層上に
    フオトレジスト膜を塗布する第3の工程と、該フ
    オトレジスト膜を選択的露光と現像処理により所
    定部分を除去して上層レジストパターンを形成す
    る第4の工程と該レジストパターンをマスクにし
    てガスプラズマによるエツチングにより該シリカ
    薄層の所定部分を除去する第5の工程と、酸素を
    含むガスプラズマによるエツチングにより該樹脂
    層の所定部分を除去する第6の工程とを含み、該
    反射防止樹脂組成物がノボラツク樹脂に下記一般
    〔R1,R2:それぞれシアノ基又はCOOR7
    (R7:低級アルキル基) R3,R4:それぞれ水素原子、低級アルキル、低
    級アルコキシ、低級アシルアミノ又はハロ
    ゲンから選ばれた基 R5,R6:それぞれアルキル、アラルキルから選
    ばれた基〕 で表わされる吸光剤と感光剤とを含有させること
    を特徴とする微細パターン形成法。
JP59220664A 1984-10-19 1984-10-19 微細パタ−ン形成法 Granted JPS6199331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59220664A JPS6199331A (ja) 1984-10-19 1984-10-19 微細パタ−ン形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59220664A JPS6199331A (ja) 1984-10-19 1984-10-19 微細パタ−ン形成法

Publications (2)

Publication Number Publication Date
JPS6199331A JPS6199331A (ja) 1986-05-17
JPH0564338B2 true JPH0564338B2 (ja) 1993-09-14

Family

ID=16754514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59220664A Granted JPS6199331A (ja) 1984-10-19 1984-10-19 微細パタ−ン形成法

Country Status (1)

Country Link
JP (1) JPS6199331A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63286843A (ja) * 1987-05-19 1988-11-24 Nippon Zeon Co Ltd ポジ型フォトレジスト組成物
JP2625206B2 (ja) * 1989-04-18 1997-07-02 富士写真フイルム株式会社 フオトレジスト組成物
US5963841A (en) * 1997-08-01 1999-10-05 Advanced Micro Devices, Inc. Gate pattern formation using a bottom anti-reflective coating
JP4462775B2 (ja) * 2001-03-02 2010-05-12 Nec液晶テクノロジー株式会社 パターン形成方法及びそれを用いた液晶表示装置の製造方法
TWI834886B (zh) * 2019-06-17 2024-03-11 日商日產化學股份有限公司 含有二氰基苯乙烯基之可濕蝕刻之阻劑下層膜形成組成物、經圖案化的基板之製造方法及半導體裝置之製造方法

Also Published As

Publication number Publication date
JPS6199331A (ja) 1986-05-17

Similar Documents

Publication Publication Date Title
KR100628824B1 (ko) 리토그래피 반사방지 하드마스크 조성물 및 그것의 용도
KR890003264B1 (ko) 3층 레지스트 및 레지스트 패턴의 형성방법
US5989788A (en) Method for forming resist patterns having two photoresist layers and an intermediate layer
US5486424A (en) Silylated photoresist layer and planarizing method
US7807332B2 (en) Underlayer compositions containing heterocyclic aromatic structures
JP4481902B2 (ja) 多層レジスト法によるパターン形成方法
JPH0468623B2 (ja)
JP2007258683A (ja) 有機シラン系重合体を含むレジスト下層膜用ハードマスク組成物およびこれを用いた半導体集積回路デバイスの製造方法
US5756256A (en) Silylated photo-resist layer and planarizing method
JP2003163265A (ja) 配線構造およびその製造方法
JPH0564338B2 (ja)
KR20070095736A (ko) 유기실란계 중합체를 포함하는 레지스트 하층막용 하드마스크 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR100725793B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
JP2013522654A (ja) 反射防止ハードマスク組成物及びそれを用いたパターン化材料を調製する方法。
KR100783064B1 (ko) 유기실란계 화합물, 이를 포함하는 레지스트 하층막용하드마스크 조성물 및 이를 이용한 반도체 집적회로디바이스의 제조방법
KR100472031B1 (ko) 반도체 소자 제조 방법
JPH09134862A (ja) レジストパターンの形成方法
KR102518770B1 (ko) 클러스터 화합물 또는 이의 염 및 이를 포함하는 포토레지스트 조성물
KR100713238B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
JPS6364772B2 (ja)
JPH0743538B2 (ja) 配線パタ−ン形成方法
JP2004200659A (ja) 微細パターン形成方法
JPS6047419A (ja) 多層レベルパタ−ンニング法
JPH0697061A (ja) 塗膜形成方法およびそのための装置
JPH034899B2 (ja)