KR20030051844A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR20030051844A
KR20030051844A KR10-2003-7006715A KR20037006715A KR20030051844A KR 20030051844 A KR20030051844 A KR 20030051844A KR 20037006715 A KR20037006715 A KR 20037006715A KR 20030051844 A KR20030051844 A KR 20030051844A
Authority
KR
South Korea
Prior art keywords
film
fluidity
substrate
pressing
flowable
Prior art date
Application number
KR10-2003-7006715A
Other languages
English (en)
Inventor
나카가와히데오
사사고마사루
엔도마사유키
히라이요시히코
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20030051844A publication Critical patent/KR20030051844A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

단차를 갖는 층이 형성된 기판의 표면에 유동성을 갖는 물질을 공급하여 유동성 막을 형성한 후, 평탄한 가압면을 갖는 가압부재에 의해 유동성 막을 기판에 가압하여 유동성 막의 표면을 평탄화한다. 이 상태에서 유동성 막을 가열하여 해당 유동성 막을 고화시킴으로써, 평탄한 표면을 갖는 고화된 막을 형성한다.

Description

반도체장치의 제조방법{METHOD FOR PRODUCING SEMICONDUCTOR DEVICE}
최근, 반도체장치는 파장이 약 100nm 이하의 광을 노광광으로 하는 리소그래피기술을 이용하여 100nm 근방 또는 그 이하의 미세한 크기로 가공됨으로써 제조되어 왔다.
이러한 단파장의 리소그래피기술에서는 초점심도가 매우 저하되기 때문에, 기판 상에 형성되어 있는 막의 표면을 항상 평탄하게 해 두는 것이 필요불가결하게 되어 있다. 이 때문에, 차세대(100nm 이하)의 반도체장치를 제조하는 데에 있어서, 기판 상의 막의 평탄화 기술은 대단히 중요한 기술로 되어 있다. 또, 본 명세서에서 기판은 반도체기판, 액정기판(LCD) 또는 그 밖의 반도체장치가 형성되는 기판을 말한다.
현재, 0.13㎛∼0.25㎛의 디바이스에서는 막을 평탄화하는 기술로서 화학기계연마(CMP : Chemical Mechanical Polishing)법이 주류를 이루고 있다. 또한, 미리 형성된 2매의 막을 맞붙여 평탄한 막(평탄화막)을 형성하는 방법도 제안되어 있다.
전자의 CMP법은 잘 알려져 있기 때문에 설명은 생략하고, 이하에서는 예를들어, 일본 특허공개 평10-32198호 공보에 나타나 있는, 2매의 막을 맞붙여 평탄한 막을 형성하는 방법에 대하여 설명한다.
우선, 도 20의 (a)에 나타내는 바와 같이, 기판(101) 상에 미세가공이 실시되어 반도체 디바이스가 구성되면, 단차를 갖는 층(102)이 형성된다. 이하, 단차를 갖는 층(102)이 형성되어 있는 기판(101)을 단차기판(101, 102)이라 한다.
다음에, 미리 시트필름형상으로 형성된 막(103)이 맞붙여진 판(104)을 시트필름형상의 막(103)과 단차를 갖는 층(102)이 대향하도록 배치한다.
다음에, 도 20의 (b)에 나타내는 바와 같이, 시트필름형상의 막(103)이 형성된 판(104)과 단차기판(101, 102)을 서로 접근시킨 후, 판(104)과 단차기판(101, 102)을 열을 가하면서 서로 압착시킨다.
다음에, 도 20의 (c)에 나타내는 바와 같이, 판(104)만을 벗겨 단차기판(101, 102) 상에 시트필름형상의 막(103)을 남긴다.
이와 같이 하면, 도 20의 (d)에 나타내는 바와 같이, 단차기판(101, 102) 상에 표면이 평탄한 시트필름형상의 막(103)이 형성된다. 한편, 도 20의 (d)에서 105는 배선패턴끼리의 사이에 형성되어 높은 애스펙트비를 갖는 오목부가 메워지지 않아형성되는 결여부이다.
그러나, 상기 종래의 반도체장치의 제조방법에 의하면, A점 근방의 조밀패턴부에서의 단차가 흡수되어, 막(103)의 평탄화는 가능하지만, 글로벌단차(거리가 떨어진 장소들의 기판면으로부터의 높이의 차), 예를 들어, 도 20의 (d)에서의 A점과 B점의 단차가 발생된다는 문제점을 갖고 있다.
또, 배선패턴의 간격 즉, 단차패턴의 간격이 100nm 이하가 되면, 단차패턴끼리의 사이에 형성되는 오목부의 애스펙트비가 증대되기 때문에, 그 오목부가 안정되게 메워지지 않는다는 문제점을 갖고 있다.
다만, CMP법을 이용하면 애스펙트비가 높은 오목부가 메워지지 않는다는 문제점은 발생하지 않지만, 글로벌단차를 저감할 수 없다는 본질적인 문제는 해결되지 않는다.
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히, 기판 상에 평탄한 표면을 갖는 막을 형성하는 방법에 관한 것이다.
도 1은 제 1 실시형태에 관한 반도체장치의 제조방법의 각 공정을 설명하는단면도.
도 2는 제 1 실시형태에 관한 반도체장치의 제조방법의 각 공정을 설명하는 단면도.
도 3의 (a)는 종래의 반도체장치의 제조방법에 의해 얻어진 시트필름형상의 막을 나타내는 단면도.
도 3의 (b)는 제 1 실시형태에 관한 반도체장치의 제조방법에 의해 얻어진 고화막을 나타내는 단면도.
도 4의 (a)∼(d)는 제 1 실시형태의 제 1 실시예의 각 공정을 나타내는 단면도.
도 5의 (a)∼(c)는 제 1 실시형태의 제 2 실시예의 각 공정을 나타내는 단면도.
도 6의 (a)∼(c)는 제 1 실시형태의 제 3 실시예의 각 공정을 나타내는 단면도.
도 7의 (a)∼(c)는 제 1 실시형태의 제 4 실시예의 각 공정을 나타내는 단면도.
도 8의 (a)∼(c)는 제 2 실시형태에 관한 반도체장치의 제조방법의 각 공정을 나타내는 단면도.
도 9의 (a)∼(c)는 제 2 실시형태에 관한 반도체장치의 제조방법의 각 공정을 나타내는 단면도.
도 10의 (a), (b)는 제 3 실시형태에 관한 반도체장치의 제조방법의 각 공정을 나타내는 단면도.
도 11의 (a), (b)는 제 3 실시형태에 관한 반도체장치의 제조방법의 각 공정을 나타내는 단면도.
도 12의 (a), (b)는 제 4 실시형태에 관한 반도체장치의 제조방법의 각 공정을 나타내는 단면도.
도 13의 (a), (b)는 제 5 실시형태에 관한 반도체장치의 제조방법의 각 공정을 나타내는 단면도.
도 14의 (a), (b)는 제 6 실시형태의 제 1 실시예에 관한 반도체장치의 제조방법의 각 공정을 나타내는 단면도.
도 15의 (a), (b)는 제 6 실시형태의 제 2 실시예에 관한 반도체장치의 제조방법의 각 공정을 나타내는 단면도.
도 16의 (a), (b)는 제 7 실시형태에 관한 반도체장치의 제조방법의 각 공정을 나타내는 단면도.
도 17의 (a)∼(c)는 제 8 실시형태에 관한 반도체장치의 제조방법의 각 공정을 나타내는 단면도.
도 18의 (a)∼(d)는 제 8 실시형태에 관한 반도체장치의 제조방법의 각 공정을 나타내는 단면도.
도 19의 (a)∼(d)는 제 8 실시형태에 관한 반도체장치의 제조방법의 각 공정을 나타내는 단면도.
도 20의 (a)∼(d)는 종래의 반도체장치의 제조방법의 각 공정을 나타내는 단면도.
상기 사항에 감안하여 본 발명은 글로벌단차의 발생이 없고, 기판 전체에 걸쳐 표면이 평탄한 동시에, 애스펙트비가 높은 오목부를 안정되게 메울 수 있는 막을 형성할 수 있도록 하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에 관한 제 1 반도체장치의 제조방법은 기판의 표면에 유동성을 갖는 물질을 공급하여 유동성을 갖는 막을 형성하는 막형성공정과, 가압부재의 평탄한 가압면에 의해 유동성을 갖는 막을 기판에 가압하여 유동성을 갖는 막의 표면을 평탄화하는 평탄화공정과, 표면이 평탄화된 유동성을 갖는 막을 고화하는 고화공정을 구비하고 있다.
제 1 반도체장치의 제조방법에 의하면, 기판의 표면에 유동성을 갖는 막(유동성 막)을 형성한 후, 가압부재의 평탄한 가압면에 의해 유동성 막을 가압하여 유동성 막을 평탄화하고, 그 후, 표면이 평탄화된 유동성 막을 고화하기 때문에, 글로벌단차가 발생하지 않는 동시에, 애스펙트비가 높은 오목부가 완전히 메워져 결여부가 형성되지 않는다.
제 1 반도체장치의 제조방법에서, 가압부재의 가압면은 소수성(疏水性)을 갖는 것이 바람직하다.
이와 같이 하면, 가압부재를 고화된 막으로부터 이탈시키기 쉬워지므로, 보다 결함이 적은 평탄한 막을 형성할 수 있다.
제 1 반도체장치의 제조방법에서, 유동성을 갖는 물질은 절연성 물질인 것이 바람직하다.
이와 같이 하면, 글로벌단차를 갖지 않는 절연막을 형성할 수 있다.
제 1 반도체장치의 제조방법에서, 유동성을 갖는 물질은 액체상태 또는 젤상태인 것이 바람직하다.
이와 같이 하면, 기판의 표면에 유동성을 갖는 막을 간단하고 확실하게 형성할 수 있다.
제 1 반도체장치의 제조방법에서, 막형성공정은 기판을 회전시키면서 행해지는 것이 바람직하다.
이와 같이 하면, 애스펙트비가 높은 오목부의 내부에까지 유동성을 갖는 물질을 충전할 수 있다.
제 1 반도체장치의 제조방법에서, 막형성공정은 유동성을 갖는 물질이 공급된 기판을 회전시키는 공정을 포함하는 것이 바람직하다.
이와 같이 하면, 애스펙트비가 높은 오목부의 내부에까지 유동성을 갖는 물질을 충전할 수 있다.
제 1 반도체장치의 제조방법에서, 막형성공정은 기판을 회전시키면서 유동성을 갖는 물질을 샤워형상 또는 스프레이형상으로 공급함으로써 행해지는 것이 바람직하다.
이와 같이 하면, 비교적 작은 막두께를 갖는 유동성을 갖는 막을 형성할 수 있다.
제 1 반도체장치의 제조방법에서, 막형성공정은 미세한 분사구를 갖는 노즐과 기판을 평면방향으로 상대이동시키면서, 유동성을 갖는 물질을 분사구로부터 기판의 표면에 공급함으로써 행해지는 것이 바람직하다.
이와 같이 하면, 노즐과 기판의 상대이동속도를 조정함으로써, 유동성을 갖는 막의 두께를 원하는 크기로 제어할 수 있다. 또, 유동성을 갖는 물질의 점도를 조정함으로써, 유동성을 갖는 막의 유동성의 정도를 변화시킬 수 있다. 또, 노즐의 수를 조정함으로써, 처리속도를 제어할 수 있다.
제 1 반도체장치의 제조방법에서, 막형성공정은 롤러의 표면에 부착된 유동성을 갖는 물질을 롤러를 회전하면서 기판의 표면에 공급함으로써 행해지는 것이 바람직하다.
이와 같이 하면, 롤러와 기판과의 간격 및 롤러를 기판에 가압하는 힘을 조정함으로써, 유동성을 갖는 막의 두께를 제어할 수 있다. 또, 점성이 높은 유동성을 갖는 재료를 채용할 수 있다.
제 1 반도체장치의 제조방법은 막형성공정보다 후에 유동성을 갖는 막의 둘레부를 선택적으로 제거하는 공정을 추가로 구비하는 것이 바람직하다.
이와 같이 하면, 반도체장치의 제조공정에서 기판의 둘레부를 기계적으로 유지하는 것이 용이하게 된다.
이 경우, 유동성을 갖는 막의 둘레부를 제거하는 공정은 기판을 회전시키면서 유동성을 갖는 막의 둘레부에 유동성을 갖는 물질을 용해시키는 용액을 공급함으로써 행해지는 것이 바람직하다.
이와 같이 하면, 원형 또는 각수(角數)가 많은 다각형의 평면형상을 갖는 기판의 둘레부를 확실하게 제거할 수 있다.
또, 이 경우, 유동성을 갖는 막의 둘레부를 제거하는 공정은 유동성을 갖는 막의 둘레부에 광을 조사하여 둘레부를 개질한 후, 개질된 둘레부를 제거함으로써 행해지는 것이 바람직하다.
이와 같이 하면, 원형 또는 각수가 많은 다각형의 평면형상 뿐만 아니라, 삼각형 또는 사각형 등과 같이 각수가 적은 다각형의 평면형상을 갖는 기판의 둘레부를 확실하게 제거할 수 있다.
제 1 반도체장치의 제조방법에서, 평탄화공정은 기판의 표면과 가압면과의 사이의 복수의 거리를 측정하는 동시에, 복수의 거리가 같아지도록 가압면에 의해 유동성을 갖는 막을 가압하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면, 유동성을 갖는 막 표면의 기판 표면으로부터의 거리를 항상 같게 할 수 있으므로, 소정기간마다 기판의 표면과 가압부재의 가압면과의 거리를 균일하게 하는 작업을 생략할 수 있다.
제 1 반도체장치의 제조방법에서, 평탄화공정은 기판이 설치되어 있는 스테이지의 표면과 가압면과의 사이의 복수의 거리를 측정하는 동시에, 복수의 거리가같아지도록 가압면에 의해 유동성을 갖는 막을 가압하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면, 유동성을 갖는 막 표면의 기판 표면으로부터의 거리를 항상 같게 할 수 있으므로, 소정기간마다 기판의 표면과 가압부재의 가압면과의 거리를 균일하게 하는 작업을 생략할 수 있다.
이들의 경우, 복수의 거리를 측정하는 공정은 측정부위에서의 단위면적당 정전용량을 계측함으로써 행해지는 것이 바람직하다.
이와 같이 하면, 복수의 거리를 간단하고 확실하게 측정할 수 있다.
제 1 반도체장치의 제조방법에서, 고화공정은 평탄화공정에서 가압면에 의해 유동성을 갖는 막을 가압한 상태에서 유동성을 갖는 막을 가열함으로써 행해지는 것이 바람직하다.
이와 같이 하면, 유동성을 갖는 막을 열화학반응에 의해 용이하게 고화시킬 수 있다.
제 1 반도체장치의 제조방법에서, 고화공정은 평탄화공정에서 가압면에 의해 유동성을 갖는 막을 가압한 상태에서 유동성을 갖는 막에 광을 조사함으로써 행해지는 것이 바람직하다.
이와 같이 하면, 유동성을 갖는 막을 광화학반응 또는 열화학반응에 의해 용이하게 고화시킬 수 있다.
이 경우, 유동성을 갖는 막에 광을 조사하는 공정은 유동성을 갖는 막을 냉각하면서 행해지거나 또는 유동성을 갖는 막을 냉각에 의해 임시로 고화시킨 후에행해지는 것이 바람직하다.
이와 같이 하면, 유동성을 갖는 막의 유동성이 높은 경우라도 유동성을 갖는 막을 평탄성을 손상시키지 않고 확실하게 고화시킬 수 있다.
제 1 반도체장치의 제조방법에서, 고화공정은 평탄화공정에서 가압면에 의해 유동성을 갖는 막을 가압한 상태에서, 유동성을 갖는 막에 광을 조사하는 동시에, 유동성을 갖는 막을 가열함으로써 행해지는 것이 바람직하다.
이와 같이 하면, 유동성을 갖는 막을 광화학반응 및 열화학반응에 의해 신속하게 고화시킬 수 있다.
제 1 반도체장치의 제조방법은 고화공정 후에 유동성을 갖는 막을 전체에 걸쳐 박막화하는 공정을 추가로 구비하는 것이 바람직하다.
이와 같이 하면, 원하는 두께보다 두께가 두껍고 유동성을 갖는 막을 형성하고 나서, 박막화에 의해 원하는 두께의 막을 형성할 수 있으므로, 안정되고 프로세스 윈도우가 넓은 프로세스를 실현할 수 있다.
이 경우, 유동성을 갖는 막을 박막화하는 공정은 플라즈마 에칭법에 의해 행해지는 것이 바람직하다.
이와 같이 하면 박막화된 막의 두께의 정밀도가 향상된다.
또, 이 경우, 유동성을 갖는 막을 박막화하는 공정은 화학기계연마법에 의해 행해지는 것이 바람직하다.
이와 같이 하면 막을 박막화하는 공정이 용이해진다.
본 발명에 관한 제 2 반도체장치의 제조방법은, 기판의 표면에 유동성을 갖는 절연물질을 공급하여 유동성을 갖는 절연막을 형성하는 공정과, 가압부재의 평탄한 가압면에 의해 유동성을 갖는 절연막을 기판에 가압하여 유동성을 갖는 절연막의 표면을 평탄화하는 공정과, 표면이 평탄화된 유동성을 갖는 절연막을 고화하는 공정과, 고화된 절연막에 대하여 선택적 에칭을 행하여 고화된 절연막에 오목부를 형성하는 공정과, 오목부에 금속재료를 매설하여 매설배선 또는 플러그를 형성하는 공정을 구비하고 있다.
제 2 반도체장치의 제조방법에 의하면, 글로벌단차를 갖지 않는 절연막을 형성할 수 있으므로, 리소그래피기술에 의해 절연막 상에 마스크패턴을 형성하는 공정에서, 단차에 기인하는 초점 심도마진의 저하를 억제할 수 있다. 이 때문에, 종래에 비해 가공마진(프로세스 윈도우)을 크게 증대할 수 있으므로, 정밀도가 높은 반도체장치를 제조할 수 있다.
제 2 반도체장치의 제조방법에서, 절연막은 유기막, 무기막, 유기무기혼성막, 광조형막, 감광성 수지막 또는 다공질막인 것이 바람직하다.
이와 같이 하면, 치밀하고 평탄성이 뛰어난 절연막을 형성할 수 있다.
제 2 반도체장치의 제조방법에서, 절연막의 비유전율은 약 4 이하인 것이 바람직하다.
이와 같이 하면, 배선간 용량을 저감할 수 있으므로, 반도체장치의 성능이 향상된다.
(제 1 실시형태)
이하, 제 1 실시형태에 관한 반도체장치의 제조방법에 대하여 도 1의 (a)∼(c) 및 도 2의 (a)∼(c)를 참조하여 설명한다.
우선, 도 1의 (a)에 나타내는 바와 같이, 반도체 웨이퍼로 이루어지는 기판(1)과 단차를 갖는 층(2)으로 이루어지는 단차기판(1, 2)의 표면에 유동성을 갖는 물질 예를 들어, 액체상태 또는 젤상태의 물질을 공급하여 유동성을 갖는 막(이하, 간단히 유동성 막이라 함)(3)을 형성한다.
유동성 막으로서는 유기막, 무기막, 유기무기혼성막(유기무기 하이브리드막), 광이 조사되면 경화되는 광조형막, 레지스트막 등의 감광성 수지막 및 직경이 수nm∼10nm 정도의 다수의 구멍(pore)을 막 내에 갖는 포러스막(다공질막) 등을 들 수 있다.
유동성 막(3)의 형성방법으로서는, 회전도포법, 미시적 분무법, 회전롤러법 등을 들 수 있고, 유동성 막(3)의 두께의 조정은 각각의 방법에 따라 다르지만, 유동성 막(3)의 형성방법을 선택함으로써 막두께는 조정할 수 있다. 한편, 유동성 막(3)의 형성방법의 상세한 내용에 대해서는 제 1 실시형태∼제 4 실시형태에서 상세히 설명한다.
기판(1)의 평면형상으로서는, 특별히 한정되지는 않고, 원형 또는 다각형 등 어떤 형상이어도 된다.
유동성 막(3)을 다층배선의 층간막으로서 이용하는 경우에는, 유동성을 갖는 물질로서는 절연성 물질을 이용하는 것이 바람직하다.
다음에, 도 1의 (b)에 나타내는 바와 같이, 평탄한 가압면을 갖는 가압부재(4)의 가압면을 유동성 막(3)의 표면과 대향시킨 후, 도 1의 (c)에 나타내는 바와 같이, 가압부재(4)에 대하여 기판방향의 압력을 가함으로써, 유동성 막(3)을 기판(1)에 가압하여 유동성 막(3)의 표면을 평탄화한다.
이 경우, 가압부재(4)의 가압면에 의해 가압되는 것만으로, 유동성 막(3)의 표면은 기판(1)의 전체면에 걸쳐 평탄화된다. 단, 가압부재(4)에 의한 가압을 중단하면 유동성 막(3)이 갖는 표면장력에 의해 유동성 막(3)은 에너지적으로 안정된 형상으로 변화된다.
그래서, 도 2의 (a)에 나타내는 바와 같이, 가압부재(4)에 의해 유동성 막(3)을 기판(1)에 대하여 가압한 상태에서 유동성 막(3)을 가열하여, 유동성 막(3)의 내부에서 화학반응을 생기게 하여 유동성 막(3)을 고화시킴으로써, 평탄한 표면을 갖는 고화된 막(이하, 간단히 고화막이라 함)(5)을 형성한다.
다음에, 가열을 종료한 후, 고화막(5)의 온도를 실온까지 내린 후, 도 2의 (b)에 나타내는 바와 같이, 가압부재(4)를 고화막(5)으로부터 이탈시키면, 도 2의 (c)에 나타내는 바와 같이, 단차기판(1, 2)의 표면에 평탄한 표면을 갖는 고화막(5)을 형성할 수 있다.
한편, 가압부재(4)의 평탄한 가압면이 소수성을 갖도록 가압면에 테프론코팅처리를 실시하거나 또는 실리콘 커플링재에 의한 표면처리를 실시하는 것이 바람직하다. 이와 같이 하면, 가압부재(4)를 고화막(5)으로부터 이탈시키기 쉽게 할 수 있으므로, 보다 결함이 적은 평탄한 고화막(5)을 형성할 수 있다.
도 3의 (a)는 종래의 반도체장치의 제조방법에 의해 얻어진 표면이 평탄한 시트필름형상의 막(103)의 단면형상을 나타내고, 도 3의 (b)는 제 1 실시형태에 관한 반도체장치의 제조방법에 의해 얻어진 표면이 평탄한 고화막(5)의 단면형상을 나타낸다.
종래의 방법에 의해 얻어진 시트필름형상의 막(103)에서는 A점에서의 막두께 h1과 B점에서의 막두께 h2와의 사이에는 h1> h2의 관계가 있다. 이것은 종래의 방법은 판(104)에 점착된 시트필름형상의 막(103)을 단차기판(101, 102)에 대하여 가열하면서 눌러 붙인 후 판(104)을 벗기기 때문에, 글로벌단차(h2-h1)가 발생할 뿐만 아니라 애스펙트비가 높은 오목부가 메워지지 않아 결여부(105)가 발생된다.
이에 대하여, 제 1 실시형태에 의해 얻어진 고화막(5)에서는 A점에서의 막두께 h3과 B점에서의 막두께 h4와의 사이에는 h3=h4의 관계가 있다. 이것은 제 1 실시형태는 단차기판(1, 2)의 표면에 유동성을 갖는 물질을 공급하여 유동성 막(3)을 형성한 후, 그 유동성 막(3)의 표면을 평탄화한 후 유동성 막(3)을 고화시켜 고화막(5)을 얻기 때문에, 글로벌단차가 발생하지 않는 동시에, 애스펙트비가 높은 오목부가 완전히 메워지므로 결여부가 형성되지 않는다.
이하, 유동성을 갖는 재료에 대하여 설명한다.
유기막을 형성하기 위한 유동성을 갖는 물질로서는 아릴에테르를 주골격으로하는 아로마틱폴리머를 들 수 있고, 구체적으로는, FLARE(Honeywell사 제조) 및 SiLK(Dow Chemical사 제조)를 들 수 있다.
무기막을 형성하기 위한 유동성을 갖는 물질로서는 HSQ(Hydrogen silsquioxane), 또는 유기 SOG 예를 들어, 알킬실록산폴리머를 들 수 있으며, HSQ의 구체예로서는 Fox(Dow Corning사 제조)를 들 수 있고, 유기 SOG의 구체예로서는 HSG-RZ25(히타치화성사 제조)를 들 수 있다.
유기무기혼성막을 형성하기 위한 유동성을 갖는 물질로서는 실록산 골격 중에 메틸기 등의 유기기를 포함하는 유기실록산을 들 수 있고, 구체적으로는 HOSP(Hybrid organic siloxane polymer : Honeywell사 제조)를 들 수 있다.
광조형막을 형성하기 위한 유동성을 갖는 물질로서는 PDGI(Poly dimethyl glutar imide)를 들 수 있고, 구체적으로는 SAL101(Shipley Far East사 제조)을 들 수 있다.
감광성 수지막을 형성하기 위한 유동성을 갖는 물질로서는 리소그래피기술에 이용되는 통상의 레지스트재료를 이용할 수 있다.
포러스막을 형성하기 위한 유동성을 갖는 물질로서는 구멍을 갖는 유기재료, 무기재료 및 유기무기혼성재료를 들 수 있고, 구멍을 갖는 유기재료의 구체예로서는 Porous FLARE(Honeywell사 제조)를 들 수 있으며, 구멍을 갖는 무기재료의 구체예로서는 HSQ(Hydrogen silsquioxane) 중에 구멍을 갖는 XLK(Dow Corning사 제조)를 들 수 있고, 구멍을 갖는 유기무기 혼성재료로서는 Nanoglass(Honeywell사 제조)를 들 수 있다.
이상의 재료를 이용하여 형성된 유동성 막(3)을 고화하여 얻어지는 고화막(5)을 다층배선의 층간절연막으로서 이용하면, 치밀하면서도 통상의 실리콘산화막(비유전율은 약 4 정도임)보다 낮은 유전율을 갖는 층간절연막을 얻을 수 있으므로, 100nm 이하의 미세가공이 실시된 반도체장치에 적합한 막을 실현할 수 있다. 특히, 포러스막을 이용하면 2 이하의 매우 낮은 유전율을 갖는 층간절연막을 실현할 수 있다.
또, 이상의 재료는 절연막을 형성하기 위한 재료였지만, 본 발명은 절연막에 한정되지 않고, 도전성을 갖는 폴리머막 또는 금속막의 형성방법으로서도 이용할 수 있다.
〈제 1 실시예〉
이하, 제 1 실시예에 관한 유동성 막의 형성방법 즉, 제 1 회전도포법에 대하여 도 4의 (a)∼(d)를 참조하여 설명한다.
우선, 도 4의 (a)에 나타내는 바와 같이, 회전 가능하게 설치된 스테이지(20) 상에 단차기판(21)을 진공흡착에 의해 유지한 후, 단차기판(21) 상에 유동성을 갖는 물질(23)을 적당량 적하한 후 스테이지(20)를 회전시키거나, 또는, 도 4의 (b)에 나타내는 바와 같이, 회전 가능하게 설치된 스테이지(20) 상에 단차기판(21)을 진공흡착에 의해 유지한 후, 스테이지(20) 나아가서는 단차기판(21)을 회전시키면서 적하노즐(24)로부터 단차기판(21) 상에 유동성을 갖는 물질을 공급한다.
이와 같이 하면, 도 4의 (c)에 나타내는 바와 같이, 단차기판(21) 상에 평탄한 표면을 갖는 유동성 막(22)이 형성된다. 도 4의 (d)는 도 4의 (c)에서의 일점쇄선 부분을 나타내고, 기판(1) 상에 형성된 단차를 갖는 층(2) 상에 평탄한 표면을 갖는 유동성 막(3)이 형성된다.
도 4의 (a)에 나타내는 방법 및 도 4의 (b)에 나타내는 방법 중 어떤 경우에도 유동성을 갖는 물질(23)의 점성과, 스테이지(20)의 회전속도를 최적화함으로써 상술한 가압부재(4)에 의해 유동성 막(22(3))의 표면을 평탄화하는 공정에 적합한 견고함을 갖는 유동성 막(22(3))을 얻을 수 있다.
제 1 실시예는 비교적 두꺼운 두께를 갖는 유동성 막(22(3))을 형성하는 경우에 적합하다.
〈제 2 실시예〉
이하, 제 2 실시예에 관한 유동성 막의 형성방법 즉, 제 2 회전도포법에 대하여 도 5의 (a)∼(c)를 참조하여 설명한다.
우선, 도 5의 (a)에 나타내는 바와 같이, 회전 가능하게 설치된 스테이지(20) 상에 단차기판(21)을 진공흡착에 의해 유지한 후, 스테이지(20) 나아가서는 단차기판(21)을 회전시키면서 분사노즐(25)의 분사구로부터 단차기판(21) 상에 유동성을 갖는 물질(26)을 샤워형상 또는 스프레이형상으로 공급한다.
소정량의 유동성을 갖는 물질(26)이 공급된 후에 스테이지(20)를 소정시간만큼 계속 회전시키면 도 5의 (b)에 나타내는 바와 같이, 단차기판(21) 상에 평탄한 표면을 갖는 유동성 막(22)이 형성된다. 도 5의 (c)는 도 5의 (b)에서의 일점쇄선 부분을 나타내고 있고, 기판(1) 상에 형성된 단차를 갖는 층(2) 상에 평탄한 표면을 갖는 유동성 막(3)이 형성된다.
제 2 실시예는 비교적 얇은 막두께를 갖는 유동성 막(22(3))을 형성하는 경우에 적합하다.
〈제 3 실시예〉
이하, 제 3 실시예에 관한 유동성 막의 형성방법 즉, 미시적 분무법에 대하여 도 6의 (a)∼(c)를 참조하여 설명한다.
우선, 도 6의 (a)에 나타내는 바와 같이, 2차원 직교좌표계의 직교하는 2방향 중 한쪽 방향 예를 들어, 도 6의 (a)에서의 좌우방향으로 단차기판(21)을 이동시키는 동시에, 직교하는 2방향 중 다른쪽 방향 예를 들어, 도 6의 (a)에서의 상하방향으로 적하노즐(27)을 이동시키면서, 적하노즐(27)로부터 단차기판(21) 상에 유동성을 갖는 물질(28)을 소정량씩 공급한다. 즉, 단차기판(21)을 도 6의 (a)에서의 좌측방향으로 소정량 이동한 후 정지시키는 동작을 반복하여 행하는 동시에, 단차기판(21)이 정지하고 있는 기간 내에서 적하노즐(27)을 도 6의 (a)에서의 상측방향 또는 하측방향으로 이동시키면서, 적하노즐(27)로부터 단차기판(21) 상에 유동성을 갖는 물질을 소정량씩 공급한다.
이와 같이 하면, 도 6의 (b)에 나타내는 바와 같이, 단차기판(21) 상에 평탄한 표면을 갖는 유동성 막(22)이 형성된다. 도 6의 (c)는 도 6의 (b)에서의 일점쇄선 부분을 나타내고 있고, 기판(1) 상에 형성된 단차를 갖는 층(2) 상에 평탄한 표면을 갖는 유동성 막(3)이 형성된다.
제 3 실시예에 의하면, 적하노즐(27)로부터 공급되는 유동성을 갖는 물질의양과, 적하노즐(27)의 이동속도를 조정함으로써, 유동성 막(22(3))의 두께를 얇은 막두께에서 두꺼운 막두께까지 제어할 수 있다.
또, 적하노즐(27)로부터 공급되는 유동성을 갖는 물질의 점도를 조정함으로써, 유동성 막(22(3))의 유동성의 정도를 변화시킬 수 있다.
또, 적하노즐(27)의 수를 조정함으로써, 처리속도를 제어할 수 있다.
〈제 4 실시예〉
이하, 제 4 실시예에 관한 유동성 막의 형성방법 즉, 회전롤러법에 대하여 도 7의 (a)∼(c)를 참조하여 설명한다.
도 7의 (a), (b)에 나타내는 바와 같이, 회전롤러(29)의 둘레면에 유동성을 갖는 물질(30)을 균일하게 부착시킨 상태에서, 회전롤러(29)를 단차기판(21)의 표면을 따라 회전이동시킨다.
이와 같이 하면, 유동성을 갖는 물질(30)이 단차기판(21)의 표면에 전착(轉着)되기 때문에, 도 7의 (b)에 나타내는 바와 같이, 단차기판(21) 상에 평탄한 표면을 갖는 유동성 막(22)이 형성된다. 도 7의 (c)는 도 7의 (b)에서의 일점쇄선 부분을 나타내고 있고, 기판(1) 상에 형성된 단차를 갖는 층(2) 상에 평탄한 표면을 갖는 유동성 막(3)이 형성된다.
제 4 실시예에 의하면, 회전롤러(29)와 단차기판(21)과의 간격 및 회전롤러(29)를 단차기판(21)으로 가압하는 힘을 조정함으로써, 유동성 막(22(3))의 두께를 제어할 수 있다.
또, 제 4 실시예는 유동성을 갖는 물질(30)이 점성이 높은 액체상태 또는 젤상태인 경우에 적합하다.
(제 2 실시형태)
이하, 제 2 실시형태에 관한 반도체장치의 제조방법에 대하여 도 8의 (a)∼(c) 및 도 9의 (a)∼(c)를 참조하여 설명한다.
제 2 실시형태는 제 1 실시형태에 의해 얻어지는 유동성 막의 둘레부를 선택적으로 제거하는 방법으로서, 제 1 방법은 유동성 막이 형성된 기판을 회전시키면서 유동성 막의 둘레부에 유동성 막을 용해시키는 용액을 공급하여 둘레부를 제거하는 것이며, 제 2 방법은 유동성 막의 둘레부에 광을 조사하여 그 둘레부를 개질한 후, 개질된 둘레부를 제거하는 것이다.
그런데, 제 1 실시형태에 의하면, 기판(1)의 전체면에 걸쳐 즉, 기판(1)의 둘레부까지 유동성 막(3)이 형성된다.
그런데, 기판(1)의 둘레부를 기계적으로 유지할 필요성이 생기는 경우가 있다.
제 2 실시형태는 이러한 문제점을 해결하기 위해 행해진 것으로서, 제 2 실시형태에 의하면, 유동성 막(3)의 둘레부를 선택적으로 제거하기 때문에, 기판(1)의 둘레부를 기계적으로 유지하기가 용이해진다.
이하, 유동성 막(22)의 둘레부를 선택적으로 제거하는 제 1 방법에 대하여 도 8의 (a)∼(c)를 참조하여 설명한다.
우선, 도 8의 (a)에 나타내는 바와 같이, 회전 가능하게 설치된 스테이지(20) 상에 유동성 막(22)이 형성되어 있는 단차기판(21)을 진공흡착한 후,스테이지(20)를 회전시켜 유동성 막(22)을 회전시키는 동시에, 제 1 노즐(31)로부터 박리액(33)을 유동성 막(22)의 둘레부에 공급하는 동시에, 제 2 노즐(32)로부터 박리액(34)을 단차기판(21)의 둘레부의 이면에 공급한다.
이와 같이 하면, 도 8의 (b)에 나타내는 바와 같이, 유동성 막(22)의 둘레부를 제거할 수 있는 동시에, 단차기판(21)의 이면둘레부에 부착된 유동성을 갖는 물질을 제거할 수 있다.
다음에, 스테이지(20)를 계속 회전시키는 한편, 박리액(33, 34)의 공급을 정지하여 유동성 막(22)을 건조시킨다.
한편, 제 1 방법은 유동성 막(22)의 표면이 평탄화되기 전에 행해도 되고, 평탄화된 후에 행해도 되지만, 유동성 막(22)이 고화하기 전에 행하는 것이 바람직하다.
제 1 방법은 스테이지(22) 나아가서는 유동성 막(22)을 회전하면서, 그 둘레부를 제거하므로, 평면형상이 원형 또는 각수가 많은 다각형인 단차기판(21)에 적합하다.
이하, 유동성 막(22)의 둘레부를 선택적으로 제거하는 제 2 방법에 대하여 도 9의 (a)∼(c)를 참조하여 설명한다.
우선, 도 9의 (a)에 나타내는 바와 같이, 회전 가능하게 설치된 스테이지(20) 상에 유동성 막(22)이 형성되어 있는 단차기판(21)을 진공흡착한 후, 스테이지(20)를 회전시켜 유동성 막(22)을 회전시키는 동시에, 광조사장치(35)로부터 광(36)을 유동성 막(22)의 둘레부에 조사하여, 유동성 막(22)의 둘레부(광조사부)에서 광화학반응을 일으켜 해당 둘레부를 개질한다. 이 경우의 광(36)으로서는 자외광 또는 자외광보다 파장이 짧은 광이 바람직하다.
다음에, 도 9의 (b)에 나타내는 바와 같이, 스테이지(20) 나아가서는 유동성 막(22)의 회전을 정지시킨 후, 유동성 막(22) 상에 전체면에 걸쳐 현상액 등의 용액(37)을 공급한다. 이와 같이 하면, 유동성 막(22)이 개질하고 있는 둘레부는 용액(37)에 용해되므로, 유동성 막(22)의 둘레부를 선택적으로 제거할 수 있다.
다음에, 도 9의 (c)에 나타내는 바와 같이, 스테이지(20) 나아가서는 유동성 막(22)을 다시 회전시켜, 유동성 막(22) 상에 잔존하고 있는 용액(37)을 원심력에 의해 외부로 제거한다. 이 경우, 용액(37)을 제거하면서 또는 제거한 후에, 유동성 막(22) 상에 린스액을 공급하여 잔존하고 있는 용액(37)을 제거하는 것이 바람직하다. 이와 같이 하면 둘레부가 선택적으로 제거된 유동성 막(22)을 얻을 수 있다.
또, 제 2 방법은 유동성 막(22)의 표면이 평탄화되기 전에 행해도 되고, 평탄화된 후에 행해도 되지만, 유동성 막(22)이 고화하기 전에 행하는 것이 바람직하다.
제 2 방법은 유동성 막(22)의 둘레부에 선택적으로 광(36)을 조사하므로, 평면형상이 원형 또는 각수가 많은 다각형인 단차기판(21) 뿐만 아니라, 삼각형 또는 사각형 등과 같이 각수가 적은 다각형의 단차기판(21)에도 적용할 수 있다.
(제 3 실시형태)
이하, 제 3 실시형태에 관한 반도체장치의 제조방법에 대하여 도 10의 (a), (b) 및 도 11의 (a), (b)를 참조하여 설명한다.
제 3 실시형태는 제 1 실시형태에 의해 얻어지는 유동성 막의 표면을 평탄화하기 위한 바람직한 방법으로서, 기판의 표면 또는 스테이지의 표면과 가압부재의 가압면과의 사이의 복수의 거리를 측정하는 동시에, 이들 복수의 거리가 같아지도록 유동성 막을 가압하는 것이다.
우선, 도 10의 (a)에 나타내는 바와 같이, 제 1 실시형태의 방법에 의해, 기판(51) 상에 유동성 막(52)을 형성한 후, 가압면에 복수의 거리센서(54)를 갖는 가압부재(53)를 이용하여 유동성 막(52)을 평탄화한다. 이 경우, 복수의 거리센서(54)에 의해 기판(51)의 표면 또는 기판(51)이 설치되는 스테이지(20)(도 4의 (c) 또는 도 5의 (b)를 참조, 단, 제 3 실시형태에서는 스테이지(20)의 외형치수를 기판(51)의 외형치수보다 크게 해 두는 것이 바람직하다)의 표면과 가압부재(53)의 가압면과의 사이의 복수의 거리를 측정하는 동시에, 복수의 거리가 같아지도록 가압부재(53)에 의해 유동성 막(52)을 가압하여 유동성 막(52)을 평탄화한다. 즉, 복수의 거리센서(54)에 의해 측정된 복수의 거리정보는 가압부재(53)를 가압하는 가압수단으로 피드백되어, 복수의 거리가 같아지도록 유동성 막(52)을 가압한다. 또, 피드백제어는 컴퓨터로 행하면 된다.
이하, 기판(51)의 표면과 가압부재(53)의 가압면과의 사이의 복수의 거리를 측정하는 방법에 대하여 도 10의 (b)를 참조하여 설명한다.
도 10의 (b)에서, a, b, c, ····, q는 거리센서(54)가 배치되는 위치를 나타낸다. 거리센서(54)의 위치 a∼q는 가압부재(53)의 기구에 따라 최적화하는 것이 바람직하고, 기판(51)의 표면 또는 기판(51)이 설치되는 스테이지의 표면과 유동성 막(52)의 표면과의 거리를 효율적으로 계측할 수 있는 위치에 설정하면 된다. 예를 들어, 센서위치 a∼i는 기판(51)의 표면과 유동성 막(52)의 표면과의 거리를 측정하는 데에 적합하고, 센서위치 j∼q는 기판(51)이 설치되는 스테이지의 표면과 유동성 막(52)의 표면과의 거리를 측정하는 데에 적합하다.
따라서, 센서위치 a∼i의 거리센서(54)만을 이용하여 기판(51)의 표면과 유동성 막(52)의 표면과의 거리만을 측정해도 되며, 센서위치 j∼q의 거리센서(54)만을 이용하여 기판(51)이 설치되는 스테이지의 표면과 유동성 막(52)의 표면과의 거리만을 측정해도 되고, 센서위치 a∼q의 거리센서(54)만을 이용하여 기판(51)의 표면과 유동성 막(52)의 표면과의 거리 및 기판(51)이 설치되는 스테이지의 표면과 유동성 막(52)의 표면과의 거리를 측정해도 된다.
또, 가압부재(54)의 가압면의 요철을 미세조정할 수 있는 경우에는, 센서위치 a∼i의 거리센서(54)를 이용하여 기판(51)의 표면과 유동성 막(52)의 표면과의 거리를 조정한 후, 센서위치 a∼i의 거리센서(54)를 이용하여 기판(51)의 표면과 유동성 막(52)의 표면과의 거리를 조정해도 된다. 이와 같이 하면, 보다 정밀도가 높은 평탄화를 실현할 수 있다. 또, 거리센서(54)의 수 및 위치는 요구되는 평탄성의 정도에 따라 최적화하면 된다.
그런데, 제 1 실시형태에 의하면, 유동성 막(3)의 표면의 기판 표면으로부터의 거리를 같게 하는 것은 중요하지만 용이하지는 않다. 즉, 제 1 실시형태에 의하면, 기판(1)의 표면과 가압부재(4)의 가압면과의 거리가 균일하게 되도록 미리 설정해 둠으로써, 유동성 막(3)의 표면의 기판 표면으로부터의 거리를 균일하게 할수 있지만, 이 방법에 의하면, 소정기간마다 즉, 소정수의 유동성 막(3)의 표면을 평탄화할 때마다 기판(1)의 표면과 가압부재(4)의 가압면과의 거리가 균일하게 되도록 설정해야 한다.
그런데, 제 3 실시형태에 의하면, 유동성 막(3)의 표면의 기판 표면으로부터의 거리를 항상 같게 할 수 있으므로, 소정기간마다 기판(1)의 표면과 가압부재(4)의 가압면과의 거리를 균일하게 하는 작업을 생략할 수 있다.
또, 기판(1)의 표면과 가압부재(4)의 가압면과의 거리를 균일하게 조정하는 공정은 가압부재(4)에 의해 유동성 막(3)을 가압하는 처리의 전, 도중 또는 후 중 언제 행해도 된다.
도 11의 (a)는 가압부재(4)의 가압면과 기판(1)의 표면과의 거리가 불균일하게 된 경우의 유동성 막(3)의 단면상태를 나타내고, 도 11의 (b)는 가압부재(4)의 가압면과 기판(1)의 표면과의 거리가 균일하게 유지된 경우의 유동성 막(3)의 단면상태를 나타낸다.
도 11의 (a)와 (b)의 대비에서 알 수 있는 바와 같이, 가압부재(4)의 가압면과 기판(1)의 표면과의 거리를 균일하게 유지한 상태에서 유동성 막(3)을 가압하면 유동성 막(3)의 기판(1)의 표면으로부터의 거리가 균일하게 된 상태에서 유동성 막(3)의 표면을 평탄화할 수 있다.
(제 4 실시형태)
이하, 제 4 실시형태에 관한 반도체장치의 제조방법에 대하여 도 12의 (a), (b)를 참조하여 설명한다.
제 1 실시형태에서는 도 2의 (a)에 나타내는 바와 같이, 유동성 막(3)을 가열함으로써 유동성 막(3)을 고화시켜 평탄한 표면을 갖는 고화막(5)을 얻었지만, 제 4 실시형태는 유동성 막(3)에 광을 조사함으로써 유동성 막(3)을 고화시켜 평탄한 표면을 갖는 고화막(5)을 얻는 방법이다.
도 12의 (a)에 나타내는 바와 같이, 광을 투과하는 재료 예를 들어, 석영으로 이루어지는 가압부재(4)에 의해 유동성 막(3)을 기판(1)에 가압하여 유동성 막(3)의 표면을 평탄화한 상태에서, 유동성 막(3)에 압력을 가하는 동시에 광을 조사한다. 이 경우, 조사하는 광으로서는, 광화학반응에 의해 유동성 막(3)을 고화하는 경우에는 자외광 또는 자외광보다 파장이 짧은 광을 이용하고, 열화학반응에 의해 유동성 막(3)을 고화하는 경우에는 적외광을 이용하는 것이 바람직하다. 이들 광은 연속광 또는 펄스광을 이용해도 된다. 특히, 유동성 막(3)에만 작용시켜 기판(1)으로의 작용을 저감하는 경우에는 펄스광이 적합하다.
이와 같이 하면, 유동성 막(3)은 광화학반응 또는 열화학반응에 의해 고화하여, 도 12의 (b)에 나타내는 바와 같이 고화막(5)을 얻을 수 있다.
광화학반응에 의해 유동성 막(3)을 고화하는 방법은 광조형막 예를 들어, 리소그래피기술에서 이용하는 포토레지스트와 같은 감광성 수지막 등에 적합하고, 열화학반응에 의해 유동성 막(3)을 고화하는 방법은 유기막, 무기막, 유기무기혼성막 등에 적합하다.
(제 5 실시형태)
이하, 제 5 실시형태에 관한 반도체장치의 제조방법에 대하여 도 13의 (a),(b)를 참조하여 설명한다.
제 4 실시형태에서는 유동성 막(3)에 광을 조사하여 유동성 막(3)을 고화시켰지만, 제 5 실시형태는 유동성 막(3)에 광을 조사하는 동시에, 유동성 막(3)을 가열하여 유동성 막(3)을 고화하는 방법이다.
도 13의 (a)에 나타내는 바와 같이, 광을 투과하는 재료 예를 들어, 석영으로 이루어지는 가압부재(4)에 의해 유동성 막(3)을 기판(1)에 가압하여 유동성 막(3)의 표면을 평탄화한 상태에서, 유동성 막(3)에 압력을 가하면서 광을 조사하는 동시에, 유동성 막(3)을 가열한다. 이 경우에도, 조사하는 광으로서는, 광화학반응에 의해 유동성 막(3)을 고화하는 경우에는 자외광 또는 자외광보다도 파장이 짧은 광을 이용하고, 열화학반응에 의해 유동성 막(3)을 고화하는 경우에는 적외광을 이용하는 것이 바람직하다.
이와 같이 하면, 유동성 막(3)은 광화학반응 또는 열화학반응에 의해 고화하여, 도 13의 (b)에 나타내는 바와 같이 고화막(5)을 얻을 수 있다.
광화학반응에 의해 유동성 막(3)을 고화하는 방법은 광조형막 예를 들어, 리소그래피기술에서 이용하는 포토레지스트와 같은 감광성 수지막 등에 적합하고, 열화학반응에 의해 유동성 막(3)을 고화하는 방법은 유기막, 무기막, 유기무기혼성막 등에 적합하다.
또, 유동성 막(3)에 광을 조사하는 공정과 유동성 막(3)을 가열하는 공정 중 어떤 공정을 먼저 행할 것인지에 대해서는 유동성 막(3)을 구성하는 유동성을 갖는 재료의 특성에 따라 결정되는 것이 바람직하다.
(제 6 실시형태)
이하, 제 6 실시형태의 제 1 실시예에 관한 반도체장치의 제조방법에 대하여 도 14의 (a), (b)를 참조하여 설명한다.
제 4 실시형태에서는 유동성 막(3)에 광을 조사하여 유동성 막(3)을 고화시켰지만, 제 6 실시형태의 제 1 실시예는 유동성 막(3)을 기판측으로부터 냉각하면서 광을 조사하는 방법이다.
도 14의 (a)에 나타내는 바와 같이, 광을 투과하는 재료 예를 들어, 석영으로 이루어지는 가압부재(4)에 의해 유동성 막(3)을 기판(1)에 가압하여 유동성 막(3)의 표면을 평탄화한 상태에서, 유동성 막(3)에 압력을 가하는 동시에, 유동성 막(3)을 기판측으로부터 냉각하면서 유동성 막(3)의 표면에 광을 조사한다. 이 경우에도 조사하는 광으로서는, 광화학반응에 의해 유동성 막(3)을 고화하는 경우에는 자외광 또는 자외광보다 파장이 짧은 광을 이용하고, 열화학반응에 의해 유동성 막(3)을 고화하는 경우에는 적외광을 이용하는 것이 바람직하다.
이와 같이 하면, 유동성 막(3)은 기판측으로부터 냉각되고 있지만, 유동성 막(3)은 광화학반응 또는 열화학반응에 의해 고화하여, 도 14의 (b)에 나타내는 바와 같이 고화막(5)을 얻을 수 있다.
제 6 실시형태의 제 1 실시예는 유동성 막(3)이 압력에 의해 유동하기 쉬운 경우에 적합하고, 유동성 막(3)을 기판측으로부터 냉각한 상태에서 광을 조사함으로써, 유동성 막(3)이 유동하는 것을 억제하면서 유동성 막(3)을 고화시킬 수 있다.
이하, 제 6 실시형태의 제 2 실시예에 관한 반도체장치의 제조방법에 대하여 도 15의 (a), (b)를 참조하여 설명한다.
제 1 실시예에서는 유동성 막(3)을 기판측으로부터 냉각하면서 광을 조사하여 유동성 막(3)을 고화시켰지만, 제 2 실시예는 유동성 막(3)을 냉각하여 임시로 고화시켜 놓고 나서 광을 조사하는 방법이다.
우선, 도 15의 (a)에 나타내는 바와 같이, 광을 투과하는 재료 예를 들어, 석영으로 이루어지는 가압부재(4)에 의해 유동성 막(3)을 기판(1)에 가압하여 유동성 막(3)의 표면을 평탄화한 상태에서, 유동성 막(3)에 압력을 가하는 동시에, 유동성 막(3)을 기판측으로부터 냉각하여 유동성 막(3)을 임시로 고화시킨다.
다음에, 도 15의 (b)에 나타내는 바와 같이, 유동성 막(3)에 계속 압력을 가하는 한편, 유동성 막(3)에 대한 냉각을 정지한 상태에서, 유동성 막(3)에 광을 조사한다. 이 경우에도 조사하는 광으로서는, 광화학반응에 의해 유동성 막(3)을 고화하는 경우에는 자외광 또는 자외광보다도 파장이 짧은 광을 이용하고, 열화학반응에 의해 유동성 막(3)을 고화하는 경우에는 적외광을 이용하는 것이 바람직하다. 열화학반응을 이용하는 경우에는, 유동성 막(3)에 급속히 열을 가하는 래피드 서멀(rapid thermal) 열처리(RTA)가 바람직하다.
이와 같이 하면, 유동성 막(3)은 광화학반응 또는 열화학반응에 의해 고화하여, 도 15의 (b)에 나타내는 바와 같이 고화막(5)을 얻을 수 있다.
제 2 실시예는 유동성 막(3)이 작은 압력으로도 유동하는 경우 등에 적합하고, 유동성 막(3)을 기판측으로부터 냉각하여 임시로 고화시켜 놓고 나서 광을 조사함으로써, 유동성 막(3)이 유동하는 것을 억제하면서 유동성 막(3)을 고화시킬 수 있다.
또, 제 2 실시예는 유동성 막(3)을 임시로 고화시켜 놓고 나서 광을 조사하여 고화시키는 방법이므로, 가압부재(4)를 제거하고 나서 광을 조사할 수 있으므로 가압부재(4)는 투명하지 않아도 된다.
또, 제 1, 제 4 및 제 5 실시형태 및 제 6 실시형태의 제 1 실시예에서의 가열을 제 6 실시형태의 제 2 실시예와 같이 래피드 서멀 열처리에 의해 행해도 되는 것은 물론이다.
(제 7 실시형태)
이하, 제 7 실시형태에 관한 반도체장치의 제조방법에 대하여 도 16의 (a), (b)를 참조하여 설명한다.
제 7 실시형태는 제 1 실시형태에 의해 얻어지는 고화막을 박막화하는 방법이다.
도 16의 (a)에 나타내는 바와 같이, 제 1 실시형태와 마찬가지로 하여, 평탄한 표면을 갖는 고화막(5)을 형성한 후, 해당 고화막(5)에 대하여 플라즈마 에칭 또는 화학기계연마(CMP : Chemical Mechanical Polishing)법을 실시함으로써, 도 16의 (b)에 나타내는 바와 같이, 고화막(5)의 표면부를 제거하여 고화막(5)을 박막화한다.
플라즈마 에칭을 이용하는 경우는, 에칭가스로서는 예를 들어, CF4가스 또는 CHF3가스와 같이 프레온을 포함하는 가스, 프레온을 포함하는 가스와 산소가스의 혼합가스 또는 암모니아가스 등을 이용할 수 있고, 균일성이 뛰어난 막두께조정이 가능하다.
제 7 실시형태에 의하면, 원하는 두께보다 두꺼운 두께를 갖는 고화막(5)을 형성해 놓고 나서, 박막화처리에 의해 고화막(5)을 소정의 두께로 조정할 수 있으므로, 보다 안정되고 프로세스 윈도우가 넓은 프로세스를 제공할 수 있다.
(제 8 실시형태)
이하, 제 8 실시형태에 관한 반도체장치의 제조방법에 대하여 도 17의 (a)∼(c), 도 18의 (a)∼(d) 및 도 19의 (a)∼(d)를 참조하여 설명한다.
우선, 도 17의 (a)에 나타내는 바와 같이, 반도체기판(61) 상에 하층의 층간절연막(62)을 형성한 후, 도시는 생략하고 있지만, 하층의 층간절연막(62)에 플러그를 형성한 후, 하층의 층간절연막(62) 상에 금속배선(60)을 형성한다.
다음에, 도 17의 (b)에 나타내는 바와 같이, 제 1 실시형태와 마찬가지로, 회전도포법, 미시적 분무법 또는 회전롤러법 등에 의해 반도체기판(61) 상에 전체면에 걸쳐 액체상태 또는 젤상태의 유동성을 갖는 절연성 물질을 공급하여 유동성 절연막(63)을 형성한다. 유동성 절연막(63)의 두께로서는 적당히 설정할 수 있다.
유동성 절연막(63)으로서는, 제 1 실시형태에서 설명한 바와 같은 절연막 즉, 유기막, 무기막, 유기무기혼성막 또는 포러스막 등을 이용할 수 있어, 치밀하면서 통상의 실리콘산화막보다 낮은 유전율을 갖는 절연막을 얻을 수 있으므로,100nm 이하의 미세가공이 실시된 반도체장치에 적합한 막을 실현할 수 있다. 특히, 포러스막을 이용하면 2 이하의 매우 낮은 유전율을 갖는 절연막을 실현할 수 있다.
다음에, 도 17의 (c)에 나타내는 바와 같이, 평탄한 가압면을 갖는 가압부재(64)를 유동성 막(63)의 표면에 접촉시킨 후, 도 18의 (a)에 나타내는 바와 같이, 가압부재(64)에 압력을 가하여 유동성 절연막(63)의 표면을 평탄화한다. 즉, 유동성 절연막(63)의 반도체기판(61)의 표면으로부터의 높이를 전체에 걸쳐 균일하게 한다.
다음에, 도 18의 (b)에 나타내는 바와 같이, 반도체기판(61) 나아가서는 유동성 절연막(63)을 가열하여 절연성 물질에 열화학반응을 일으키게 함으로써, 유동성 절연막(63)을 고화시켜, 평탄화된 상층의 층간절연막(65)을 형성한다.
다음에, 가열을 정지하여 반도체기판(61)을 실온까지 내린 후, 도 18의 (c)에 나타내는 바와 같이, 가압부재(64)를 상층의 층간절연막(65)으로부터 이탈시켜, 도 18의 (d)에 나타내는 바와 같이, 평탄화된 상층의 층간절연막(65)을 노출시킨다.
다음에, 도 19의 (a)에 나타내는 바와 같이, 주지의 리소그래피기술을 이용하여 상층의 층간절연막(65) 상에 레지스트패턴 또는 하드마스크로 이루어지고, 개구부를 갖는 마스크패턴(66)을 형성한 후, 상층의 층간절연막(65)에 대하여 마스크패턴(66)을 마스크로 하여 드라이에칭을 행하고, 도 19의 (b)에 나타내는 바와 같이 상층의 층간절연막(65)에 플러그용 개구부(67)를 형성한다.
다음에, 마스크패턴(66)을 제거한 후, 도 19의 (c)에 나타내는 바와 같이,상층의 층간절연막(65) 상에 전체면에 걸쳐 금속막(68)을 플러그용 개구부(67)가 충전되도록 퇴적한 후, CMP법에 의해 금속막(68)에서의 상층의 층간절연막(65) 상에 존재하는 불필요한 부분을 제거하고, 금속막(68)으로 이루어지는 접속플러그(69)를 형성한다.
또, 상층의 층간절연막(65)에 플러그용 개구부(67) 대신에 배선용 홈을 형성해도 된다. 이와 같이 하면, 상층의 층간절연막(65)에는 접속플러그(69) 대신에 매설배선이 형성된다.
도시는 생략하고 있지만, 상술한 각 공정을 반복하면 각 층에 평탄한 상층의 층간절연막(65)을 갖는 다층배선구조를 형성할 수 있다.
제 8 실시형태에 의하면, 글로벌단차를 갖지 않는 상층의 층간절연막(65)을 형성할 수 있으므로, 리소그래피기술에 의해 상층의 층간절연막(65) 상에 마스크패턴(66)을 형성하는 공정에서, 단차에 기인하는 초점 심도마진의 저하를 억제할 수 있다. 이 때문에, 종래에 비해 가공마진(프로세스 윈도우)을 크게 증대할 수 있으므로, 정밀도가 높은 반도체장치를 제조할 수 있다.
또, 본 발명은 접속플러그와 매설배선을 동시에 형성하는 듀얼다마신법에 적용할 수 있는 것은 물론이다.
제 1 반도체장치의 제조방법에 의하면, 글로벌단차가 발생하지 않는 동시에, 애스펙트비가 높은 오목부가 완전히 메워져 결여부가 형성되지 않는 막을 실현할 수 있다.
제 2 반도체장치의 제조방법에 의하면, 글로벌단차를 갖지 않는 절연막을 형성할 수 있으므로, 리소그래피기술에 의해 절연막 상에 마스크패턴을 형성하는 공정에서, 단차에 기인하는 초점 심도마진의 저하를 억제할 수 있다. 이 때문에, 종래에 비해 가공마진(프로세스 윈도우)을 크게 증대할 수 있으므로, 정밀도가 높은 반도체장치를 제조할 수 있다.

Claims (25)

  1. 기판의 표면에 유동성을 갖는 물질을 공급하여 유동성을 갖는 막을 형성하는 막형성공정과,
    가압부재의 평탄한 가압면에 의해 상기 유동성을 갖는 막을 상기 기판에 가압하여, 상기 유동성을 갖는 막의 표면을 평탄화하는 평탄화공정과,
    표면이 평탄화된 상기 유동성을 갖는 막을 고화하는 고화공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1항에 있어서,
    상기 가압부재의 가압면은 소수성을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1항에 있어서,
    상기 유동성을 갖는 물질은 절연성 물질인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1항에 있어서,
    상기 유동성을 갖는 물질은 액체상태 또는 젤상태인 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 1항에 있어서,
    상기 막형성공정은 상기 기판을 회전시키면서 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 1항에 있어서,
    상기 막형성공정은 상기 유동성을 갖는 물질이 공급된 상기 기판을 회전시키는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 1항에 있어서,
    상기 막형성공정은 상기 기판을 회전시키면서 상기 유동성을 갖는 물질을 샤워형상 또는 스프레이형상으로 공급함으로써 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제 1항에 있어서,
    상기 막형성공정은 미세한 분사구를 갖는 노즐과 상기 기판을 평면방향으로 상대이동시키면서, 상기 유동성을 갖는 물질을 상기 분사구로부터 상기 기판의 표면에 공급함으로써 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제 1항에 있어서,
    상기 막형성공정은 롤러의 표면에 부착된 상기 유동성을 갖는 물질을 상기 롤러를 회전하면서 상기 기판의 표면에 공급함으로써 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제 1항에 있어서,
    상기 막형성공정보다 후에 상기 유동성을 갖는 막의 둘레부를 선택적으로 제거하는 공정을 추가로 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제 10항에 있어서,
    상기 유동성을 갖는 막의 둘레부를 제거하는 공정은 상기 기판을 회전시키면서 상기 유동성을 갖는 막의 둘레부에 상기 유동성을 갖는 물질을 용해시키는 용액을 공급함으로써 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제 10항에 있어서,
    상기 유동성을 갖는 막의 둘레부를 제거하는 공정은 상기 유동성을 갖는 막의 둘레부에 광을 조사하여 상기 둘레부를 개질한 후, 개질된 상기 둘레부를 제거함으로써 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제 1항에 있어서,
    상기 평탄화공정은 상기 기판의 표면과 상기 가압면과의 사이의 복수의 거리를 측정하는 동시에, 상기 복수의 거리가 같아지도록 상기 가압면에 의해 상기 유동성을 갖는 막을 가압하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제 1항에 있어서,
    상기 평탄화공정은 상기 기판이 설치되어 있는 스테이지의 표면과 상기 가압면과의 사이의 복수의 거리를 측정하는 동시에, 상기 복수의 거리가 같아지도록 상기 가압면에 의해 상기 유동성을 갖는 막을 가압하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제 13항 또는 제 14항에 있어서,
    상기 복수의 거리를 측정하는 공정은 측정부위에서의 단위면적당 정전용량을 계측함으로써 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제 1항에 있어서,
    상기 고화공정은 상기 평탄화공정에서 상기 가압면에 의해 상기 유동성을 갖는 막을 가압한 상태에서, 상기 유동성을 갖는 막을 가열함으로써 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제 1항에 있어서,
    상기 고화공정은 상기 평탄화공정에서 상기 가압면에 의해 상기 유동성을 갖는 막을 가압한 상태에서, 상기 유동성을 갖는 막에 광을 조사함으로써 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제 17항에 있어서,
    상기 유동성을 갖는 막에 광을 조사하는 공정은 상기 유동성을 갖는 막을 냉각하면서 행해지거나 또는 상기 유동성을 갖는 막을 냉각에 의해 임시로 고화시킨 후에 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  19. 제 1항에 있어서,
    상기 고화공정은 상기 평탄화공정에서 상기 가압면에 의해 상기 유동성을 갖는 막을 가압한 상태에서, 상기 유동성을 갖는 막에 광을 조사하는 동시에, 상기 유동성을 갖는 막을 가열함으로써 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  20. 제 1항에 있어서,
    상기 고화공정 후에 상기 유동성을 갖는 막을 전체에 걸쳐 박막화하는 공정을 추가로 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  21. 제 19항에 있어서,
    상기 유동성을 갖는 막을 박막화하는 공정은 플라즈마 에칭법에 의해 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  22. 제 19항에 있어서,
    상기 유동성을 갖는 막을 박막화하는 공정은 화학기계연마법에 의해 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  23. 기판의 표면에 유동성을 갖는 절연물질을 공급하여 유동성을 갖는 절연막을 형성하는 공정과,
    가압부재의 평탄한 가압면에 의해 상기 유동성을 갖는 절연막을 상기 기판에 가압하여 상기 유동성을 갖는 절연막의 표면을 평탄화하는 공정과,
    표면이 평탄화된 상기 유동성을 갖는 절연막을 고화하는 공정과,
    고화된 상기 절연막에 대하여 선택적 에칭을 행하여, 고화된 상기 절연막에 오목부를 형성하는 공정과,
    상기 오목부에 금속재료를 매설하여, 매설배선 또는 플러그를 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  24. 제 23항에 있어서,
    상기 절연막은 유기막, 무기막, 유기무기혼성막, 광조형막, 감광성 수지막 또는 다공질막인 것을 특징으로 하는 반도체장치의 제조방법.
  25. 제 23항에 있어서,
    상기 절연막의 비유전율은 약 4 이하인 것을 특징으로 하는 반도체장치의 제조방법.
KR10-2003-7006715A 2000-11-17 2001-10-09 반도체장치의 제조방법 KR20030051844A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00350934 2000-11-17
JP2000350934A JP3927768B2 (ja) 2000-11-17 2000-11-17 半導体装置の製造方法
PCT/JP2001/008840 WO2002041381A1 (fr) 2000-11-17 2001-10-09 Procede d'elaboration d'un dispositif semi-conducteur

Publications (1)

Publication Number Publication Date
KR20030051844A true KR20030051844A (ko) 2003-06-25

Family

ID=18824078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7006715A KR20030051844A (ko) 2000-11-17 2001-10-09 반도체장치의 제조방법

Country Status (7)

Country Link
US (2) US7273820B2 (ko)
EP (1) EP1341224A4 (ko)
JP (1) JP3927768B2 (ko)
KR (1) KR20030051844A (ko)
CN (1) CN1210771C (ko)
TW (1) TW517285B (ko)
WO (1) WO2002041381A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101535403B1 (ko) * 2013-11-19 2015-07-10 주식회사 네패스 반도체 패키지 제조방법
KR20150130920A (ko) * 2014-05-14 2015-11-24 도쿄엘렉트론가부시키가이샤 피에칭층을 에칭하는 방법
KR20220049930A (ko) * 2020-10-15 2022-04-22 (주)휴넷플러스 유체 가압을 이용한 반도체 집적소자의 평탄화 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004166963A (ja) * 2002-11-20 2004-06-17 Aruze Corp 遊技機
TW200503167A (en) 2003-06-20 2005-01-16 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
TW200504928A (en) * 2003-06-20 2005-02-01 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
TW200507175A (en) * 2003-06-20 2005-02-16 Matsushita Electric Ind Co Ltd Pattern forming method, and manufacturing method for semiconductor device
JP2006066637A (ja) * 2004-08-26 2006-03-09 Murata Mfg Co Ltd セラミック多層基板の製造方法およびそれに用いられる押し型
US20060211237A1 (en) 2005-03-21 2006-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for planarizing gap-filling material
JP2008140786A (ja) * 2005-03-28 2008-06-19 Pioneer Electronic Corp ゲート絶縁膜、有機トランジスタ、有機ｅｌ表示装置の製造方法、ディスプレイ
JP4531661B2 (ja) * 2005-08-26 2010-08-25 東京エレクトロン株式会社 基板の処理方法及び基板の処理装置
JP4950771B2 (ja) * 2007-01-19 2012-06-13 東京エレクトロン株式会社 塗布処理方法、プログラム及びコンピュータ記憶媒体
KR100862008B1 (ko) 2007-06-04 2008-10-07 삼성전기주식회사 인쇄회로기판의 제조방법
CN101477305B (zh) * 2008-01-03 2012-10-10 鸿富锦精密工业（深圳）有限公司 用于压印制程的模仁制造方法
TWI411875B (zh) * 2008-01-04 2013-10-11 Hon Hai Prec Ind Co Ltd 用於壓印製程之模仁製造方法
JP4754595B2 (ja) * 2008-03-05 2011-08-24 大日本スクリーン製造株式会社 薄膜形成装置および方法
US8434229B2 (en) * 2010-11-24 2013-05-07 Canon Kabushiki Kaisha Liquid ejection head manufacturing method
JP6542141B2 (ja) * 2016-03-08 2019-07-10 東芝メモリ株式会社 パターン形成方法
JP7175620B2 (ja) * 2018-03-30 2022-11-21 キヤノン株式会社 型を用いて基板上の組成物を成形する成形装置、成形方法、および物品の製造方法
JP7119617B2 (ja) * 2018-06-15 2022-08-17 東京エレクトロン株式会社 塗布膜形成方法及び塗布膜形成装置
KR102353946B1 (ko) * 2020-02-25 2022-01-20 주식회사 나노바이오시스템 치주조직 재생 유도제 및 이의 제조장치와 제조방법
CN113725079A (zh) * 2021-08-11 2021-11-30 长江存储科技有限责任公司 基体的表面处理方法、预处理衬底以及存储器的制作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6245045A (ja) * 1985-08-22 1987-02-27 Nec Corp 半導体装置の製造方法
US5254143A (en) * 1990-07-09 1993-10-19 Dainippon Ink And Chemical, Inc. Diaphragm for gas-liquid contact, gas-liquid contact apparatus and process for producing liquid containing gas dissolved therein
JP3111794B2 (ja) * 1993-07-20 2000-11-27 富士電機株式会社 半導体装置およびその製造方法ならびに製造装置
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US5434107A (en) * 1994-01-28 1995-07-18 Texas Instruments Incorporated Method for planarization
DE69515140T2 (de) 1994-05-18 2000-08-31 At & T Corp Planarisierung in der Herstellung von Anordnungen
US5679610A (en) * 1994-12-15 1997-10-21 Kabushiki Kaisha Toshiba Method of planarizing a semiconductor workpiece surface
JPH09213791A (ja) * 1996-02-01 1997-08-15 Sumitomo Chem Co Ltd 半導体装置の製造方法及び半導体装置
JP3492880B2 (ja) 1996-04-16 2004-02-03 日本電信電話株式会社 薄膜形成方法
JP3512596B2 (ja) * 1996-07-04 2004-03-29 シャープ株式会社 旋光光学素子およびその製造方法と、それを用いた画像表示装置
JP3428829B2 (ja) * 1996-08-27 2003-07-22 キヤノン株式会社 位置合わせ方法及びそれを用いた投影露光装置
JPH1085641A (ja) * 1996-09-10 1998-04-07 Toshiba Microelectron Corp 液体塗布方法および液体塗布装置
JP3504092B2 (ja) 1996-11-19 2004-03-08 大日本スクリーン製造株式会社 塗布液塗布方法
EP0862202A1 (en) 1997-02-27 1998-09-02 Nec Corporation Method for making a semiconductor device with a planarizing SOG layer and apparatus used in the same method
JPH10247647A (ja) * 1997-03-04 1998-09-14 Sony Corp 基板面の平坦化方法及び平坦化装置
US6124215A (en) * 1997-10-06 2000-09-26 Chartered Semiconductor Manufacturing Ltd. Apparatus and method for planarization of spin-on materials
US6248168B1 (en) 1997-12-15 2001-06-19 Tokyo Electron Limited Spin coating apparatus including aging unit and solvent replacement unit
JPH11274297A (ja) * 1998-03-24 1999-10-08 Sharp Corp 多層配線層の形成方法及び多層配線層
JP2000294627A (ja) * 1999-04-09 2000-10-20 Seiko Epson Corp 半導体装置の製造方法
MXPA02002594A (es) 1999-09-09 2002-08-30 Allied Signal Inc Aparato y metodo mejorados para la planarizacion de circuitos integrados.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101535403B1 (ko) * 2013-11-19 2015-07-10 주식회사 네패스 반도체 패키지 제조방법
KR20150130920A (ko) * 2014-05-14 2015-11-24 도쿄엘렉트론가부시키가이샤 피에칭층을 에칭하는 방법
KR20220049930A (ko) * 2020-10-15 2022-04-22 (주)휴넷플러스 유체 가압을 이용한 반도체 집적소자의 평탄화 방법

Also Published As

Publication number Publication date
EP1341224A1 (en) 2003-09-03
EP1341224A4 (en) 2005-01-26
JP3927768B2 (ja) 2007-06-13
US20070202666A1 (en) 2007-08-30
WO2002041381A1 (fr) 2002-05-23
CN1210771C (zh) 2005-07-13
US7273820B2 (en) 2007-09-25
TW517285B (en) 2003-01-11
JP2002158221A (ja) 2002-05-31
US20040029363A1 (en) 2004-02-12
CN1475029A (zh) 2004-02-11

Similar Documents

Publication Publication Date Title
KR20030051844A (ko) 반도체장치의 제조방법
JP4789620B2 (ja) パターン形成方法及び半導体装置の製造方法
US8603846B2 (en) Processing for overcoming extreme topography
JP2005532576A (ja) 多層リソグラフィープロセスに関する新規な平坦化方法
US7790598B2 (en) System, apparatus, and method for advanced solder bumping
US20050164494A1 (en) Method for forming semiconductor device
CN111868920A (zh) 用于半导体器件封装制造工艺的平坦化
CN102349131A (zh) 大面积可溶解模板光刻
JP5443103B2 (ja) パターン形成方法
KR20060017575A (ko) 반도체장치의 제조방법
KR100601474B1 (ko) 임프린트법을 이용한 고분해능 인쇄회로기판의 제조방법
CN100501510C (zh) 基板结构及薄膜图案层的制造方法
JPH0927495A (ja) 半導体装置の製造方法および半導体製造装置
Atthi et al. Improvement of photoresist film coverage on high topology surface with spray coating technique
JP4471336B2 (ja) 多孔質膜を備えた基板の製造方法
US20050191860A1 (en) Method for forming semiconductor device
JPH0697068A (ja) 平坦化方法
JP2006032496A (ja) 反射防止膜の形成方法及び塗膜形成装置
KR20020088507A (ko) 평탄판을 이용한 소자 평탄화 방법
KR20080010537A (ko) 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050806

Effective date: 20061121