CN1387676A - 用于集成电路平面化的改进装置和方法 - Google Patents

用于集成电路平面化的改进装置和方法 Download PDF

Info

Publication number
CN1387676A
CN1387676A CN00815367A CN00815367A CN1387676A CN 1387676 A CN1387676 A CN 1387676A CN 00815367 A CN00815367 A CN 00815367A CN 00815367 A CN00815367 A CN 00815367A CN 1387676 A CN1387676 A CN 1387676A
Authority
CN
China
Prior art keywords
compression
tool
complanation
coating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00815367A
Other languages
English (en)
Inventor
D·H·恩迪斯
D·L·托维里
J·A·莱维特
J·S·德拉格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
AlliedSignal Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/392,413 external-priority patent/US6589889B2/en
Application filed by AlliedSignal Inc filed Critical AlliedSignal Inc
Publication of CN1387676A publication Critical patent/CN1387676A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

提供了将基片上的电介质膜平面化或形成图案的装置。该装置包括压机,后者将接触压力施加于以可操作方式连接的压缩工具上。压缩工具有平面型或带图案的工作表面。还提供了用于调节位置,定时和调节由压缩工具施加于电介质膜上的力的控制器。还提供了承载体,它带有任选的工件夹具以便在与压缩工具接触过程中支持基片和电介质膜。也提供了使用该装置的方法,以及平面化和/或形成图案的电介质膜。

Description

用于集成电路平面化的改进装置和方法
本发明的领域
本发明涉及半导体器件，包括集成电路(“IC”)器件。更特别地，它涉及将图案平印和/或压花印到含有硅石电介质涂料(尤其纳米微孔硅石电介质涂料)的半导体器件表面上的方法和装置，以及涉及由这些方法和装置生产的半导体器件。
本发明的背景
用于半导体器件的制造的方法几乎一定不变地产生明显偏离平面构型的表面。随着更大规模的集成电路成为趋势，这一问题预计会增加。例如，集成电路的生产典型地要求在半导体基片上顺序形成多个层。这些层中的许多是通过每一个这样的层的特殊区域的选择性沉积或选择性清除来形成布线图案的。众所周知的是，与下层中的平面条件的小偏差随着半导体和电路形体结构的多个附加层的添加变得更突出。非平面基片表面能够引起许多问题，这不利地影响成品的产率。例如，层间电解质厚度的差异能够导致：无法打开通路，对底下层材料的差粘合性，梯度覆盖度，金属层中所不希望有的弯曲或混乱，以及光学平版印刷术的“聚焦深度”问题。
为了有效地制造出互联的多重层，有必要在多步骤工艺中将某些层的表面实施全局性(大范围)平印。平印可以使微电子器件层的外形结构变平滑或平整，为的是将越来越复杂的集成电路适宜地形成图案。使用光学或其它平板印刷技术产生的IC形体结构要求区域和全局的电介质平面化，其中平板印刷聚焦深度是极其有限的，即在0.35μm和0.35μm以下。这里使用的术语“局部平面化”是指一种状态，其中在0到约5线性微米的距离上该膜是平面的或平整的。“区域平面化”是指一种状态，其中在约5到约50线性微米的距离上该膜是平面的或平整的。“全局平面化”是指一种状态，其中在约50到约1000线性微米的距离上该膜是平面的或平整的。没有充分的区域和全局的平面化，聚焦深度的缺乏表明它本身是有限的平板印刷处理窗口。
一种以前使用的平面化方法是回蚀刻技术。在该工艺中，材料(即平面化用材料)被沉积在表面上，沉积的方式适合于形成相对没有外形结构形体(topography)的表面。如果该器件层和覆盖材料层具有大约相同的蚀刻速率，则蚀刻进行通过平面化用材料并深入到器件层中，平面化用层的表面构型相应转换到该器件材料表面。虽然这一技术对于要求中等平面化程度的一些应用是足够的，但目前的平面化材料和沉积平面化用材料的目前方法常常不足以为要求多的应用(如在亚微米器件制造中)提供所必要的平面型表面。平面化程度被定义为在器件表面上外形结构的深度ht和在覆盖材料表面上高点和低点之间的垂直距离hd之间的差值除以在器件表面上外形结构的深度ht： h t - h d h t
平面化程度(按百分比)是 h t - h d h t × 100
通常，对于典型的器件构型，使用回蚀刻技术的平面化没有超过大约55％，由以上对于宽度大于300微米的形体结构所述的方法来计算。由这一技术获得的低度平面化归因于在平面化用材料中平面性的缺少。因此，对于宽度大于300微米和深度大于0.5微米的延长缝隙型形体结构而言，回蚀刻技术的有用性受到限制。
US专利No.5,736,424(全文引入本文供参考)描述了通过在回蚀刻工艺中增加压制步骤，使基片如半导体材料的表面平面化的方法。在这一参考文献中，在需要平面化的基片表面上的可固化粘性聚合物涂层上压印出光学平面，随后让涂层发生聚合。选择该聚合物以使它与需要平面化的该表面以同样的速率进行刻蚀，该聚合物涂层被蚀刻到该基片，其由该工艺平面化。尽管要求了改进的平面化，显然，用更平整表面开始回蚀刻，需要增加的工序和复杂性。另外，这一参考文献无法提供将涂有纳米微孔电介质膜的基片平面化的解决方法，因为就它们的性质而言，此类低密度膜不能与底下的基片以相同速率蚀刻。
化学机械抛光(CMP)是另一已知方法，该方法已经在现有技术中有效地将电介质层的整个表面进行全局平面化。依据这一方法，粒状化学组合物或淤浆被施加于抛光片(pad)上并用于抛光表面，直至达到所需的平面度为止。CMP能够快速地除去抬高的外形结构形体特征，而不显著削去平整区域。然而，CMP需要高度的工艺可控性以达到所需结果。
由有机聚合物如聚亚芳基醚和/或氟化聚亚芳基醚聚合物形成的电介质膜已经通过对部分固化膜施加CMP处理，随后进行最终的固化而实现平面化，这已在共同拥有的US专利序列号09/023,415(1998年2月13日提出申请)中有描述，它的公开内容全部引入本文供参考。然而，这一文献没有公开如何将基片表面上的硅型纳米微孔电介质材料实施平面化。
此外，这些先前方法不足以在基片表面的不同区域上提供局部的平面化，或不足以将其它类型的外形结构压花印到基片表面的特定部分上。这在向着更大集成的表面器件的发展要求在单个基片的不同部分上有多重平面型表面、通路、沟等时尤为重要。
另外，随着IC形体尺寸接近0.25微米和0.25微米以下，对于互联RC延迟、功率消耗和信号串馈(cross-talk)的问题变得越来越难于解决。用于层间电介质(ILD)和金属间电介质(IMD)应用的低介电常数材料的集成有助于解决这些问题。一种类型的此类低介电常数材料是从硅石即硅型材料制得的纳米微孔膜。当空气(介电常数为1)被引入到具有纳米标度孔隙结构的合适硅石材料中时，具有较低介电常数(“k”)例如3.8或3.8以下的电介质膜能够在适合于制造集成电路的基片如硅晶片上制备。
现有技术中还需要在潜在微电子器件或集成电路的表面形成布线图案。若干此类方法是已知的，并且包括照相平版印刷术，电子束刻蚀法，和X射线刻蚀法。对于电子束刻蚀法，电子束以光栅状穿过制品的表面而产生图案。这是进度缓慢而昂贵的工艺。形成图案的其它先前方法包括微接触印刷的方法和装置，它需要复杂的控制机构以保持印刷头与介质表面平行，如在US专利No.5,947,027中所公开的那样。由于′027专利描述的装置和方法的复杂性，在本技术领域中仍然需要在基片的电介质膜的表面上形成图案的可靠和经济的方法。
鉴于这些原因，在本技术领域中仍然需要对在基片上电介质膜(包括硅石型电介质膜)实施平面化和/或形成图案的改进方法和装置。特别需要将图案平印和/或压花印到纳米微孔硅石电介质膜上的方法和装置。
本发明的概述
为了解决上述问题和提供其它改进，本发明提供了有效将聚合物膜上平面化或形成图案的表面进行压花的新型方法。利用本发明的方法和装置来压花的膜优选包括适合用于微电子装置，如集成电路中的电介质膜。更优选，需要处理的该膜是具有例如典型地在约1.5到约3.8范围内的低介电常数(“k”)的纳米微孔硅石电介质膜。本发明还包括由这些方法生产的组合物。在一个优选实施方案中，此类组合物包括膜，它所具有的表面与平面的外形结构偏离不超过0.35微米，并且具有至少55％或55％以上的平面化程度。
纳米微孔硅石膜能够通过使用溶剂组合物和硅型电介质前体的混合物来制造，该前体例如是适合用作旋涂在玻璃上(“SOG”)的材料的一种液体材料，它利用普通的旋涂、浸涂等方法，和/或通过化学蒸汽淀积和相关方法被沉积在硅片上，如以上所详细提及的。该硅石前体通过化学和/或加热方法来聚合，直至形成凝胶为止。通过溶剂交换，加热，电子束，离子束，紫外线辐射，电离辐射和/或其它类似方法来进一步处理将导致施涂膜的固化和硬化。
在该工艺过程中的适当时刻，施涂膜与平面化物体接触，现有技术中已知为压缩工具(compression tool)。这是例如具有平整表面的物体，或适合该目的的其它类型的表面。该平面化物体和膜利用足以有效压平该膜的表面的力量来实施接触，之后将平面化物体与电介质膜从接触状态分开，接着可以进行任何剩余的工艺步骤来生产硬化的纳米微孔电介质硅石膜。在某些任选的实施方案中，凝胶化或老化步骤可以跳过，平面型的表面或图案可以转移到电介质膜，然后，在与平面化工具的工作面接触过程中或之后，进行热固化。
用于将电介质膜平印在基片上或将电介质膜在基片上形成图案的装置广义地包括：
(a)对平面化物体施加接触压力的压机，即压缩工具，
(b)具有平面型或带图案的工作面的压缩工具，其中压缩工具以可操作方式连接到压机，
(c)用于调节位置、计时和施加于电介质膜的力量的控制器，
(d)在该电介质膜被压缩工具接触时该基片的载体。
应用该压缩工具的压机可以是任何合适的现有技术中已知的机械、水力或气动式加压装置，例如冲压机(arbor press)，液压机，气动压力机，移动十字头压机以及它们的变型和/或组合。
该载体是在压缩过程将基片固定在位的任何合适的装置，并且任选地包括工件夹具，如真空卡盘(chuck)，或机械夹具或其它定位器，用于维护该基片的定位和排列。
该压缩工具是，即平面化物体，并能够是任何合适的现有技术中已知的器件，例如光学平面，具有平面型工作面的物体，具有带图案的工作面的物体，具有一种工作面的圆柱体，该工作面在该圆柱体滚压在电介质膜上时将为电介质膜实施压花印，以及它们的结合物。当然，此类压缩工具具有工作面，该工作面能够将平面型或带图案的印记转移到需要压印的膜上。
在一个优选实施方案中，该压缩工具被构造成具有至少一个通气孔以便将蒸汽或气体输送至压缩工具压缩的工作表面或从该工作表面输送出来。例如，通气孔优选包括在压缩工具的工作面上的至少一个通孔，以使通气孔经由该压缩工具连接于导管，以便从压印的膜中除去蒸汽或气体和/或在压印过程中让该膜与气相或蒸气相试剂接触。当除去蒸汽或气体时，该管路连接于大气或连接于气体或蒸汽收集系统。在一个优选的变化形式中，该管路可以任选连接到加压气体或空气源，为的是将气流引导至压缩工具的工作面，有利于从压印膜上分离开该压缩工具。
在进一步优选的实施方案中，通气孔是这样一种系统，它包括在压缩工具的工作表面上开通并完全贯通该压缩工具的一个或多个通气入口，它以可操作方式连接于沿着该压缩工具的工作面走向的一个或多个通气通路(purge channels)，后者以可操作的方式连接于通气入口。至于以上所述的通气孔和管路，该通气入口任选以可操作方式连接于气体或蒸汽收集系统和/或压缩气体源。
在另一优选实施方案中，该载体包括使用任何合适的顺应材料形成的柔顺性载体(compliant support)。简单地举例，此类柔顺性载体可以从可压缩的聚合物，可压缩的共聚物，粘性材料，填充了压力调节的液压用液体的聚合物气囊，以及它们的联用所形成。该工件夹具可以任选包括真空卡盘以在压缩过程中保持该基片在固定位置。
本发明还包括将基片上的电介质膜平面化或形成图案的方法，包括以下步骤：
(a)将电介质膜前体施涂于基片上；
(b)在权利要求1中的装置中将该电介质膜平面化或形成图案；
(c)在步骤(b)之前、过程中或之后将电介质膜凝胶化；
(d)固化该电介质膜。
本发明进一步包括在基片上的电介质膜，它通过以上所述的方法和/或装置来平面化或形成图案。进一步，本发明包括利用一种方法所形成的在基片上的基本上平面化的纳米微孔电介质硅石敷层，该方法包括：将包括硅型前体的组合物施涂于基片上而在该基片上形成涂层，然后进行以下步骤：
(a)任选将所施涂的涂层进行凝胶化或老化，
(b)让该涂层与平面化物体即压缩工具接触，
用足够的压力将物体的印痕转移到涂层上，
(c)将平面化涂层与该平面化物体分开，
(d)固化该平面化涂层；
其中步骤(a)-(d)是按照选自以下的顺序进行
(a)，(b)，(c)和(d)；
(a)，(d)，(b)和(c)；
(b)，(a)，(d)和(c)；
(b)，(a)，(c)和(d)；和
(b)，(c)，(a)和(d)。
应该指出的是，当以上工艺应用于纳米微孔硅石电介质膜时，步骤(b)是用足够的压力来进行，以便将物体的印痕转移到涂层上，基本上不会损害纳米标度孔隙的形成，而该孔隙是在膜中达到预期的低介电常数所需要的。
附图的简述
图1说明了处在压缩工具(即平面化物体)和柔顺性载体之间的基片上电介质膜涂层，其中该压缩工具装备有通气进口。
图2说明处在压缩工具和柔顺性载体之间的基片上电介质膜涂层，其中基片和膜具有凸面和压缩工具的定位应使得在膜的中心上实现初始接触。
图3说明了具有刻线(scribe lines)的单个口模和在与该基片内刻线匹配的压机和压缩工具通气通路中的通气通路之间的关系。
图4说明了在通气入口结构和在基片和压缩工具中用于从加压的电介质膜中除去蒸汽或气体的通气通路之间的操作关系。
图5说明该蒸汽、气体等经由通气通路的注射。
图6说明了一排压缩工具，该工具的尺寸比基片小，使得可以将复式图形或平面型区域压印到在单个基片的不同部分上的电介质涂层上。
图7说明了放置在冲压机内的本发明装置的一个实施方案。
优选实施方案的详细说明
因此，提供了将有用的外形结构平印和压花印到基片和器件上的电介质膜涂层上的方法和装置，连同由本发明方法制造的器件。
为了更好地认识本发明的范围，应该理解的是，除非当使用术语“硅石”时具体提及“SiO2”官能团，否则，这里例如针对纳米微孔电介质膜所使用的术语“硅石”是指由本发明方法从有机或无机玻璃基体材料(例如含有一种或多种硅型电介质前体的任何合适的起始原料)制备的电介质膜。也应该理解的是，这里单数术语的使用没有限制意义，如果合适的话，也包括复数，例如本发明的举例性质的工艺可以描述为施涂到和形成“膜”，但是如果需要，还希望由所描述的、举例的和作为权利来要求的工艺方法来制备多重膜。
另外，该术语“老化”是指在沉积之后在基片上的合并的硅石型前体组合物的凝胶化或聚合，例如由于接触到水和/或酸类或碱催化剂而诱发。凝胶化任选适用于所选择的前体以形成发泡的(即纳米微孔的)电介质膜，和/或无细孔的电介质膜。凝胶化可以通过上述交联方法和/或溶剂的蒸发来实现。
该术语“固化”是指在凝胶之后膜的硬化和干燥，典型地通过加热，虽然任何其它的现有技术领域中已知的固化形式也可以使用，例如施加电子束、紫外线辐射等形式的能量。
该术语“剂”在这里应认为是与术语“试剂”是同义的，除非另有说明。
进一步，虽然这里提供的叙述一般描述了用于制备图案及将图案平印或压印到发泡的电介质材料如例举的纳米微孔硅石膜上的方法和装置，但是，所属技术领域中的技术人员容易认识到，这里提供的方法和组合物任选适用于其它基片表面，和可以使用其它平面化材料，包括例如无细孔的硅石电介质膜和有机聚合物型电介质膜。
另外，当在这里使用时，该术语“平整”或“平面的”是等同，除非另有说明。当对于由本发明方法生产的电介质膜来使用这些术语时，需要表明该膜具有所需的平面化程度。
如果没有任何相反的指示，这里对于“平面化物体”和/或“平面化表面”或“压缩工具”的引用希望包括带有任何有用的外形结构的物体或表面，其中包括简单的位面(plane)，一组两个或更多个平面区域和/或需要压花印或压印在纳米微孔电介质硅石膜上的任何其它合适图案。
另外，任何合适的现有技术领域中已知的物体可用作平面化物体或压缩工具，以便为塑料或有延展性的电介质膜表面压花印或压印出外形图案(即包括一个或多个平面型印痕)。平面化物体可以具有至少一个平整表面，如光学平整面等，或具有接触面，后者在其维数中的一个上是弯曲的，包括鼓，辊，或更复杂的弯曲表面。因此，对于具有曲面的平面化物体，可以认识到的是，在该曲面和需要处理的表面之间的接触将利用滚动或旋转运动来实现。另外，可以理解的是，平面化物体典型地引入到任何现有技术领域中已知的压机或辊装置中，以便提供为进行本发明的压缩步骤所需要的机械力。
大致上说，在施涂的电介质膜的老化和/或固化之前、过程中或之后，基片涂层可以与平面化物体接触。只不过是要求所施涂的膜或涂层具有足够的塑性或易挠性以接受平面性压印，而不损害或防止所需特征结构(当该特征结构是所希望的时)，例如硅石电介质膜的纳米标度孔隙结构的形成。
也可以认识到的是，由本发明提供的平面化方法和装置可以任选地提供具有密封的膜表面的纳米微孔电介质硅石膜，它能够提供相对于非平面化膜而言，改进机械性能(例如提高内聚强度、模量或粘合性)方面的附加益处，以及任选地排除了后硬化表面改性以增强表面疏水性性质的需要。
A.制备电介质膜的方法
电介质膜，例如间(interlevel)电介质涂层，是从通过任何现有技术领域中已知的方法施涂于基片上的合适前体制备的，这些方法包括旋涂，浸涂，刷涂，辊涂，喷雾和/或通过化学蒸汽淀积。该前体可以是有机聚合物前体，硅型前体和/或它们的混合物。该涂层然后经过处理而获得所需类型和稠度的电介质涂层，其中该处理步骤经选择使之适合于所选择的前体和所需要的最终产品。
典型地，硅型电介质膜，包括纳米微孔硅石电介质膜在内，是从合适的硅型电介质前体，例如掺混了一种或多种溶剂和/或其它组分的旋涂在玻璃上(S.O.G)的材料制备的。电介质前体通过任何在现有技术领域中已知的方法施涂于需要平面化的基片上，这些方法例如包括但不限于，浸涂，刷涂，辊涂，喷雾和/或通过化学蒸汽淀积。在施涂基体材料以形成电介质膜之前，基片表面任选通过标准的、现有技术领域中已知的清洗方法为涂敷作准备。
在前体被施涂于基片表面上之后，有涂层的表面与平面化物体(例如压缩工具形式)接触，接触的时间和压力可有效将所需图案转移到在基片表面上的电介质涂层或膜上。
优选地，物体的接触面还制造或涂有非粘性的防粘材料例如TeflonTM或其功能等同物。它可以是防粘材料的可揭去膜或片形式。另外，该防粘材料可以作为防粘涂层直接提供在压缩工具工作面上。防粘材料或涂层可以包括任何在现有技术领域中已知的材料，例如，碳氟化合物，烃，或其它有机和/或无机材料，它们是液体或固体。
任选地，该防粘材料是选择性可渗透的，例如，由GortexTM组成或包括GortexTM，并能够让蒸气相试剂、溶解的气体、反应产物气体和/或溶剂通入或离开被压缩的表面。理想的是，此类选择性渗透膜能够防止在平面化表面上或内部形成气泡人工产品。此类选择性可渗透的非粘性表面还可以任选用一种材料代替或用该材料作底涂，该材料要求经过选择来吸收和/或吸附气体或蒸汽(它们可能导致在压制表面上形成所不希望的气泡)。在另一种供选择的形式中，压缩工具的接触面引入了一个或多个开口或通路以便可以排出任何过量的蒸汽或气体以及防粘材料处在压缩工具的工作面上。
一旦经过处理的电介质膜的表面获得所需形状，该压缩工具和任何非粘性防粘材料然后从电介质膜上分开，虽然在某些实施方案中任选的非粘性防粘材料可以留在基片涂层上达到一段附加的时间，以便有更多时间进行老化或凝胶化，进一步进行膜加工和/或在进一步加工步骤中保护该新近平面化的表面。
当该防粘材料是在压缩工具工作面上的涂层时，该防粘涂层可以任选被溶解或另外加以中和，使得更容易将该压缩工具与该平面化膜分开。在一个优选的实施方案中，该防粘材料可以是在中和时蒸发的材料。从中和的涂层中膨胀跑出的蒸汽可以协助推动该压缩工具从该平面化膜上分离。适合于这一目的的可蒸发的防粘材料包括，简单地举例，聚氧化烯或PAO，分子量在约500到约5000范围内。这些类型的聚合物可以在其熔化状态(～100℃熔点)或与溶剂(如水或醇)一起以均匀薄膜形式旋转涂敷到平面化物体的工作面上。该PAO在室温下希望是固体，以便在平面化时有硬的接触表面。在形成或凝胶化或两种情况之后，PAO可以熔化以防粘，或进一步加热(＞100℃)以进行蒸发或热分解而形成了可以将各部分分开的蒸汽。优选的聚氧化烯聚合物包括，简单地举例，聚氧化乙烯和/或聚乙二醇或PEG，在同样的通用分子量范围内。
对于能够挥发的防粘材料的另一变型是联合使用在室温下正常呈固体形式的材料，如能够与低-中等重量的二醇或醇配混和在室温下仍然保持为固体化合物的PEG。该二醇组分然后可以容易地蒸发，使得平面化平整面与电介质膜之间容易松脱。普通的石油来源的蜡也具有同样的性质和可以发挥相同的功能。
电介质膜的前体
合适的电介质前体的例子广泛地包括单体，单体混合物，低聚物和低聚物混合物，它们可以通过采用或施加试剂、热量、辐射等，和/或它们的各种在现有技术领域中已知的组合形式，经过固化反应而固化。合适的材料的其它例子包括固体材料，如聚合物熔体，它们通过加热可以软化，然后通过冷却可以再固化。
电介质膜的有机型前体
任选用来通过使用本发明的方法和装置形成平面化或压花的层间电介质膜的有机聚合物前体是众所周知的并包括，简单地举例而言，正如在例如US专利号4,113,550，4,218,283和4,436,583中所述的聚酰亚胺前体，所有这些文献以其全部内容引入本文供参考。优选的有机电介质前体包括，简单地举例，在醚结构部分的至少一半中含有乙烯基苄基结构部分的低聚物酚-二醛缩合产物的醚，如在共同拥有的US专利号4,908,096中所述(该专利以其全部内容被引入本文供参考)。其它优选的有机聚合物包括氟化和非氟化聚合物，尤其可从HoneywellInternational Inc.以商品名FLARETM商购的氟化和非氟化聚(芳基醚)，以及它们的共聚物混合物。聚合物组分优选以组合物的约10wt％-约30wt％的量存在。更优选的范围是组合物的约15wt％-约30wt％和最优选是约17wt％-约25wt％。
环氧树脂是适合用于本发明方法中的电介质前体的附加例子。合适环氧树脂的一个例子是环氧线型酚醛清漆431(DEN-431)，它通过商业途径从Dow Chemical Co获得。未固化的树脂在100℃的温度下具有约100cp的粘度。该树脂是在酸催化剂存在下在约100℃的温度下固化。合适的酸催化剂的例子是光致生酸剂六氟锑酸三苯基锍盐。
电介质膜的硅型前体
优选的硅型电介质前体包括有机硅烷，其中包括，例如，根据通式I的烷氧基硅烷，正如在例如共同拥有的US序列号09/054,262(1998年4月3日提出)中所述，它的公开内容全部引入供参考。                  通式I
在一个实施方案中，通式I是烷氧基硅烷，其中R基团中的至少2个独立地是C1-C4烷氧基，和剩余者，如果有的话，独立地是选自氢，烷基，苯基，卤素，取代苯基。对于本发明的目的，术语烷氧基包括任何其它有机基，它可以在接近室温的温度下通过水解从硅上容易地分裂下来。R基团可以是羟基亚乙基氧基(ethylene glycoxy)或羟基亚丙基氧基等，但优选全部四个R基团都是甲氧基，乙氧基，丙氧基或丁氧基。
最优选的烷氧基硅烷非排他地包括四乙氧基甲硅烷(TEOS)和四甲氧基硅烷。正如以下所举例，部分水解的和部分缩合的流体烷氧基硅烷组合物都能够使用。这样的前体可以作为NanoglassTM K 2.2(Honeywell International Inc.，Advanced Micoelectronic Materials)商购。
在另一个供选择的实例中，例如，尤其当前体通过化学蒸汽淀积法施涂于基片上时，例如按照共同拥有的专利申请序列号09/111,083(1998年7月7日提出，以其全部内容引入本文供参考)，该前体也可以是由通式I表述的烷基烷氧基硅烷，但例外的是，R基团中的至少2个独立地是C1-C4烷基烷氧基，其中烷基结构部分是C1-C4烷基和烷氧基结构部分是C1-C6烷氧基，或醚-烷氧基；和剩余者，如果有的话，独立地选自氢，烷基，苯基，卤素，取代苯基。在一个优选的实例中，各R是甲氧基，乙氧基或丙氧基。在另一优选实例中，至少两个R基团是烷基烷氧基，其中烷基结构部分是C1-C4烷基和烷氧基结构部分是C1-C6烷氧基。在蒸气相前体的另一优选实例中，至少两个R基团是通式(C1-C6烷氧基)n的醚-烷氧基，其中n是2到6。
以上提及的申请序号09/111,083也教导了用于化学蒸汽淀积的优选的硅石前体，它包括例如烷氧基硅烷类如四乙氧基硅烷，四丙氧基硅烷，四异丙氧基硅烷，四(甲氧基乙氧基)硅烷，四(甲氧基乙氧基乙氧基)硅烷(它们具有四个可以水解的基团和然后缩合得到硅石)，烷基烷氧基硅烷类，如甲基三乙氧基硅烷，芳基烷氧基硅烷如苯基三乙氧基硅烷和前体，如三乙氧基硅烷(它为膜提供SiH官能团)。四(甲氧基乙氧基乙氧基)硅烷，四(乙氧基乙氧基)硅烷，四(丁氧基乙氧基乙氧基)硅烷，四(2-乙基乙氧基)硅烷，四(甲氧基乙氧基)硅烷，和四(甲氧基丙氧基)硅烷对于本发明来说是特别有用的。另外，这些物质的部分水解，缩合或聚合的衍生物可以用于本发明中。可用于本发明的其它前体可以包括通过受热或暴露于光来交联的前体。一般而言，该前体可以在室温下是气体，液体或固体。
在其它优选的实例中，硅型电介质前体也能够选自一种或多种附加聚合物，如共同拥有的US序列号60/098,515(1998年8月31日申请，以其全部内容被引入供参考)所教导的，它们包括但不限于，倍半硅氧烷聚合物，具有通式[(HSiO1.5)xOy]n的氢硅氧烷，具有通式(HSiO1.5)n的氢倍半硅氧烷，和具有通式[(HSiO1.5)xOy(RSiO1.5)z]n，[(HSiO1.5)x(RSiO1.5)y]n和[(HSiO1.5)xOy(RSiO1.5)z]n的氢有机基硅氧烷。在这些聚合物通式的每一个中，x是大约6到约20，y是1到约3，z是大约6到约20，n是在1到约4,000范围内，和各R独立地是H，C1-C8烷基或C6-C12芳基。重均分子量可以是在约1,000到约220,000范围内。在优选的实例中，n是在约100到约800的范围内，得到了约5,000到约45,000的分子量。更优选地，n是在约250-约650范围内，得到约14,000到约36,000的分子量。因此，有用的硅型聚合物非排他地包括氢硅氧烷，氢倍半硅氧烷，氢甲基硅氧烷，氢乙基硅氧烷，氢丙基硅氧烷，氢丁基硅氧烷，氢叔丁基硅氧烷，氢苯基硅氧烷，氢甲基倍半硅氧烷，氢乙基倍半硅氧烷，氢丙基倍半硅氧烷，氢丁基倍半硅氧烷，氢叔丁基倍半硅氧烷和氢苯基倍半硅氧烷和它们的混合物，以及多得无法例举的其它物质。
在其它优选的实例中，正如共同拥有的US序列号60/098,068(1998年8月27日申请，以全部内容引入供参考)所教导的，该硅石前体也可以通过在将反应产物施涂于基片上之前让某些多官能硅烷试剂反应来形成。例如，这些前体是通过多官能的，例如，三官能化硅烷前体，与四官能化硅烷前体反应，然后将反应产物沉积在基片上来形成的。
所希望的多官能的烷氧基硅烷是选自具有下式的一组物质：
           An-SiHm                     通式II其中各A独立地是烷氧基(O-R)，其中R是独立地选自烷基和芳基的有机结构部分，和其中n是1-3的整数；m是1-3的整数以及m和n的总和是4。
用于本发明方法中的四官能烷氧基硅烷优选具有下式
           A4-Si                       通式III其中各A独立地是烷氧基(O-R)和R是独立地选自烷基和芳基的有机结构部分，
在本发明的再一方面，以上所述的烷氧基硅烷化合物可以全部或部分地被具有乙酰氧基和/或卤素型离去基团的化合物所代替。例如，前体化合物可以是乙酰氧基(CH3-CO-O-)，如乙酰氧基-硅烷化合物和/或卤代化合物，例如，卤化硅烷化合物和/或它们的混合物。对于卤代前体，卤素是例如Cl，Br，I和在某些方面将任选地包括F。
用于形成电介质膜的低有机基含量烷氧基硅烷包括以下通式IV-VII的那些，其中含碳取代基以低于约40mol％的量存在。
[H-SiO1.5]n[R-SiO1.5]m，                         通式IV
[H0.4-1.0SiO1.5-1.8]n[R0.4-1.0-SiO1.5-1.8]m，        通式V
[H0-1.0-SiO1.5-2.0]n[R-SiO1.5]m，                  通式VI
[H-SiO1.5]x[R-SiO1.5]y[SiO2]z，                 通式VII其中n和m的总和，或x、y和z的总和是约8-约5000，以及选择m和y以使得含碳取代基以低于约40mol％的量存在。R选自取代和未取代的直链和支化烷基，环烷基，取代和未取代的芳基，和它们的混合物。含碳取代基的特定mol％是起始物质的量的比率的函数。在优选的实例中，含碳取代基的mol％是在约15mol％-约25mol％范围内。这些聚合物更完全地描述在US专利申请序号09/044,831(1998年3月20日申请，被引入本文供参考)中。合适的低有机基含量聚合物前体可以以LOSPTM(Honeywell International Inc.，加利福尼亚州SantaClara)商购。
用于形成电介质膜的高有机基含量烷氧基硅烷包括其中含碳取代基以约40mol％或40mol％以上的量存在的那些通式的化合物。这些聚合物更完全地描述在共同拥有的US专利申请序号09/044,798(1998年3月20日申请，被引入本文供参考)中。这些化合物具有通式VIII-X：
[HSiO1.5]n[RSiO1.5]m，                        通式VIII
[H0.4-1.0SiO1.5-1.8]n[R0.4-1.0SiO1.5-1.8]m，      通式IX
[H0-1.0SiO1.5-2.0]n[RSiO1.5]m，                通式X其中n和m的总和是约8-约5000和选择m以使得含碳取代基以约40mol％或更高的量存在；和
[HSiO1.5]x[RSiO1.5]y[SiO2]z；    通式XI其中x、y和z的总和是约8-约5000和选择y以使得含碳取代基以约40mol％或更高的量存在；和其中R选自取代和未取代的直链和支化的烷基，环烷基，取代和未被取代的芳基，和它们的混合物。含碳取代基的特定mol％是起始物质量的比率的函数。合适的高有机基含量聚合物前体可以以HOSPTM(Honeywell International Inc.，加利福尼亚州Santa Clara)商购。
结构式IV-XI的聚合物可通过如下来制备：将至少一种有机基三卤硅烷和氢三卤硅烷的溶液加以混合形成混合物；将混合物与包括非极性溶剂和极性溶剂的双相溶剂掺混；向双相溶剂和三卤硅烷混合物中添加催化剂，因此提供双相反应混合物；让双相反应混合物进行反应生产有机基氢硅氧烷；从双相溶剂体系的非极性部分中回收有机基氢硅氧烷。有关这些聚合物的制备的附加信息由共同拥有的US专利申请序号09/328,648(1999年6月9日申请)提供，该文献的公开内容全部引入本文供参考。
通常对于上述基础原料或电介质膜前体，聚合物组分优选以组合物的约10％到约50wt％的量存在。更优选的范围是组合物的约15％到约30wt％和最优选约17％到约25wt％。优选的硅氧烷材料例如可以从Honeywell International Inc.以商品名Accuglass购买到。
基片
一般说来，这里所述的“基片”包括任何合适的组合物，它是在本发明的纳米微孔硅石膜施涂到该组合物上和/或该膜在该组合物上形成之前所形成的。例如，基片典型地是适合于生产集成电路或相关器件的硅晶片，该基础原料(从它形成纳米微孔硅石膜)利用普通方法被施涂于基片上，这些方法例如包括但不限于，现有技术中已知的旋涂，浸涂，刷涂，辊涂，喷雾和/或化学蒸汽淀积方法，或其它合适的方法。在施涂基础材料以形成纳米微孔硅石膜之前，基片表面任选通过标准的、现有技术领域中已知的清洗方法为涂敷作准备。
对于本发明合适的基片非排他地包括半导体材料如砷化镓(“GaAs”)，硅和含有硅的组合物，如晶体硅，多晶硅，非晶态硅，外延硅，和二氧化硅(“SiO2”)和它们的混合物，例如，以抛光圆片形式。基片表面典型地包括由众所周知的平板印刷技术形成的凸线条的任选图案，凸线条如金属、氧化物，氮化物或氧氮化物线条。用于线条(它构成集成电路的导体或绝缘体)的合适材料包括硅石，四氮化三硅(silicon nitride)，一氮化钛，一氮化钽，铝，铝合金，铜，铜合金类，钽，钨和氮氧化硅。这些典型地以约20微米或更低，优选1微米或更低，和更优选约0.05到约1微米的距离彼此精密地分隔开。基片表面的其它供选择的特征结构包括氧化物层，如在空气中加热硅晶片所形成的氧化物层，或更优选，由现有技术中公知的材料，例如等离子体增强的四乙氧基硅烷(“PETEOS”)硅烷氧化物的化学蒸汽淀积所形成的SiO2氧化物层和它们的结合物，以及一种或多种先前形成的纳米微孔硅石电介质膜。
电介质膜可以施涂来覆盖和/或介于这些供选择的电子表面特征结构，例如电路元件和/或传导通路之间。这些供选择的基片特征结构也可以作为至少一个附加层施涂在本发明的纳米微孔硅石膜上，以使低电介质膜用于使所形成集成电路的一个或多个，或许多个电气和/或电子功能层绝缘。因此，根据本发明的基片任选地包括在多层和/或多组分集成电路的制造过程中在本发明的纳米微孔硅石膜上或附近形成的硅材料。
A.硅型电介质前体施涂于基片
硅型电介质膜，包括纳米微孔硅石电介质膜，可以通过使用以在例如共同拥有的US序列号09/054,262(1998年4月3日申请)中详细描述的那些方法为基础的方法将硅型电介质前体涂敷到基片上来制备，该专利文献的公开内容全部被引入供参考。描述在例如US序列号09/054,262中的方法的改型包括这样一些方法，它们是为了让膜材料与平面化物体接触所任选需要的那些。
典型地，纳米微孔硅石电介质膜是通过形成例如至少一种如前面的通式I所述的烷氧基硅烷，溶剂组合物，任选的水和任选的催化量的酸或碱的反应产物来制备的。水被包括在内以便为水解该烷氧基硅烷提供介质。优选地，溶剂组合物包括至少一种较高挥发性的溶剂和至少一种较低挥发性的溶剂。
这一反应产物被施涂于如前面所述的基片上。在反应产物的沉积过程中和紧接着在其之后高挥发性溶剂会蒸发。反应产物发生水解和缩合，直至它形成凝胶层。例如为了平面化，在高挥发性溶剂蒸发之后，平整表面可以与凝胶层接触，但在固化或老化过程进行至足以赋予该涂层非易挠性之前留下粘性涂层。
对于本发明的目的，“较高挥发性溶剂”是在低于较低挥发性溶剂的挥发温度，优选显著低于该挥发温度的温度下发生蒸发的一种。较高挥发性溶剂优选具有约120℃或更低，优选约100℃或更低的沸点。合适的高挥发性溶剂非排他地包括甲醇，乙醇，正丙醇，异丙醇，正丁醇和它们的混合物。其它较高挥发性溶剂组合物(它与其它成分相容)可以容易地由所述技术领域中的那些熟练技术人员确定。
对于本发明的目的，“较低挥发性溶剂”组合物是在高于较高挥发性溶剂的挥发温度，优选显著高于该挥发温度的温度下发生蒸发的一种。较低挥发性溶剂组合物优选具有约175℃或更高，更优选约200℃或更高的沸点。合适的低挥发性溶剂组合物非排他地包括醇和多元醇，该多元醇包括二醇类如乙二醇，1，4-丁二醇，1，5-戊二醇，1，2，4-丁三醇，1，2，3-丁三醇，2-甲基-丙三醇，2-(羟甲基)-1，3-丙二醇，1，4-丁二醇，2-甲基-1，3-丙二醇，四甘醇，三甘醇一甲基醚，甘油和它们的混合物。其它较低挥发性溶剂组合物(它与其它成分相容)可以容易地由所述技术领域中的那些熟练技术人员确定。
在另一供选择的方案中，可以使用酸催化剂。合适的酸类是硝酸和挥发性的相容性有机酸类，即它在工艺操作条件下从所形成的反应产物中蒸发，而且它不将杂质引入到反应产物中。
硅烷组分，例如，烷氧基硅烷，优选以总掺混物的约3％到约50wt％的量存在。更优选的范围是约5％到约45％和最优选约10％到约40％。
溶剂组分优选以总掺混物的约20％到约90wt％的量存在。更优选的范围是约30％到约70％和最优选约40％到约60％。所使用的高挥发性溶剂的百分比越大，所形成的膜更薄。所使用的低挥发性溶剂的百分比越大，所形成的孔隙率更大。
水与硅烷组分的摩尔比优选是约0到约50。更优选的范围是约0.1到约10和最优选约0.5到约1.5。酸以催化量存在，它可以容易地由所属技术领域中的那些技术人员确定。优选地，酸与硅烷的摩尔比是约0-约0.2，更优选约0.001到约0.05，和最优选约0.005到约0.02。
所制备的硅型电介质前体然后被涂敷在基片上。该层是比较均匀涂敷的。尽管该基片可以是任何在现有技术中已知地材料，例如前面所述，典型的基片是抛光的半导体片，任选具有先前在该表面上制造的一种或多种半导体元件。
该溶剂，通常有更高挥发性的溶剂，然后至少部分从涂层中蒸发出来。更具挥发性的溶剂经过数秒或数分钟的一段时间蒸发。在这一点上，该膜是硅石前体和低挥发性溶剂的粘性液体。任选使用稍高温度来加速这一步骤。这一温度可以是约20-约80℃，优选约20℃-约50℃和更优选约20℃-约35℃。
涂布基片然后放入密封室中和快速地被抽空到真空。在优选的实施方案中，真空室的压力是约0.001乇(torr)到约0.1乇，或更高。在另一个供选择的实施方案中，真空室压力是约0.001乇到约760乇，或更高。典型地，该压力是约250乇。然后，该涂层按顺序暴露于水蒸汽和碱蒸汽，同时或按先后顺序。对于本发明，碱蒸汽包括气态的碱。优选地，该涂层首先暴露于水蒸汽和然后暴露于碱蒸汽，然而，在另一实施方案中，该涂层首先暴露于碱蒸汽和然后暴露于水蒸汽。两次暴露的第一次在进行时要求其后在操作室中的压力保持在亚大气压力(sub-atmospheric pressure)。第二暴露可以在大气压力，亚大气压力或超大气压力下进行。
在一个优选的实施方案中，在将涂布基片置于密封室中和该室被抽空到真空之后，让阀门接通于水贮存器，让水蒸汽快速填充该室。水蒸汽的分压 是通过阀门开通的时间长度和液态水贮存器保持的温度来控制。由于水的低蒸汽压，在添加水之后室内压力比环境低得多。在水蒸汽添加过程中在室中发生的压力升高是水蒸汽气体分压的直接量度。在优选的实施方案中，在水蒸汽暴露之后真空室的压力是在约0.1乇到约150乇之间，优选约1乇到约40乇和更优选约5乇到约20乇。在优选的实施方案中，在暴露过程中水的温度是在约10℃到约60℃，优选约15℃到约50℃，和更优选约20℃到约40℃范围内。在优选的实施方案中，在水暴露之后室的温度是在约10℃到约50℃，优选约15℃到约40℃，和更优选约20℃到约40℃范围内。
在水蒸汽添加之后，将碱蒸汽计量加入到该室中。在碱计量加入之后室内压力可以在大气压以上或以下。如果压力在大气压以上，则该室必须设计能够承受总系统压力。与水蒸汽的情况一样，碱的气体分压可以从碱计量加入的过程中直接从压力升高获知。因为室中仅仅含有碱和水蒸汽，只是从初始室内抽空所留下的痕量大气气体除外，碱和水扩散速率比在不进行抽空时的情况快得多，导致了大大加速的聚合速率，对于每涂敷基片而言的减少的加工时间，和在涂敷表面上更大均匀性。由于碱和水蒸汽是单独添加，它们的气体分压容易地被测量和很少有浪费。只有在圆片上的蒸汽需要通过沉积来除去。水和碱的添加顺序可以颠倒过来，但是在碱之前添加水是优选的，因为它的较低蒸气压。在优选的实施方案中，在碱蒸汽暴露之后抽空室的压力是在约100乇到约2,000乇，优选约400乇到约1,000乇和更优选约600乇到约800乇。在优选的实施方案中，在暴露过程中碱的温度是在约10℃到约60℃，优选约15℃到约50℃，和更优选约20℃到约30℃范围内。在优选的实施方案中，在碱暴露之后室内的温度是在约10℃到约50℃，优选约15℃到约40℃，和更优选约20℃到约40℃范围内。
用于碱蒸汽的合适碱(即碱性试剂)排他地包括氨和非挥发性胺类，如伯、仲和叔烷基胺类，芳基胺类，醇胺和它们的混合物，它们具有约200℃或200℃以下，优选100℃或100℃以下以及更优选25℃或25℃以下的沸点。优选的胺类不需要老化用的气氛，即在该膜被压印了平整表面，并包括，例如，一乙醇胺，四亚乙基五胺，2-(氨基乙基氨基)乙醇，3-氨基丙基三乙氧基硅烷，3-氨基-1，2-丙二醇，3-(二乙基氨基)-1，2-丙二醇，n-(2-氨基乙基)-3-氨基丙基-三甲氧基硅烷，3-氨基丙基-三甲氧基硅烷。可用于本发明方法中的附加胺类包括，例如，甲胺，二甲胺，三甲胺，正丁胺，正丙胺，氢氧化四甲基铵，哌啶和2-甲氧基乙基胺。胺接受水中的质子的能力是根据基本常数Kb和pKb＝-logKb来测量的。对于优选的实施方案，碱的pKb可以是约低于0至约9。更优选的范围是约2到约6和最优选约4到约5。
优选，水蒸汽与碱蒸汽的摩尔比是约1∶3到约1∶100，优选约1∶5到约1∶50，和更优选约1∶10到约1∶30。
水蒸汽引起烷氧基硅烷烷氧基的连续水解，和碱会催化已水解烷氧基硅烷的缩合反应并用于提高分子量，直至涂层发生凝胶化和最终提高凝胶强度为止。该膜然后利用低挥发性溶剂的溶剂蒸发作用来以普通方式干燥。更高的温度可用于干燥这一步骤中的涂层。这一温度可以是约20-约450℃，优选约50℃-约350℃和更优选约175℃-约320℃。
任选地，附加的工艺步骤可用于所形成的纳米微孔硅石电介质膜，其中包括，例如，溶剂漂洗，表面改性以增强疏水性，和根据需要来定的任何其它在现有技术中已知的工艺步骤。
在添加碱之后的所需反应时间之后，大概数秒至数分钟，室内压力调节至大气压力。这可以通过如下来实现二添加惰性气体如氮气和打开该室或利用真空来抽空碱/水混合物并用惰性气体回充，或甚至任选用非惰性气体，如空气向室内通气。
因此，前体被沉积在圆片上和更具挥发性的溶剂继续在数秒时问内蒸发。将圆片放入处在环境压力下的密封室中。该室接通于真空源和抽空环境气体，室内压力下降到远远低于水蒸汽的分压。在下一步骤中，添加水蒸汽和室内压力提高。在这一步骤中压力增量是水的分压 碱蒸汽，在这种情况下是氨，被引入室内并触发聚合反应。在这一步骤中压力增量是碱分压(例如 使得在氨气添加周期的末尾在室内的总压力是水蒸汽和氨的分压的总和。在经过所需时间之后，室内压力可以通过用惰性气体，如所示的氮气填充来提高至环境压力，或它首先被抽空至真空和然后回充至环境压力。
结果，在基片表面上形成了较高的孔隙率，低介电常数，含有硅的聚合物组合物。含有硅的聚合物组合物优选具有约1.1到约3.5，更优选约1.3到约3.0，和最优选约1.5到约2.5的介电常数。硅石组合物的孔径大小是约1nm到约100nm，更优选约2nm到约30nm，和最优选约3nm到约20nm。含硅的组合物的密度，包括孔隙，是在约0.1到约1.9g/cm2范围内，更优选约0.25到约1.6g/cm2范围内，和最优选约0.4到约1.2g/cm2范围内。
B.生产电介质膜的方法
在另一优选的实施方案中，通过用硅型前体组合物涂敷该基片制备纳米微孔硅石电介质膜，该组合物通过在组合物施涂于基片上之前将自由流动组分前体试剂的多股料流合并而进行预混。在这一实施方案中，通过以下步骤在基片上形成纳米微孔硅石电介质膜：(i)将硅型前体或基础材料，例如烷氧基硅烷组合物的料流与含有碱的催化剂组合物的料流掺合，以形成合并的组合物料流；紧接着将合并的组合物料流沉积到基片的表面上并让合并的组合物暴露于水(按任何顺序或同时)；和在合并的组合物的固化过程中将膜平面化；或(ii)将硅型前体或基础材料，例如烷氧基硅烷组合物的料流与水的料流掺合以形成合并的组合物料流；紧接着将合并的组合物料流沉积到基片的表面上；和在合并的组合物的固化过程中将膜平面化。
方法(i)和(ii)详细描述(没有本发明的平面化特征结构)在共同拥有的US序列号09/140,855(1998年8月27日申请)中，它的公开内容全部引入本文供参考。通过混合各组分的料流来制备纳米微孔电介质硅石膜的方法更详细总结如下。对描述在US序列号09/140,855中的方法的改型包括这样一些方法，它们是为了让膜材料与平面化物体接触所任选需要的那些。
这一方法的第一步骤是为了制备属于至少一种前体(如烷氧基硅烷，如前面通式I所述)和溶剂组合物的混合物形式的基础材料。该混合物然后以料流形式排出到合适的基片上。在一个优选的实施方案中，就在接触基片之前，烷氧基硅烷组合物的料流与水的料流掺合而形成了合并的组合物料流。
在另一供选择的优选实施方案中，从烷氧基硅烷组合物的料流和含有碱(即碱性)的催化剂组合物(例如胺化合物，如前面所述)的料流两者形成了合并的组合物料流。合并的组合物料流然后被沉积到基片的表面上。
任选地，合并的组合物料流被沉积到基片上和然后暴露于水蒸汽气氛形式的水中。另外，合并的组合物料流在沉积到基片上之前暴露于该水。在另一供选择的方案中，合并的组合物料流同时暴露于该水和沉积到基片上。这可以是水流或水蒸汽气氛的形式。在沉积和水暴露后，合并的组合物可以在平面化之前、过程中或之后进行固化、老化或干燥，从而在基片上形成纳米微孔电介质涂层。
无论为了进行该方法而选择上述何种方案，紧接着在沉积之前将合并的料流组合物的上述各组分彼此在基片表面上的空间中接触。在各料流的汇流点，合并的料流利用管线、配管、歧管等来解除束缚。这最大程度减少了在沉积之前在组分之间的反应时间并防止在供给管的交点内的反应。
优选，组分全部处于液体形式和用于分配液体组分的任何合适的装置可以用于沉积例如根据本发明的烷氧基硅烷、水和基础组合物的上述合并料流。合适的装置包括，例如，注射泵，但是所属技术领域中的技术人员可以认识到其它设备可用于形成合并的组合物料流。这些非排他地包括龙头，喷雾器，软管，罐，配管，管道等。可以使用掺合这些组分的各种方法，如滴淌，喷射，汇流，喷雾等。
进行这一方法的示例性装置包括单独的容器，例如罐，以便贮存单独的组分直至该方法开始为止。各独立贮罐具有相应的单独排出管以便将各个组分合并成单一料流，以使合并的料流能够沉积到基片表面上。各组分例如借助于重力进料和/或借助于一个或多个泵的作用被推进通过它们各自的排出管。本技术领域中的技术人员会认识到，通过对相应的贮存罐施加正的气体或空气压力，该装置也能够被提供来推进一种或多种组分。流过各独立出料管的流量任选通过位于各出料管的远端和它们的独立贮罐之间的一个或多个流量控制阀和/或通过泵抽作用(当泵用于推进组分的流动时)的控制来进行调节。如果各组分利用空气或气体压力来推进，则组分流量也能够完全或部分地通过控制空气或气体推进剂的压力来进行调节。
出料管的定位应使得各独立的排出料流掺合在一起形成合并的组合物料流，它被沉积到基片表面上，该基片所处位置能够接受合并的组合物料流。任选地，各出料管也可以包括适合于形成与其它这些料流充分混合的排出料流的特形喷管，例如，旋转喷嘴，或由一个或多个开孔形成的喷嘴，例如类似于花洒头(showerhead)。所属技术领域中的技术人员会认识到，任何所提供的喷嘴和/或各出料管的出料端的尺寸可以容易地进行修改，以协助调节各料流的压力和流速，确保所形成的混合组合物料流在基片上的最佳的料流接触、混合和铺展，这例如取决于该方法所进行的速度，反应速度以及各组分的粘度。
各种工艺可以由这一方法用来在基片上形成纳米微孔电介质膜。对于双组分的工艺方法，该组分可以是例如烷氧基硅烷组合物和水，各自贮存单独的罐中贮存至需要为止，或另外，含碱催化剂组合物代替水组分。
对于三组分的方法，该装置可以具有三个单独的罐，各自具有对应的出料管以分别排出这三种组分，例如分别是烷氧基硅烷组合物、含碱的催化剂组合物和水中的一种。如果需要，可以使用附加的贮罐和出料管，为所选择的方法分配附加组分。
例如，当掺合的料流是由烷氧基硅烷和碱催化剂形成时，合并的料流可以沉积到定位在封闭环境(包括蒸汽气氛)中的基片上。封闭环境可以由容纳该基片和蒸汽组分的任何合适的室或封闭空间形成。该封闭空间具有组分排出管的入口。优选地，该装置的封闭空间部分也包括附加的入口，带有任选的阀门，以使蒸汽、气体-蒸汽混合物或任选的液体在该封闭空间内转化成蒸汽。
例如，对于如以上所述的双组分掺合的料流，该装置将按以上所广义地描述的那样来构造，提供水蒸汽源的附加组件，例如蒸发瓶或室，该蒸发瓶优选包括热源以促进水蒸发和任选的流动空气或惰性气体的源以便携带水蒸汽到封闭空间中。对于基片的封闭空间，在沉积到封闭的基片的表面上的过程中或之后，开动该装置以使合并的组合物蒸汽暴露于水。该封闭空间还任选地包括出口，用于排放和/或回收再利用未反应的水蒸汽和/或其它未反应的组分。
有用的烷氧基硅烷包括如前面通式I所定义的那些。也按前面所定义的，优选的烷氧基硅烷非排他地包括四乙氧基硅烷(TEOS)和四甲氧基硅烷。
用于基础组分，例如烷氧基硅烷的溶剂组合物优选包括较高挥发性溶剂或较低挥发性溶剂或较高挥发性溶剂和较低挥发性溶剂两者。溶剂，通常具有较高挥发性的溶剂，在沉积到基片上之后立即至少部分地蒸发。这一部分干燥导致更佳的平面化，甚至没有本发明的附加平面化步骤，这归因于在第一种溶剂或部分溶剂跑出之后物质的较低粘度。更具挥发性的溶剂经过数秒或数分钟的一段时间蒸发。任选使用稍高温度来加速这一步骤。这一温度优选是约20-约80℃，优选约20℃-约50℃和最优选约20℃-约35℃。
表述短语“较高挥发性溶剂”和“较低挥发性溶剂组合物”的意义按照在以上A部分中定义。
烷氧基硅烷组分优选以总掺混物重量的约3％到约50％，更优选约5％到约45％和最优选约10％到约40％的量存在。
烷氧基硅烷前体组合物的溶剂组分优选以总掺混物重量的约20％到约90％，更优选约30％到约70％和最优选约40％到约60％的量存在。当高挥发性和低挥发性溶剂同时存在时，高挥发性溶剂组分优选以总掺混物重量的约20％到约90％，更优选约30％到约70％和最优选约40％到约60％的量存在。当高挥发性和低挥发性溶剂同时存在时，低挥发性溶剂组分优选以总掺混物重量的约1％到约40％，更优选约3％到约30％和最优选约5％到约20％的量存在。
含碱的催化剂组合物含有碱，或碱加上水，或碱加上有机溶剂，或碱加上水和有机溶剂。碱以催化量存在，它能够容易地由所属技术领域中的那些技术人员确定。优选地，碱与硅烷的摩尔比是约0-约0.2，更优选约0.001到约0.05，和最优选约0.005到约0.02。水被包括在内以便为水解该烷氧基硅烷提供介质。水与硅烷的摩尔比优选是约0-约50，更优选约0.1到约10和最优选约0.5到约1.5。含碱的催化剂组合物的合适溶剂包括以上作为高挥发性溶剂列出的那些。最优选的溶剂是醇类如乙醇和异丙醇。
在暴露过程中水的温度优选是在约10℃到约60℃，更优选约15℃到约50℃，和最优选约20℃到约40℃范围内。在暴露过程中碱的温度优选是在约10℃到约60℃，更优选约15℃到约40℃，和最优选约20℃到约30℃范围内。
合适的碱非排他地包括氨和胺类，比伯、仲和叔烷基胺类，芳基胺类，醇胺类和它们的混合物，它们具有至少约-50℃、更优选至少约50℃，和最优选至少约150℃的优选沸点。除了以上所列出的那些外，合适的胺类还包括，醇胺类，烷基胺类，甲胺，二甲胺，三甲胺，正丁胺，正丙胺，氢氧化四甲基铵，哌啶，2-甲氧基乙基胺，单-，二-或三乙醇胺，以及单-，二-，或三异丙醇胺。
掺合的组合物可以按照普通方式，如低挥发性溶剂的溶剂蒸发法进行固化、老化或干燥。升高的温度可用于固化、老化或干燥涂层。这一温度优选是约20-约450℃，更优选约50℃-约350℃和最优选约175℃-约320℃。
结果，在基片上形成了较高的孔隙率，低介电常数，含有硅的聚合物组合物。含有硅的聚合物组合物优选具有约1.1到约3.5，更优选约1.3到约3.0，和最优选约1.5到约2.5的介电常数。硅石组合物的孔径大小是约1nm到约100nm，更优选约2nm到约30nm，和最优选约3nm到约20nm。含硅的组合物的密度，包括孔隙，优选是在约0.1到约1.9g/cm2范围内，更优选约0.25到约1.6g/cm2范围内，和最优选约0.4到约1.2g/cm2范围内。
C.成膜过程的变化
有关制造纳米微孔硅石电介质膜的上述方法的变化和修改已描述在许多共同拥有的US专利申请中，而且其中许多任选地用于实施本发明。
例如，以上所述的方法可通过生产具有至少两种不同密度区域(即较高密度和较低密度的相邻区域)的膜来修改，正如共同拥有的US序列号09/046,473和09/046,475(两者于1998年3月25日申请)所公开的，该文献的公开内容全部引入本文供参考。
在第二种变型中，水和碱蒸汽混合效率可通过将至少一种烷氧基硅烷与溶剂混合物和任选的水掺混并将掺混物施涂于半导体基片上，然后在低于大气压的压力下按任何顺序先后将基片暴露于水蒸汽和碱蒸汽，而得到改进，正如共同拥有的US09/054,262(1998年4月3日申请)所公开的，它的公开内容全部被引入本文供参考。
在第三个变型中，由包括可在水中混溶的C1-C4亚烷基二醇的C1-C4烷基醚的较低挥发性溶剂组合物，和烷氧基硅烷形成了前体混合物，正如共同拥有的US序列号09/111,081和09/111,082(两者于1998年7月7日申请)所公开的，它们的公开内容全部引入本文供参考。
在第四个变型中，以上由例如通式I所定义的硅石前体和对于优选的硅石物质的相关列举产品，是在有任选的助溶剂存在下从蒸汽相沉积到基片上而形成液体状膜。其它细节由共同拥有的US序列号09/111,083(1998年7月7日申请)提供，它的公开内容全部引入本文供参考。
在第五个变型中，从旋涂到水平位置的平整基片上的液体烷氧基硅烷前体能够形成均匀的纳米微孔电介质膜，该基片在具有顶部开口部分和用于密封该顶部的可卸盖的杯子内居中和固定。其它细节由共同拥有的US序列号60/095,573(1998年8月6日申请)提供，它的公开内容全部引入本文供参考。
在第六变型中，从烷氧基硅烷，酸，和含有高挥发性和低挥发性溶剂的溶剂组合物形成了前体组合物。较高挥发性溶剂被蒸发掉，和低挥发性溶剂部分地从前体组合物中蒸发。其它细节由共同拥有的US序列号09/234,609(1999年1月21日申请)提供，它的公开内容全部引入本文供参考。
在第七变型中，包括电介质膜的合适基片在基本上无氧的环境中通过将基片加热至约350℃或更高的温度达到至少约30秒的一段时间来进行处理。其它细节由共同拥有的US序列号60/098,515(1998年8月31日申请)提供，它的公开内容全部引入本文供参考。
在第八变型中，在基片上形成了基本上均匀的烷氧基硅烷凝胶组合物，该后者包括至少一种烷氧基硅烷，有机溶剂组合物，水，和任选的碱催化剂的结合物。基片在有机溶剂蒸汽气氛中加热来缩合凝胶组合物，随后固化，按照共同拥有的US序列号09/141,287(1998年8月27日申请)中所述，该文献的公开内容全部被引入本文供参考。
在第九变型中，利用前体的化学蒸汽淀积方法在基片上形成了纳米微孔硅石介质涂层。沉积的前体然后暴露于胶凝剂，例如，水蒸汽以及酸或碱蒸汽；然后加以干燥而在基片上形成较高的孔隙率、低介电常数的含硅聚合物组合物，这在共同拥有的US序列号09/111,083(1998年7月7日申请)中有描述，它的公开内容全部引入本文供参考。
D.表面改性试剂和方法
典型地，硅型材料，如这里提及的烷氧基硅氧烷类，形成了具有某些含硅烷醇基团的表面(包括孔隙结构的表面)的纳米微孔膜。硅烷醇和能够从空气中吸收的水在电场中是高度可极化的，因此提高了膜的介电常数。为了制造基本上不含硅烷醇和水的纳米微孔膜，任选地将有机试剂即表面改性剂，如六甲基二硅氮烷或甲基三乙酰氧基硅烷引入到膜的孔隙中。此类甲硅烷基化试剂与孔隙表面上的硅烷醇反应而加成了有机的、疏水性的封端基团，三甲基甲硅烷基。因此，已经发现，有益的是进行附加的处理步骤以便将游离的表面硅烷醇基团实施甲硅烷化，或使用多官能碱物质，如前面所述，它们不产生表面硅烷醇基团。
许多表面改性剂和制备疏水性、低介电常数的纳米微孔硅石膜的方法已经描述在例如共同拥有的US序列号60/098,068和09/140,855(两者都于1998年8月27日申请)，09/234,609和09/235,186(两者都于1999年1月21日申请)中，它们的公开内容全部引入本文供参考。
一种优选的表面改性剂是具有从以下通式XII(1-7)中选择的通式的化合物：(1)R3SiNHSiR3，(2)RxSiCly，(3)RxSi(OH)y，(4)R3SiOSiR3，(5)RxSi(OR)y，(6)MpSi(OH)(4-p)，和/或(7)RxSi(OCOCH3)y以及它们的结合物，其中x是1-3的整数，y是1-3的整数，以使y＝4-x，p是2-3的整数；各R独立地选自氢和疏水性有机结构部分；各M独立地选自疏水性有机结构部分；以及R和M可以相同或不同。优选地，R和M独立地选自由烷基、芳基及其结合物组成的一组有机结构部分。烷基结构部分是取代的或未被取代的并且选自直链烷基，支化烷基，环状烷基及其结合物，和其中烷基结构部分的尺寸是C1-约C18。芳基结构部分是取代的或未被取代的，尺寸是C5-约C18。优选地，表面改性剂是乙酰氧基硅烷，或，例如，单体化合物，如乙酰氧基三甲基硅烷，乙酰氧基硅烷，二乙酰氧基二甲基硅烷，甲基三乙酰氧基硅烷，苯基三乙酰氧基硅烷，二苯基二乙酰氧基硅烷，三甲基乙氧基硅烷，三甲基甲氧基硅烷，2-三甲基甲硅氧基戊-2-烯-4-酮，n-(三甲基甲硅烷基)乙酰胺，2-(三甲基甲硅烷基)乙酸，n-(三甲基甲硅烷基)咪唑，三甲基甲硅烷基丙酸酯(propiolate)，三甲基甲硅烷基(三甲基硅氧基)-乙酸酯，九甲基三硅氮烷，六甲基二硅氮烷，六甲基二硅氧烷，三甲基硅烷醇，三乙基硅烷醇，三苯基硅烷醇，叔丁基二甲基硅烷醇，二苯基硅烷二醇及其结合物。最优选地，表面改性剂是六甲基二硅氮烷。表面活性剂可以与合适的溶剂，如丙酮混合，以蒸汽或液体形式施涂于纳米微孔硅石表面上，然后干燥。
附加的表面改性剂包括详细描述在共同拥有的US序列号09/235,186中的多官能表面改性剂，该文献以其全部内容引入本文供参考，如上所述。此类多官能表面改性剂可以以蒸汽或以液体形式施涂，任选有或没有助溶剂。合适的助溶剂包括，例如酮类，如丙酮，二异丙基酮，庚酮，3-戊酮等，按照在共同拥有的US序列号09/111,084(1998年7月7日申请)中所详细描述，它的公开内容全部引入本文供参考。例如，正如在US序列号09/235,186(以上引入作参考)中所述，某些优选的表面改性剂具有两个或更多个官能团并与表面硅烷醇官能团反应而减少了在膜的结构骨架外存在的质量，并包括，例如，合适的硅烷醇如
             R1Si(OR2)3           通式XII其中R1和R2是独立地选择的结构部分，如H或有机结构部分，如烷基、芳基或这些的衍生基。当R1或R2是烷基时，烷基结构部分是任选取代的或未被取代的，并且可能是直链、支链或环状的，和它的大小优选是C1-约C18或更高，更优选是C1-约C8。当R1或R2是芳基时，该芳基结构部分优选由任选取代或未被取代的单个芳族环组成，其大小范围是C5-约C18或更高，和更优选是C5-约C8。在进一步的选择方案中，芳基结构部分不是杂芳基。
因此，R1或R2独立地选自H，甲基，乙基，丙基，苯基，和/或它们的衍生基，前提条件是R1和R2中至少一个是有机的。在一个实施方案中，R1和R2两者都是甲基，和根据通式V的三官能表面改性剂是甲基三甲氧基硅烷。
在另一实施方案中，根据本发明的合适硅烷具有以下通式：
             R1Si(NR2R3)3         通式XIV其中R1，R2，R3独立地是H，烷基和/或芳基。当R1，R2，R3中任何一个是烷基和/或芳基时，它们与以上通式XIII的R1和R2定义相同。在根据通式VI的优选的实施方案中，R1选自H，CH3，C6H5，以及R2和R3两者都是甲基。因此根据通式VI的三官能表面改性剂包括，例如三(二甲基氨基)甲基硅烷，三(二甲基氨基)苯基硅烷，和/或三(二甲基氨基)硅烷。
在再一个实施方案中，根据本发明的合适硅烷具有下面通式：
             R1Si(ON＝CR2R3)3     通式XV其中R1，R2，R3独立地是H，烷基和/或芳基。当R1，R2，R3中任何一个是烷基和/或芳基时，它们与以上通式VII定义相同。在一个优选的实施方案中，R1和R2两个都是CH3，和R3是CH2CH3。因此，根据通式VII的三官能表面改性剂包括，例如甲基(甲基乙基酮肟)硅烷。
在再一实施方案中，根据本发明的合适硅烷具有以下通式：
              R1SiCl3                   通式XVI其中R1是H，烷基或芳基。当R1是烷基和/或芳基时，它们与以上通式IV定义相同。在一个优选的实施方案中，R1是CH3。因此，根据通式VIII的三官能表面改性剂包括，例如，甲基三氯硅烷。
在更优选的实施方案中，封端剂包括具有以下通式的一种或多种有机乙酰氧基硅烷，
              (R1)xSi(OCOR2)y           通式XVII
优选地，x是1-2的整数，以及x和y可以是相同或不同的并且y是约2-约3或更高的整数。
有用的有机乙酰氧基硅烷，包括多官能烷基乙酰氧基硅烷和/或芳基乙酰氧基硅烷化合物在内，包括：简单地举例和没有限制地，甲基三乙酰氧基硅烷(“MTAS”)，二甲基二乙酰氧基硅烷(DMDAS)，苯基三乙酰氧基硅烷和二苯基二乙酰氧基硅烷及其结合物。
在供选择的实例中，通过用电子束对膜进行退火来提供表面改性。在基础材料沉积到基片上和任选地加热以蒸发溶剂之后，沉积的组合物然后通过在真空中在约25℃-约1050℃的温度下暴露于电子束辐射来进行退火，电子束能量是约0.5到约30KeV，和能量剂量分别是约500-约100,000μC/cm2。
在电子束处理过程之后，所形成的膜基本上没有或有减少量的碳和氢。当从纳米微孔硅石膜上除去甲基时，疏水性和可极化的三甲基硅烷醇减少或不存在。其它细节由共同拥有的US序列号09/227,734(1999年1月9日申请)提供。
E.接触平面化和/或压花方法
广义地说，在基片上产生的纳米微孔电介质硅石涂膜的制造可以通过如下来进行：将包括合适的硅型电介质前体的制备好的液体或蒸汽组合物施涂于基片上，然后通过被修改为包括与平面化物体接触的方法完成所需纳米微孔硅石电介质膜的形成，如下所述。
(a)通过预先添加的非挥发性酸或碱催化剂和/或水来老化即凝胶化，或通过在施涂于基片上之后让涂层与酸或碱催化剂和/或水接触来提高涂层粘度。
(b)让涂层与例如具有至少一个能够赋予所需平面化程度或其它所需图案的接触面的平面化用物体接触，所使用的压力足以将压印痕转移到涂层上而不会显著地损害纳米微孔结构的形成。
(c)将平面化或压花的涂层从平面化用物体上分离开。
(d)将表面固化到坚硬。
可以想到的是，这些步骤可以容易地按以上所列顺序或按不同顺序来进行，由表1来说明。
                   表1
各步骤的顺序(在涂敷基片之后)     说  明
(a)，(b)，(c)和(d) 老化；接触平面化用物体；从物体上分离；和然后固化
(a)，(d)，(b)和(c) 老化；固化；接触平面化用物体；和然后从物体上分离开。
(b)，(a)，(d)和(c) 接触平面化用物体；让老化继续进行；固化；从物体上分离。(施涂例如与凝胶化剂预混/用其处理的例如S.O.G.组合物，在压机中固化)。
(b)，(c)，(a)和(d) 接触平面化用物体；从物体上分离开；让老化继续进行；固化(施涂例如与凝胶化剂预混/用其处理的例如S.O.G.组合物)。
在一个选择方案中，包括硅型电介质前体的流体也包括粘度增进剂，以便在由老化过程实现显著的粘度增进之前允许与平面化物体和/或可揭去的非粘性膜接触。
在另外供选择的方案中，在施涂硅石电介质前体之前，将例如保护衬层和/或附加的防护涂层施涂到基片表面上。
在基片涂敷后的适当处理阶段，涂层保持塑性和能够被压印出平整表面而与此同时保持了形成所需纳米微孔结构的能力，该涂层被转移到压机，辊压机，和/或任何其它在现有技术中已知用于在涂膜基片上压印出平整表面的装置上。在机器中，平面化物体，即具有至少一个有必要的能力在涂层的表面(如光学平面)上压印出平面型或任何其它所需类型图案的表面的物体，与基片上的涂层接触(优选在加压下)。
优选地，如前面所提及的，防粘层，如非粘性氟碳表面或具有类似性质的其它在现有技术中已知的层被设置在平面化物体接触表面和需要平面化的涂层之间。为了方便起见，非粘性的防粘材料可以是非粘性膜，它可以单独施涂并能够单独从平面物体接触表面和被平面化的涂层上揭去。另外，如果基片仅仅在一侧上涂敷一次，则在基片的另一侧上布置软性即柔顺性材料的保护层以保护它不受损害。
也可以认识到的是，平面化步骤的压力和时间长度将取决于电介质涂膜的性质来变化，这些性质包括前体材料的类型，涂层的粘度，涂层厚度以及在加压一开始时发生的老化和/或固化(如果有的话)的程度。
在本发明的优选方面，施加的压力是约0.1MPa至约1GPa。更优选地，所施加的压力是约0.2MPa至约10MPa(压力单位，帕斯卡)。加压处理步骤的时间长度优选是约10秒到约30分钟，和更优选，约30秒到约10分钟。
在本发明的再一方面，在加压来加速蒸汽和/或溶解气体的除去之前，需要平面化的涂层可以暴露于真空以最大程度减少所不希望的气泡形成。另外，加压(压缩)步骤可以在真空中进行。供选择性地，在压机的加压下或从压机中取出之后，该膜可以加热和固化。
B.平面化和/或压花的装置
在施涂的电介质膜上形成图案
本发明提供了将基片上的电介质膜实施平面化和/或压花的压缩工具。当然，现有技术领域中的技术人员能够认识到，本发明的压缩工具能够利用任何合适的在现有技术中已知的压制或压花装置，包括例如冲压机、液压机、气动压力机、移动式十字头压机(略举数例)来应用和控制。
通常，本发明的装置包括具有至少一个表面的物体，该表面具有与需要压印或压花到电介质膜上的所需图案构成负像的合适外形结构(topography)。某些实例是优选的。参见图1，举例说明了通气的压缩工具(1)。如前面所述，用于所需电介质膜(10)的前体被涂敷到合适基片(20)(例如硅晶片或印模，或类似物，这些在前面已详细描述过了)的工作表面上。该基片在其背面被载体所支持。这优选是柔顺的载体(30)，例如弹性和可压缩的聚合物或共聚物垫片或薄片，根据需要，它们能够发生弹性形变以补偿基片的少量翘曲和消除微小的基片变形的作用，例如在基片的总厚度变化(TTV)上的变化。刚性载体(40)任选处在柔顺性载体之下和/或背面。
本实例(30)的柔顺性载体优选是有足够厚度以同时具有柔顺性和支持力的聚合物垫片。合适的柔顺性材料包括，例如，实心或充满孔隙的弹性体，例如弹性聚合物的固体垫片或用流体、气体或液体加压的弹性体囊。另外，柔顺性载体可以包括纯粹粘性的材料如“沥青(pitch)”。沥青(广泛地用作光学抛光过程中的研磨面)是有用的，因为它的粘稠性质。沥青型材料的一个有用的性质是它们的粘度能够通过对沥青型材料的粘度进行温度控制来调节。
该压缩工具然后通过任何在本技术领域中已知的标准压机，例如冲压机、液压机、气动压力机、移动式十字头压机和/或这类压机的组合或变型被强制接触所施涂的电介质前体膜(50)，任选在老化/凝胶化之前、过程中或之后。因此，压缩工具接触表面的外形结构被转移到电介质膜上，如此进行单步骤平面化或压花出图案。
电介质膜通过非粘性防粘材料被阻止粘附于压缩工具的工作表面上，该防粘材料任选贴附或涂敷在压缩工具的工作表面(60)上，或在压缩之前作为薄片或薄膜涂敷在电介质膜上。正如前面提到的那样，它可以是TeflonTM或同样类型的防粘材料。
在压缩工具(1)与电介质膜接触的同时，在进行蒸发或凝胶化过程时所释放的气体或蒸汽都产生了。如果没有除去或排出这些气体或蒸汽的一些导出口，气泡很可能压印到膜表面上。因此，任何所产生的气体或蒸汽经由冲洗入口(70)排出。一旦该膜被平面化或压印出所需图案，从硅晶片薄膜上移开压缩工具，完成该过程。
在第二个优选的实施方案中，由图2所说明，基片(80)和电介质膜(90)具有凸面。凸出形状利用柔顺性载体(100)来产生，该载体在其上表面上有真空“卡盘(chuck)”(110)，可以将基片或硅晶片牢固地保持住。这一卡盘然后挠曲成拱顶形。任何合适的机械压力能够用来产生这一翘曲。优选地，这可以通过提高在位于柔顺载体内的增压腔(120)例如可充气的球囊或一个或多个活塞中的内部流体压力来实现。
在一个供选择的方案中，凸形基片和电介质膜被压靠在压缩工具上，这是通过继续提高在柔顺腔中的压力一直到完全接触为止来实现的。
该基片和它的凸形的电介质膜涂层在“拱顶”(140)的高点与平面化用压缩工具(130)初步接触。通过压缩工具进一步施加力(150)，引起在压缩工具和膜之间有更大的接触面积。通过继续施加逐渐增大的力量，整个膜与压缩工具接触。接触区域的逐渐径向扩大会强迫任何蒸汽或气体跑出，因此显著减少了蒸汽或气体泡的夹含。否则这些气泡会产生表面缺陷。
图3提供了圆周形的局部放大图，在图2中表示为“A”。因此，图3说明本发明的实例，其中压缩工具(160)精巧地设计制作，以使在基片(180)上的各刻线(170)对应于贯穿压缩工具的通气口或排气口(190)，以及通气通路(200)，例如与沿着压缩工具的正面呈直线排列的口模内刻线匹配。这些通气口与通气通路呈刀面(tool face)连通，这可以从图2的圆周形细节(A)显示出来。通气孔能够以无规则定位来排列，但优选在压缩工具面上连接到通气通路。通气通路一般优选沿着分隔开集成电路硅晶片的各口模的硅片刻线分布。通气通路可以以镜面反映出硅晶片刻线的“cris-cross”外观。通气通路和孔有利于许多处理步骤，其中包括在压缩期间的气体、蒸汽或液体溶液在基片上的除去或施加。柔顺的载体，类似于图1中所示，是任选使用的。
在另一方案中，由图4中所示，压缩工具(210)精巧地设计，以使通气孔(220)对应于在基片或口模(240)中的通气通路(230)。在这一方案中，通气孔和通气通路的组合用于当施加压缩力(260)时从基片上除去多余的液体前体(250)。在较大区域上减少较薄液体膜的厚度需要无法接受量的力，或无法接受量的时间。通过减少截留液体的区域能够大大地降低这一“挤压膜”效应。
各口模是基片(硅晶片)直径的约10％。沿刻线排列的通气通路将使平面化更快速地进行，例如相当于固体、非通路的压缩工具而言快了约两倍。柔顺的载体，类似于图1中所示，是任选使用的。
另外，通气孔和通路也能够用于将气体或液体注入需要平面化的膜的区域中，如图5中所示。在压缩工具(300)与液体膜前体完全接触之后，但在膜硬化之前，液体和/或气态溶剂(270)受挤压穿过通气孔(280)和通路或刻线(290)。使用溶剂，例如用于从刻线区域(与通路或刻线邻接)中除去不需要的液体膜前体材料。仅仅有限量的溶剂影响平面化区域(在口模以上，320)，因为在口模边缘和压缩工具的接合处能够形成的强弯月面。这一弯月面能够限制溶剂迁移到口模区域，其中，膜已经平面化或图案已经压花出来。另外，穿过通气孔和通路的抽吸和正压力的组合可以任选用于增强膜平面化。
简单地举例，在压缩工具与液体膜前体的初始接触之后，真空能够用于从口模和压缩工具的界面上清除过量的液体前体。在达到所需膜厚度之后，液体和气态溶剂的结合物然后被推动穿过通气孔和通路，以便从刻线以及压缩工具页式气孔和通气通路中除去不需要的液体膜前体。能够在压缩工具和柔顺性基片之间施加附加的力，以防止这一正压过早地使压缩工具从膜上分离开。一旦这一膜已经硬化或固化，正压力(在通气孔和通路中)有助于将压缩工具与平面化膜分离。
在第五个优选的方案中，如图6所示，压缩工具是由小压缩工具(340)的并行阵列形成，这些小工具各自在截面直径上小于基片(350)的直径以便匹配在大规模的基片上的各口模的尺寸和形状，和涂有如上所述的非粘性防粘材料(360)。取决于所需的IC产品，该并行阵列任选是由任何数量的小压缩工具组成，例如2-约20个或更多个。更优选地，并行阵列任选由2到约10个小压缩工具组成。
以上对于图1所述的弹性或沥青型柔顺性载体(370)也任选用于基片的对侧，任选承载在刚性载体(380)上。当需要平面化时，越小的压缩工具允许在硅晶片(TTV)上基片型面的更大变化，以及允许在各口模上更精细程度的平面化。另外，较小压缩工具比符合大硅晶片尺寸的压缩工具更简单和更廉价，并且能够在制备后具有一表面，该表面比较大工具所能获得的表面更平整和光滑。这将使各口模上的膜有更大程度的平面化。
各个小压缩工具任选组成单个压机，各自可以升高、降低和同时施加压缩力(390)和具有近似相等的力，或另外，这些压缩工具中的一个或多个以可操作方式连接于单独的压机上，例如，液压、电磁或气动型的活塞，链式或辊式机构，具有一个或多个单独的控制器。在这一排列中，压缩的压缩力深度和压缩的持续时间对于基片上的每一口模都定制，以便与所需的集成电路或装置相符。
简单地举例但无限制意义，图7说明了在简单冲压机中本发明装置的一个实例。框架(400)支持一机械联动装置(410)，利用后者施加作用力经由活塞(420)传递到可旋转的球窝接头，允许甚至将压力施加到在其工作表面上有外形结构的压缩工具(430)上，它施加到承载在载体(450)上的涂膜的硅晶片(440)上。压力计(460)指示了施加于硅晶片上的力的量度。在压缩工具的工作表面和涂膜的硅晶片之间的防粘材料(未示出)允许一旦压印完成后实施防粘作用。
下列非限制性实施例用于说明本发明。
实施例1
这一实施例说明了一种方法，其中前体与老化剂混合，混合物然后被旋涂到硅晶片的表面上，在该表面上具有金属线的图案。涂敷过的硅晶片然后被放入具有光学平面的压机中，该平面具有与涂层接触的防粘层。
在基片被旋涂到具有4和6英寸直径的试验硅晶片上之前，基础材料，包括电介质前体和老化剂，被混合30秒。通过以1000-4000rpm的旋转速率手工分配，将膜旋涂到SolitecTM机(Solitec WaferProcessing，Inc.，加利福尼亚州圣何塞)上。前体是部分水解的和部分缩合的流体烷氧基硅烷组合物(可以从Honeywell International Inc.，Advanced Microelectronic Materials Sunnyvale，California商购，如NanoglassK2.2)，用与8.75％单乙醇胺(“MEA”)(在EtOH中)混合的21.6％EtOH来制备。MEA是不挥发的碱老化剂。前体与碱的比率是约1∶0.34到约1∶0.26。该过程总结如下：1)将Nanoglasse前体与MEA混合(定义为时间0)。
2)在硅晶片上沉积和旋涂膜。
3)将硅晶片放在压机中和贴合TeflonTM片(在时间0之后的90-210秒)。
4)在压机中停留10分钟。
5)返回到旋涂器中，使用HMDZ/3-戊酮进行溶剂交换，旋转烘干。
6)在175℃和320℃下热板烘烤各1分钟。
7)在400℃下加热炉固化30分钟。
在混合(时间0)后，将平整的TeflonTM片贴合于有涂层的硅晶片上，然后，在基础材料混合之后，将组合体放入压机中达到约90-约210秒的一段时间。压机被设定到约25-约60psi的压力。从压机中取出压制的基片，使用HMDZ/3-戊酮进行溶剂交换，然后在175℃下烘烤和在400℃下固化。
实施例2
这一实施例说明了一种方法，其中前体被旋涂到硅晶片上，该硅晶片在腔室中老化所给定的时间，用图1所示的有排气孔的、平整的涂敷TeflonTM的压缩工具对老化(即凝胶化)纳米微孔硅石电介质膜加压来使之平面化。
在腔室中的老化过程是如下所述。腔室被抽空，用水蒸汽掺杂至各种不同的压力达到规定的时间，用氨气掺杂至更高的压力达到规定的时间，再次抽空达到一段规定时间，然后通过用惰性气体再充气将腔室内的压力调节至环境压力。在搅拌的同时，混合61ml四乙氧基硅烷，61ml四甘醇，4.87ml去离子水，和0.2ml 1M硝酸(浓HNO3稀释到1M)来配制前体。该混合物然后在搅拌的同时继续回流1.5小时，然后冷却。在搅拌的同时，用乙醇将一部分的这一前体稀释55wt％。
大约1.5ml的这一稀释的前体被沉积到旋压夹头上的4英寸硅晶片上，和在2500rpm下旋涂10秒。以这种方式沉积两片膜。每个膜被放入老化室中，它然后在30秒内被抽空至1毫巴(0.76乇)。水蒸汽在约7毫巴(5.32乇)到约14毫巴(10.64乇)范围内的压力下计量加入到室中(分别来自处于0℃-约25℃的温度下的去离子水的贮存器)；硅晶片在这一水蒸汽压力范围内保持30秒。
将氨气计量加入室内达到约855毫巴(649.8乇)到约809毫巴(614.84乇)范围内的温度；硅晶片在这一压力范围内保持1分钟。该室经过30秒被抽空至2毫巴(1.52乇)，然后立即用空气再充气至环境压力。
从室中取出硅晶片，将每一个放置在压机中的柔顺性垫片上。根据图1的平整、通气的压缩工具，在工作表面上有TeflonTM涂层，与每一个有涂层的硅晶片接触约90到约210秒的一段时间。压机被设定到约25-约60psi范围内的压力。从压机中取出压制的基片，然后放置在90℃的热板上2分钟，随后在175℃下烘箱烘烤3分钟，然后在400℃下烘箱烘烤另外3分钟。从压机中取出硅晶片，在冷却后利用椭圆光度法测量厚度和折射率。折射率能够与膜孔隙率呈线性相关。1.0的折射率是100％孔隙率，而1.46是致密的、0％孔隙率的硅石。也可由扫描电子显微镜法检查硅晶片的表面平面化和规则性。纳米微孔电介质膜的测量结果证实了折射率和厚度是在可接受限值内，电介质膜的表面是平面的。
实施例3
重复实施例1的过程，只是在放入压机中之前硅晶片进行加热和干燥。
实施例4
重复实施例1的过程，只是趁仍然在压机中通过对压机的板施加热量将硅晶片在90℃下加热2分钟。
然后从压机中取出硅晶片，按照实施例1所述进行最后的烘箱烘烤。
实施例5
重复实施例1的过程，只是压机被设定在约10-约30psi范围内的压力下。
实施例6
这一实施例说明一种方法，其中前体被旋涂到硅晶片上，硅晶片然后在室中老化一段给定的时间，然后干燥。在腔室中的老化过程是如下所述。腔室被抽空，用水蒸汽掺杂至固定压力达到规定的时间，用氨气掺杂至不同的更高压力达到规定的时间，再次抽空达到一段规定时间，然后通过用惰性气体再充气将腔室内的压力调节至环境压力。在搅拌的同时，混合61ml四乙氧基硅烷，61ml四甘醇，4.87 ml去离子水，和0.2ml 1M硝酸来配制前体。该混合物然后在搅拌的同时继续回流1.5小时，然后冷却。在搅拌的同时，用甲醇将一部分的这一前体稀释55wt％。
大约1.5ml的这一稀释的前体被沉积到旋压夹头上的4英寸硅晶片上，和在2500rpm下旋涂10秒。以这种方式沉积三片膜。每个膜被放入老化室中，它然后在30秒内被抽空至1毫巴(0.76乇)。水蒸汽被计量加入腔室中达到15毫巴(11.4乇)  (来自25℃的去离子水的贮存器)和硅晶片在这一压力下保持30秒。对于第一个硅晶片将氨气计量加入到腔室中达到270毫巴(205.2乇)的压力，对于第二个硅晶片则达到506毫巴(384.56乇)，和对于第三个腔室则达到809毫巴(614.84乇)。这些硅晶片在这些压力下保持3分钟。接着，该室经过30秒被抽空至2毫巴(1.52乇)，然后立即用空气再充气回到环境压力。
从室中取出硅晶片，将每一个放置在压机中的柔顺性垫片上。根据图1的平整、通气的压缩工具，在工作表面上有TeflonTM涂层，与在压机中的有涂层的硅晶片接触约200到约400秒的一段时间。压机被设定到约40-约100psi范围内的压力。从压机中取出压制的基片，然后放置在90℃的热板上2分钟，随后在175℃下烘箱烘烤2分钟，然后在400℃下烘箱烘烤另外3分钟。然后取出硅晶片，在冷却后由椭圆光度法测量厚度和折射率。也可由扫描电子显微镜法检查硅晶片的表面平面化和规则性。纳米微孔电介质膜的测量结果证实了折射率和厚度是在可接受限值内，电介质膜的表面是平面的。
实施例7
这一实施例说明，利用共沉积法沉积的催化的纳米微孔硅石前体可以在环境的清洁室湿度下老化，得到容易平面化的低密度均匀薄膜。
通过将104.0mL的四乙氧基硅烷，47.0mL的三甘醇一甲基醚，8.4mL的去离子水，和0.34mL的1N硝酸一起加入到圆底烧瓶中来合成前体。让溶液剧烈搅拌，然后加热至～80℃，回流1.5小时以形成溶液。在溶液冷却后，它用乙醇稀释21.6wt％，以降低粘度。
所使用的催化剂是单乙醇胺。它在乙醇中稀释8.75wt％，以降低粘度和增加胶凝时间。
双注射器泵用于沉积。分别使用5ml和20ml注射器组装双注射器，它们各自连接于流体输送管。
两只管各自接在端头，以使得当两注射器被同时抽吸时来自每一个管的液流被混合和搀和。
将前体装入较大的注射器中，将催化剂装入较小的注射器中。1ml的前体和0.346ml的催化剂同时以10ml/min的速率被抽吸。两液流以90°角度汇合形成单股液流，进而流到基片上。在沉积之后硅晶片在2500rpm下旋转30秒。将膜放入到在清洁室环境湿度(设定在35％)下的硅晶片载运盒中。该膜然后老化15分钟。
该膜通过如下进行溶剂交换：在250rpm下沉积20-30ml的由丙酮和六甲基二硅氮烷(HMDZ)组成的老化(36小时)50/50(按体积)混合物达20秒，但不让膜干燥。该膜然后在1000rpm下旋转干燥5秒。
从室中取出硅晶片，将每一个放置在压机中的柔顺性垫片上。根据图1的平整、通气的压缩工具，在工作表面上有TeflonTM涂层，与每一个有涂层的硅晶片接触约200到约400秒的一段时间。压机被设定到约40-约100psi范围内的压力。从压机中取出加压处理过的基片，然后在空气中分别在175℃和320℃的升高温度下加热1分钟。该膜通过椭圆光度法来表征以测定折射率和厚度。另外，通过将水滴滴在膜上测定接触角，来测试疏水性。也可由扫描电子显微镜法检查硅晶片的表面平面化和规则性。纳米微孔电介质膜的测量结果证实了折射率和厚度是在可接受限值内，该膜基本上是疏水性的，所生产的电介质膜的表面是平面的。
实施例8
重复实施例7的过程，只是压机被设定在约10-约30psi范围内的压力下。
实施例9
重复实施例2的过程，只是使用由图2所示的压缩工具，其中基片和涂层通过柔顺性器件利用充气的球囊的作用力被挤压成凸形。
实施例10
重复实施例2的过程，只是压缩工具按图3中所示进行排气，在压缩期间经由通气孔施加真空以除去多余的气体或水汽。

Claims (24)

1.将基片上的电介质膜平面化或形成图案的装置，该装置包括，
(a)对压缩工具施加接触压力的压机，
(b)具有平面型或带图案的工作面的压缩工具，其中所述压缩工具以可操作方式连接到所述压机，
(c)调节位置，定时和调节由该压机施加于电介质膜上的力的控制器，
(d)与基片相邻接并且处于与压缩工具接触膜的相反侧的承载体。
2.权利要求1的装置，其中所述压机选自冲压机，液压机，气动压力机，移动式十字头压机和它们的组合。
3.权利要求1的装置，其中压缩工具是选自如下这些的物体：光学平面，具有平面型工作表面的物体，具有带图案的工作表面的物体，具有当圆柱体滚压在该电介质膜上时为电介质膜压花的工作表面的圆柱体，以及它们的组合。
4.权利要求1的装置，它包括至少2个截面直径比基片直径小的压缩工具的并行阵列，以便将多重图案或平面型区域压印到单个基片的不同部分上的电介质涂层上。
5.权利要求1的装置，其中所述承载体是柔顺性载体。
6.权利要求1的装置，其中所述承载体包括用于在压缩期间将所述基片保持在固定位置的工件夹具。
7.权利要求1的装置，其中基片和膜具有凸面和，压缩工具在装置中的定位应使得当压机将压缩工具推向基片和膜时在膜的中心进行初始接触。
8.权利要求1的装置，其中所述压缩工具有能够将平面型或带图案的压印痕转移到所述电介质膜上的工作表面。
9.权利要求1的装置，其中压缩工具包括用于将蒸汽或气体输送到压缩工具的工作表面上或从该工作表面上输出的至少一个通气孔，该通气孔包括在所述压缩工具的工作表面上的至少一个通孔，其中，该通孔穿过所述压缩工具连通到导管。
10.权利要求9的装置，其中所述通气孔包括在所述压缩工具的工作表面上开通并完全贯通该压缩工具的一个或多个通气入口，沿着所述压缩工具的工作表面走向的一个或多个通气通路，并且所述通气通路以可操作的方式连接于所述通气入口。
11.权利要求1的装置，其中所述压缩工具涂有非粘性防粘材料。
12.权利要求1的装置，进一步包括其上有电介质膜的基片，它处在压缩工具之下和由承载体支持。
13.包括在压缩期间释放所夹含的蒸汽或气体的至少一个通气孔的压缩工具，该通气孔包括在所述压缩工具的工作表面上的至少一个通孔，其中所述通孔穿过所述压缩工具连通到导管，该导管连通于大气或连通于气体或蒸汽收集系统。
14.将基片上的电介质膜平面化或形成图案的方法，包括
(a)将电介质膜前体施涂于基片上；
(b)在权利要求1的装置中通过施加足够的压力将压缩工具的工作表面的压印痕转移到涂层上来将该电介质膜平面化或形成图案
(c)在步骤(b)之前、过程中或之后将电介质膜凝胶化；
(d)固化该电介质膜。
15.权利要求14的方法，其中电介质膜前体被选择来形成纳米微孔硅石电介质膜。
16.权利要求15的方法，其中步骤(b)的压力经过调节可以将压缩工具的工作表面的压印痕转移，但不会显著妨碍纳米微孔硅石电介质膜的孔隙形成。
17.在由权利要求14的方法进行平面化或形成图案的基片上的电介质膜。
18.利用一种方法所形成的在基片上的平面化或形成图案的电介质硅石涂层，该方法包括：将包括硅型前体的组合物施涂于基片上而在该基片上形成涂层，然后进行以下步骤：
(a)让所施涂的涂层进行凝胶化或老化，
(b)用足够的压力让涂层与平面化用物体接触，以便将物体的压印痕转移到涂层上但不会显著妨碍所需要的纳米标度孔隙结构的形成，
(c)将平面化涂层与该平面化物体分开，
(d)固化该平面化的涂层；
其中步骤(a)-(d)是按照选自以下的顺序进行的
(a)，(b)，(c)和(d)；
(a)，(d)，(b)和(c)；
(b)，(a)，(d)和(c)；
(b)，(a)，(c)和(d)；和
(b)，(c)，(a)和(d)。
19.由一种方法形成的权利要求18的平面化或形成图案的电介质硅石涂层，其中硅型电介质前体选自烷氧基硅烷，烷基烷氧基硅烷，倍半硅氧烷，氢硅氧烷，氢有机基硅氧烷，氢倍半硅氧烷，乙酰氧基硅烷，卤代硅烷及其结合物。
20.由一种方法形成的权利要求19的平面化或形成图案的电介质硅石涂层，其中烷氧基硅烷包括              通式I其中R基团中的至少2个独立地是C1-C4烷氧基，和剩余者，如果有的话，独立地选自氢，烷基，苯基，卤素，和取代苯基。
21.由一种方法形成的权利要求18的平面化或形成图案的电介质硅石涂层，其中平面化用物体是具有从平整表面、曲面及其组合中选择的接触表面的物体，其中所述平面化物体具有所述弯曲的接触表面，进行所述接触步骤以使弯曲的接触表面利用滚动作用于基片。
22.由一种方法形成的权利要求21的平面化或形成图案的电介质硅石涂层，其中平面化用物体是具有包括涂层的接触表面的光学平面，该涂层选自非粘性防粘材料，透气性非粘性防粘材料，具有气体或蒸汽吸收性质的非粘性防粘材料，以及它们的结合物。
23.由一种方法形成的权利要求18的平面化或形成图案的电介质硅石涂层，其中硅石型前体组合物进一步包括老化促进剂或催化剂，其选自水，酸，碱，水和酸的结合物，水和碱的结合物。
24.由一种方法形成的权利要求18的平面化或形成图案的电介质硅石涂层，其中固化步骤(d)是通过在涂层与平面化用物体接触的同时加热涂层来进行的。
CN00815367A 1999-09-09 2000-09-11 用于集成电路平面化的改进装置和方法 Pending CN1387676A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/392,413 1999-09-09
US09/392,413 US6589889B2 (en) 1999-09-09 1999-09-09 Contact planarization using nanoporous silica materials
US09/549,659 US6407006B1 (en) 1999-09-09 2000-04-14 Method for integrated circuit planarization
US09/549,659 2000-04-14

Publications (1)

Publication Number Publication Date
CN1387676A true CN1387676A (zh) 2002-12-25

Family

ID=27013870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00815367A Pending CN1387676A (zh) 1999-09-09 2000-09-11 用于集成电路平面化的改进装置和方法

Country Status (7)

Country Link
US (1) US20010036749A1 (zh)
JP (1) JP2003509846A (zh)
CN (1) CN1387676A (zh)
AU (1) AU7367400A (zh)
CA (1) CA2384463A1 (zh)
MX (1) MXPA02002594A (zh)
WO (1) WO2001018860A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100516940C (zh) * 2006-01-13 2009-07-22 富士能株式会社 棱镜的制造方法、棱镜、光拾取器和液晶投影器
CN101048857B (zh) * 2004-10-27 2010-10-13 国际商业机器公司 用作金属间电介质的低k和超低k有机硅酸盐膜的疏水性的恢复
CN102602208A (zh) * 2012-02-28 2012-07-25 上海交通大学 一种全液压驱动辊型微细压印装置
CN106030686A (zh) * 2012-12-13 2016-10-12 康宁股份有限公司 玻璃和制备玻璃制品的方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6589889B2 (en) * 1999-09-09 2003-07-08 Alliedsignal Inc. Contact planarization using nanoporous silica materials
JP3927768B2 (ja) * 2000-11-17 2007-06-13 松下電器産業株式会社 半導体装置の製造方法
US20020164875A1 (en) * 2001-05-04 2002-11-07 Leong Lup San Thermal mechanical planarization in integrated circuits
AUPR725601A0 (en) * 2001-08-24 2001-09-20 Commonwealth Scientific And Industrial Research Organisation Strain gauges
DE10222499A1 (de) * 2002-05-22 2003-12-11 Bosch Gmbh Robert Verfahren zur Herstellung eines Bauteils, insbesondere eines thermischen Sensors, sowie thermischer Sensor
DE102004008442A1 (de) * 2004-02-19 2005-09-15 Degussa Ag Siliciumverbindungen für die Erzeugung von SIO2-haltigen Isolierschichten auf Chips
US20070164476A1 (en) * 2004-09-01 2007-07-19 Wei Wu Contact lithography apparatus and method employing substrate deformation
US7541826B2 (en) * 2005-05-13 2009-06-02 Kla-Tencor Corporation Compliant pad wafer chuck
JP4531661B2 (ja) * 2005-08-26 2010-08-25 東京エレクトロン株式会社 基板の処理方法及び基板の処理装置
JP5184188B2 (ja) * 2008-04-09 2013-04-17 株式会社ニューフレアテクノロジー 電子ビーム描画装置及び位置ずれ量補正方法
JP5466670B2 (ja) 2010-10-28 2014-04-09 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
CN103380481B (zh) * 2010-12-01 2018-04-06 1366科技公司 使用独立介入片由熔化材料制作半导体本体
JP5293983B1 (ja) * 2011-11-09 2013-09-18 独立行政法人科学技術振興機構 固体電子装置
JP6320812B2 (ja) * 2014-03-19 2018-05-09 株式会社東芝 圧力センサの製造方法、成膜装置及び熱処理装置
US10497564B1 (en) * 2017-07-17 2019-12-03 Northrop Grumman Systems Corporation Nano-imprinting using high-pressure crystal phase transformations
JP7299685B2 (ja) * 2018-10-11 2023-06-28 キヤノン株式会社 膜形成装置、膜形成方法および物品製造方法
KR102535126B1 (ko) * 2020-10-15 2023-05-22 (주)휴넷플러스 유체 가압을 이용한 반도체 집적소자의 평탄화 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179252A (en) * 1975-09-17 1979-12-18 Seufert Kunststoffverpackung G Apparatus for forming flexible fold lines in thermoplastic sheets and article so formed
NL7906117A (nl) * 1979-08-10 1981-02-12 Philips Nv Werkwijze en inrichting voor het vervaardigen van een kunststofinformatiedrager.
JPS58105444A (ja) * 1981-12-16 1983-06-23 Toppan Printing Co Ltd 高密度情報担体の製造方法
JPS6245045A (ja) * 1985-08-22 1987-02-27 Nec Corp 半導体装置の製造方法
DE3643914A1 (de) * 1986-12-22 1988-06-30 Zeiss Carl Fa Verfahren und vorrichtung zum laeppen bzw. polieren optischer flaechen
US5736424A (en) * 1987-02-27 1998-04-07 Lucent Technologies Inc. Device fabrication involving planarization
US5071603A (en) * 1987-12-14 1991-12-10 Kabushiki Kaisha Kobe Seiko Sho Method of controlling hydraulic press
JPH02125436A (ja) * 1988-11-04 1990-05-14 Nec Kagoshima Ltd ダイボンディング装置
JP2534944B2 (ja) * 1991-09-24 1996-09-18 アイダエンジニアリング株式会社 プレス機械
JPH06252113A (ja) * 1993-02-26 1994-09-09 Matsushita Electric Ind Co Ltd 半導体基板の平坦化方法
US5700180A (en) * 1993-08-25 1997-12-23 Micron Technology, Inc. System for real-time control of semiconductor wafer polishing
GB9321900D0 (en) * 1993-10-23 1993-12-15 Dobson Christopher D Method and apparatus for the treatment of semiconductor substrates
US5434107A (en) * 1994-01-28 1995-07-18 Texas Instruments Incorporated Method for planarization
JPH07285069A (ja) * 1994-04-18 1995-10-31 Shin Etsu Handotai Co Ltd 枚葉式研磨におけるウェーハのテーパ自動除去研磨方法と装置
US5710065A (en) * 1995-01-03 1998-01-20 Texas Instruments Incorporated Method and apparatus for breaking and separating dies from a wafer
EP0741001B1 (de) * 1995-05-04 2002-02-06 Gietz AG Präge-Druck- und Stanzmaschine
US6063714A (en) * 1995-11-16 2000-05-16 Texas Instruments Incorporated Nanoporous dielectric thin film surface modification
US5967030A (en) * 1995-11-17 1999-10-19 Micron Technology, Inc. Global planarization method and apparatus
US5895263A (en) * 1996-12-19 1999-04-20 International Business Machines Corporation Process for manufacture of integrated circuit device
JP2000005988A (ja) * 1998-04-24 2000-01-11 Ebara Corp 研磨装置
US6022812A (en) * 1998-07-07 2000-02-08 Alliedsignal Inc. Vapor deposition routes to nanoporous silica
JP4008586B2 (ja) * 1998-08-09 2007-11-14 エムテック株式会社 ワークのエッジの研摩装置
US5947027A (en) * 1998-09-08 1999-09-07 Motorola, Inc. Printing apparatus with inflatable means for advancing a substrate towards the stamping surface
US6121130A (en) * 1998-11-16 2000-09-19 Chartered Semiconductor Manufacturing Ltd. Laser curing of spin-on dielectric thin films

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101048857B (zh) * 2004-10-27 2010-10-13 国际商业机器公司 用作金属间电介质的低k和超低k有机硅酸盐膜的疏水性的恢复
CN100516940C (zh) * 2006-01-13 2009-07-22 富士能株式会社 棱镜的制造方法、棱镜、光拾取器和液晶投影器
CN102602208A (zh) * 2012-02-28 2012-07-25 上海交通大学 一种全液压驱动辊型微细压印装置
CN102602208B (zh) * 2012-02-28 2014-08-20 上海交通大学 一种全液压驱动辊型微细压印装置
CN106030686A (zh) * 2012-12-13 2016-10-12 康宁股份有限公司 玻璃和制备玻璃制品的方法

Also Published As

Publication number Publication date
AU7367400A (en) 2001-04-10
CA2384463A1 (en) 2001-03-15
WO2001018860A3 (en) 2002-01-17
WO2001018860A2 (en) 2001-03-15
JP2003509846A (ja) 2003-03-11
MXPA02002594A (es) 2002-08-30
US20010036749A1 (en) 2001-11-01

Similar Documents

Publication Publication Date Title
CN1387676A (zh) 用于集成电路平面化的改进装置和方法
US6407006B1 (en) Method for integrated circuit planarization
CN1146965C (zh) 硅烷基多纳米孔隙二氧化硅薄膜
CN1187799C (zh) 用于超大规模集成电路的经硅氧烷聚合物处理的纳米级多孔二氧化硅
CN1303619C (zh) 形成具有低介电常数的薄膜的方法
CN1236480C (zh) 多官能硅基低聚物/聚合物纳米孔二氧化硅薄膜的表面改性中的应用
CN105906660B (zh) 双氨基烷氧基硅烷化合物和使用其沉积含硅膜的方法
CN101060095A (zh) 形成受控的空隙的材料和方法
KR101596358B1 (ko) 폴리머층을 구비한 반도체 광전자 디바이스
TW574735B (en) Method of film formation on a semiconductor substrate and the insulating film formed thereby
TW586204B (en) Dual damascene structure and method of forming the same
CN1839468A (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
CN1615333A (zh) 用于照相平版印刷术的旋涂玻璃抗反射涂料
CN1681737A (zh) 多孔质薄膜的改质方法及被改质的多孔质薄膜及其用途
CN1735945A (zh) 气体层形成材料
JP6090547B2 (ja) 硬化性組成物、レジスト材料及びレジスト膜
CN1277952C (zh) 制备基体上的低介电纳米多孔薄膜的方法、一种制品和一种集成电路
TW524883B (en) Composition for film formation, process for producing composition for film formation, method of film formation, and silica-based film
CN1616468A (zh) 多官能环状硅氧烷化合物和由该化合物制备的硅氧烷基聚合物和用该聚合物制备介电薄膜的方法
CN101063818A (zh) 用于光刻技术加工的表面涂层
CN1902546A (zh) 填孔和光刻用的抗反射涂层及其制备方法
CN1210771C (zh) 半导体装置的制造方法
TW559946B (en) Process for producing semiconductor substrates and semiconductor substrates
CN1957020A (zh) 有机二氧化硅系膜及形成法、布线结构体、半导体装置及膜形成用组合物
KR20160134667A (ko) 산소 플라즈마 에칭용 레지스트 재료, 레지스트막 및 그것을 사용한 적층체

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication