JPS6245045A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6245045A JPS6245045A JP18530785A JP18530785A JPS6245045A JP S6245045 A JPS6245045 A JP S6245045A JP 18530785 A JP18530785 A JP 18530785A JP 18530785 A JP18530785 A JP 18530785A JP S6245045 A JPS6245045 A JP S6245045A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- wirings
- layer
- cured
- polyimide resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に層間膜とし
てポリイミド樹脂を使用した多層配線構造金有する半導
体装置の製造方法に関する。
てポリイミド樹脂を使用した多層配線構造金有する半導
体装置の製造方法に関する。
近年、ポリイミド膜を層間絶縁膜として用いた多層配線
構造の半導体装置が用いらｎている。こｌｒＬは、下層
の配線をパターンニングした後、ポリイミド樹脂溶液全
塗布して熱硬化し、この上に上層の配線層を形成するも
のでおる０ 〔発明が解決しようとする問題点〕 しかしながら、下層の配線にはその間隔が広い所と狭い
所とがあシ、このため、従来のポリイミド樹脂溶液を塗
布して熱硬化させ、層間膜を形成する方法では、下層配
線間の様々な間隔を実質的に平担にうめることはできな
いという欠点がある０〔問題点を解決するための手段〕 本発明の目的は、下地配線の間隔に関係なく、配線の段
差をポリイミド樹脂で平担化する方法を提供することに
あり、その特徴とすることは、ポリイミド系樹脂溶液を
塗布し、平板を押し付けながら加熱硬化させることにあ
る。
構造の半導体装置が用いらｎている。こｌｒＬは、下層
の配線をパターンニングした後、ポリイミド樹脂溶液全
塗布して熱硬化し、この上に上層の配線層を形成するも
のでおる０ 〔発明が解決しようとする問題点〕 しかしながら、下層の配線にはその間隔が広い所と狭い
所とがあシ、このため、従来のポリイミド樹脂溶液を塗
布して熱硬化させ、層間膜を形成する方法では、下層配
線間の様々な間隔を実質的に平担にうめることはできな
いという欠点がある０〔問題点を解決するための手段〕 本発明の目的は、下地配線の間隔に関係なく、配線の段
差をポリイミド樹脂で平担化する方法を提供することに
あり、その特徴とすることは、ポリイミド系樹脂溶液を
塗布し、平板を押し付けながら加熱硬化させることにあ
る。
次に１本発明について図面を参照して説明する０第１図
（Ａ）乃至（Ｅ）は本発明の一実施例を工程預に示した
縦断面図である０″ｊなわち、図示しない段数の素子領
域が形成さｎた半導体基板３を絶縁膜２で覆いその上に
１層目Ａｔ配線１を形成し（同図（Ａ））、Ｌかる後、
未硬化のポリイミド樹脂４を塗布する（同図（Ｂ））。
（Ａ）乃至（Ｅ）は本発明の一実施例を工程預に示した
縦断面図である０″ｊなわち、図示しない段数の素子領
域が形成さｎた半導体基板３を絶縁膜２で覆いその上に
１層目Ａｔ配線１を形成し（同図（Ａ））、Ｌかる後、
未硬化のポリイミド樹脂４を塗布する（同図（Ｂ））。
このとき、１層・目配線ｌの間隔の違いにより樹脂４の
表面には凹凸ができる。次に、同図（Ｃ）で示すように
１石英板５を２０ ｇ７ｃｍ’以下、本実施例では１０
ｇ／；−で樹脂４【押しつけ、その状態で２００℃程夏
でベークした後、さらに４００℃の高温ベークする。こ
の結果５表面が平担化された層間膜としての硬化ポリイ
ミド樹脂層６が形成さｎる。次に、２＃目のＡｔ配線８
ｔ−形成し、未硬化のポリイミド樹脂で覆い、前述と同
じようにして硬化ポリイミド膜７を形成する（同図（Ｅ
））。
表面には凹凸ができる。次に、同図（Ｃ）で示すように
１石英板５を２０ ｇ７ｃｍ’以下、本実施例では１０
ｇ／；−で樹脂４【押しつけ、その状態で２００℃程夏
でベークした後、さらに４００℃の高温ベークする。こ
の結果５表面が平担化された層間膜としての硬化ポリイ
ミド樹脂層６が形成さｎる。次に、２＃目のＡｔ配線８
ｔ−形成し、未硬化のポリイミド樹脂で覆い、前述と同
じようにして硬化ポリイミド膜７を形成する（同図（Ｅ
））。
以上説明した様に、本発明に、ポリイミド樹脂の上に平
担な板を押しつけ、２０ ｇ／ａｎ”以下の加重をかけ
ながら加熱ベータを行うことで、下地配線間隔の広さに
関係なく、完全に平担化さｎた層間絶縁膜が形成さｎる
。
担な板を押しつけ、２０ ｇ／ａｎ”以下の加重をかけ
ながら加熱ベータを行うことで、下地配線間隔の広さに
関係なく、完全に平担化さｎた層間絶縁膜が形成さｎる
。
第１図（Ａ）乃至（Ｅ）は１本発明の一実施例金示す工
程の縦断面図である。 １・・・・・・１層目Ａｔ配線、２・・・・・・５ｉＯ
１，３・・・・・・基板、４・・・・・・ポリイミド樹
脂、５・・・・・・石英板、６゜７・・・・・・平担化
さｎたポリイミド樹脂、８・・・・・・２層目Ａｔ配線
。 代理人 弁理士 内 原 、１゜（−・
程の縦断面図である。 １・・・・・・１層目Ａｔ配線、２・・・・・・５ｉＯ
１，３・・・・・・基板、４・・・・・・ポリイミド樹
脂、５・・・・・・石英板、６゜７・・・・・・平担化
さｎたポリイミド樹脂、８・・・・・・２層目Ａｔ配線
。 代理人 弁理士 内 原 、１゜（−・
Claims (1)
- 下層の配線導電層を未硬化のポリイミド系樹脂液で覆い
、平担な板を押しつけながら前記樹脂液を加熱硬化させ
、その上に上層の配線導電体を形成することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18530785A JPS6245045A (ja) | 1985-08-22 | 1985-08-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18530785A JPS6245045A (ja) | 1985-08-22 | 1985-08-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6245045A true JPS6245045A (ja) | 1987-02-27 |
Family
ID=16168565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18530785A Pending JPS6245045A (ja) | 1985-08-22 | 1985-08-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6245045A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5024969A (en) * | 1990-02-23 | 1991-06-18 | Reche John J | Hybrid circuit structure fabrication methods using high energy electron beam curing |
| JPH0718827U (ja) * | 1993-09-21 | 1995-04-04 | 株式会社名機製作所 | 熱硬化性樹脂用射出成形機における加熱筒の温度調節装置 |
| WO1995011521A1 (en) * | 1993-10-23 | 1995-04-27 | Christopher David Dobson | Method and apparatus for the planarization of layers on semiconductor substrates |
| EP0665580A2 (en) * | 1994-01-28 | 1995-08-02 | Texas Instruments Incorporated | Method and apparatus for global planarisation of a surface of a semiconductor wafer |
| WO2001018860A3 (en) * | 1999-09-09 | 2002-01-17 | Allied Signal Inc | Improved apparatus and methods for integrated circuit planarization |
| JP2002158221A (ja) * | 2000-11-17 | 2002-05-31 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2008168296A (ja) * | 2008-03-05 | 2008-07-24 | Dainippon Screen Mfg Co Ltd | 薄膜形成装置および方法 |
-
1985
- 1985-08-22 JP JP18530785A patent/JPS6245045A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5024969A (en) * | 1990-02-23 | 1991-06-18 | Reche John J | Hybrid circuit structure fabrication methods using high energy electron beam curing |
| JPH0718827U (ja) * | 1993-09-21 | 1995-04-04 | 株式会社名機製作所 | 熱硬化性樹脂用射出成形機における加熱筒の温度調節装置 |
| WO1995011521A1 (en) * | 1993-10-23 | 1995-04-27 | Christopher David Dobson | Method and apparatus for the planarization of layers on semiconductor substrates |
| EP0665580A2 (en) * | 1994-01-28 | 1995-08-02 | Texas Instruments Incorporated | Method and apparatus for global planarisation of a surface of a semiconductor wafer |
| EP0665580A3 (en) * | 1994-01-28 | 1997-03-05 | Texas Instruments Inc | Method and device for global planarization of the surface of a semiconductor wafer. |
| WO2001018860A3 (en) * | 1999-09-09 | 2002-01-17 | Allied Signal Inc | Improved apparatus and methods for integrated circuit planarization |
| JP2002158221A (ja) * | 2000-11-17 | 2002-05-31 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| EP1341224A1 (en) * | 2000-11-17 | 2003-09-03 | Matsushita Electric Industrial Co., Ltd. | Method for producing semiconductor device |
| EP1341224A4 (en) * | 2000-11-17 | 2005-01-26 | Matsushita Electric Ind Co Ltd | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE |
| US7273820B2 (en) | 2000-11-17 | 2007-09-25 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| JP2008168296A (ja) * | 2008-03-05 | 2008-07-24 | Dainippon Screen Mfg Co Ltd | 薄膜形成装置および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110428731A (zh) | 显示面板和显示面板的制备方法 | |
| JPS6245045A (ja) | 半導体装置の製造方法 | |
| US6130480A (en) | Structure for packaging semiconductor chip | |
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JPS608426Y2 (ja) | 半導体ウエハ−の保持基板 | |
| JPH03246937A (ja) | 半導体装置の製造方法 | |
| KR100683322B1 (ko) | 온도제어용 플레이트의 제조방법 | |
| JPS6125218Y2 (ja) | ||
| JPS568825A (en) | Semiconductor device | |
| JP2001043961A (ja) | 半導体ウエハーにおけるヒータ装置およびその製造方法 | |
| JPS6146056B2 (ja) | ||
| JPH03204994A (ja) | ポリイミド多層配線基板の製造方法 | |
| JPH0438158B2 (ja) | ||
| JPS58165364A (ja) | 三次元回路素子の製造方法 | |
| JPS61246908A (ja) | 磁気ヘツドの製造方法 | |
| JPS61194837A (ja) | 構造化された表面を電気絶縁し平らにする方法 | |
| JPS6321850A (ja) | 半導体装置の製造方法 | |
| JPH01307223A (ja) | レジスト硬化用ホットプレート | |
| JPS5814559A (ja) | 配線基板の製造方法 | |
| JPS62154758A (ja) | 半導体装置とその製造法 | |
| JPH03280492A (ja) | 多層絶縁膜の形成方法 | |
| JPH05291249A (ja) | 半導体装置の層間絶縁膜形成方法 | |
| JPH0273692A (ja) | 半導体集積回路装置 | |
| JPH01255565A (ja) | サーマルヘッド | |
| JPH03293728A (ja) | 半導体装置 |