JPH05291249A - 半導体装置の層間絶縁膜形成方法 - Google Patents
半導体装置の層間絶縁膜形成方法Info
- Publication number
- JPH05291249A JPH05291249A JP11832892A JP11832892A JPH05291249A JP H05291249 A JPH05291249 A JP H05291249A JP 11832892 A JP11832892 A JP 11832892A JP 11832892 A JP11832892 A JP 11832892A JP H05291249 A JPH05291249 A JP H05291249A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- substrate
- conductive layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、高い信頼性を確保できる半導体装
置の層間絶縁膜形成方法を提供することを目的とする。 【構成】 本発明は、基板６上に間隔を隔てて導電層１
及びこの導電層１上にのみ位置するフォトレジストを形
成し、基板６上における各導電層１の間に絶縁材を塗布
し、各導電層１上のフォトレジストを除去した後、基板
６上における各導電層１の間に塗布した絶縁材を焼成し
て層間絶縁膜３ａとし、基板１上の各導電層１及び層間
絶縁膜３ａを被覆する上部絶縁膜４を形成するものであ
る。これにより、配線接続の際の高い信頼性を確保でき
る。
置の層間絶縁膜形成方法を提供することを目的とする。 【構成】 本発明は、基板６上に間隔を隔てて導電層１
及びこの導電層１上にのみ位置するフォトレジストを形
成し、基板６上における各導電層１の間に絶縁材を塗布
し、各導電層１上のフォトレジストを除去した後、基板
６上における各導電層１の間に塗布した絶縁材を焼成し
て層間絶縁膜３ａとし、基板１上の各導電層１及び層間
絶縁膜３ａを被覆する上部絶縁膜４を形成するものであ
る。これにより、配線接続の際の高い信頼性を確保でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の層間絶縁
膜形成方法に関し、より詳しくは、配線層等により形成
される凹凸を平坦化する層間絶縁膜形成方法に関する。
膜形成方法に関し、より詳しくは、配線層等により形成
される凹凸を平坦化する層間絶縁膜形成方法に関する。
【０００２】
【従来の技術】半導体装置の製造に際して、配線層等に
より形成される凹凸を平坦化する層間絶縁膜形成方法と
して、従来ポリイミドやシラノール化合物を用いた塗布
法が採用されている。また、下地配線層等を形成する際
に用いたフォトレジストを残したまま成膜した後、フォ
トレジストを除去し、下地配線層上に膜を残さないよう
にしたリフトオフ法という平坦化法も用いられている。
より形成される凹凸を平坦化する層間絶縁膜形成方法と
して、従来ポリイミドやシラノール化合物を用いた塗布
法が採用されている。また、下地配線層等を形成する際
に用いたフォトレジストを残したまま成膜した後、フォ
トレジストを除去し、下地配線層上に膜を残さないよう
にしたリフトオフ法という平坦化法も用いられている。
【０００３】
【発明が解決しようとする課題】しかしながら、有機膜
による塗布法の場合、スルーホール形成時にくびれ等が
生じ形状がたる形になってしまうという問題があった。
また、無機膜による塗布法の場合、スルーホール側壁で
露出した無機膜の部分に吸湿が生じ、上層配線層がスル
ーホールの領域において湿気のためカバレジが低下して
信頼性の点で不十分になるという問題があった。
による塗布法の場合、スルーホール形成時にくびれ等が
生じ形状がたる形になってしまうという問題があった。
また、無機膜による塗布法の場合、スルーホール側壁で
露出した無機膜の部分に吸湿が生じ、上層配線層がスル
ーホールの領域において湿気のためカバレジが低下して
信頼性の点で不十分になるという問題があった。
【０００４】一方、リフトオフ法の場合、フォトレジス
トの耐熱性が低いため、低温条件でしか絶縁膜が形成で
きず、やはり信頼性の点で不十分になるという問題があ
った。
トの耐熱性が低いため、低温条件でしか絶縁膜が形成で
きず、やはり信頼性の点で不十分になるという問題があ
った。
【０００５】本発明は上記事情に基づいてなされたもの
であり、形成工程を改良し、高い信頼性を確保できる半
導体装置の層間絶縁膜形成方法を提供することを目的と
する。
であり、形成工程を改良し、高い信頼性を確保できる半
導体装置の層間絶縁膜形成方法を提供することを目的と
する。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めの本発明は、基板上に形成する導電層によって生じる
凹凸を平坦化する層間絶縁膜を形成する半導体装置の層
間絶縁膜形成方法において、前記基板上に間隔を隔てて
導電層及びこの導電層上にのみ位置するフォトレジスト
を形成する工程と、前記基板上における各導電層の間に
絶縁材を塗布する工程と、前記各導電層上のフォトレジ
ストを除去する工程と、前記基板上における各導電層の
間に塗布した絶縁材を焼成し層間絶縁膜とする工程と、
前記基板上の各導電層及び層間絶縁膜を被覆する上部絶
縁膜を形成する工程とからなることを特徴とするもので
ある。
めの本発明は、基板上に形成する導電層によって生じる
凹凸を平坦化する層間絶縁膜を形成する半導体装置の層
間絶縁膜形成方法において、前記基板上に間隔を隔てて
導電層及びこの導電層上にのみ位置するフォトレジスト
を形成する工程と、前記基板上における各導電層の間に
絶縁材を塗布する工程と、前記各導電層上のフォトレジ
ストを除去する工程と、前記基板上における各導電層の
間に塗布した絶縁材を焼成し層間絶縁膜とする工程と、
前記基板上の各導電層及び層間絶縁膜を被覆する上部絶
縁膜を形成する工程とからなることを特徴とするもので
ある。
【０００７】
【作用】上述した工程からなる本発明方法によれば、基
板上に形成した各導電層の間のみに層間絶縁膜が形成さ
れ、各導電層の上部には層間絶縁膜が存在することはな
いので凹凸が平坦化されるとともに、後の工程でスルー
ホールを上部絶縁膜に形成する際スルーホールの壁面に
絶縁材の塗布に基づく層間絶縁膜が表出することは皆無
となり、配線接続の際に高い信頼性を確保できる。
板上に形成した各導電層の間のみに層間絶縁膜が形成さ
れ、各導電層の上部には層間絶縁膜が存在することはな
いので凹凸が平坦化されるとともに、後の工程でスルー
ホールを上部絶縁膜に形成する際スルーホールの壁面に
絶縁材の塗布に基づく層間絶縁膜が表出することは皆無
となり、配線接続の際に高い信頼性を確保できる。
【０００８】
【実施例】以下に本発明の実施例を詳細に説明する。ま
ず、図１に示すように、絶縁材料、例えばシリコンによ
り形成した基板６上に、所定間隔を隔てて下地配線層と
して利用する導電層１及びこの導電層１上にのみ位置す
るフォトレジスト２を周知のフォトエッチングの手法を
用いて形成する。
ず、図１に示すように、絶縁材料、例えばシリコンによ
り形成した基板６上に、所定間隔を隔てて下地配線層と
して利用する導電層１及びこの導電層１上にのみ位置す
るフォトレジスト２を周知のフォトエッチングの手法を
用いて形成する。
【０００９】次に、図２に示すように、基板６上におけ
る各導電層１の間のみにボリイミド又はシラノール化合
物からなる絶縁材３を塗布する。
る各導電層１の間のみにボリイミド又はシラノール化合
物からなる絶縁材３を塗布する。
【００１０】次に、図３に示すように、現像処理により
導電層１上のフォトレジスト２を除去した後、摂氏３０
０乃至５００度の温度条件で絶縁材３を焼成し層間絶縁
膜３ａとする。これにより、各導電層１の間の凹部が無
くなり、平坦化される。
導電層１上のフォトレジスト２を除去した後、摂氏３０
０乃至５００度の温度条件で絶縁材３を焼成し層間絶縁
膜３ａとする。これにより、各導電層１の間の凹部が無
くなり、平坦化される。
【００１１】さらに、図４に示すように、基板６上の各
導電層１及び層間絶縁膜３ａを被覆する上部絶縁膜４を
ＣＶＤ法により形成する。
導電層１及び層間絶縁膜３ａを被覆する上部絶縁膜４を
ＣＶＤ法により形成する。
【００１２】以上の工程により、基板６上に形成した各
導電層１の間のみに層間絶縁膜３ａが形成され平坦化さ
れるとともに、各導電層１の上部には層間絶縁膜３ａが
存在することは無くなり、後の工程でスルーホールを上
部絶縁膜４に形成する際、スルーホールの壁面に絶縁材
３の塗布に基づく層間絶縁膜３ａが表出することは皆無
となり、スルーホールを利用した配線接続の高い信頼性
を確保できる。
導電層１の間のみに層間絶縁膜３ａが形成され平坦化さ
れるとともに、各導電層１の上部には層間絶縁膜３ａが
存在することは無くなり、後の工程でスルーホールを上
部絶縁膜４に形成する際、スルーホールの壁面に絶縁材
３の塗布に基づく層間絶縁膜３ａが表出することは皆無
となり、スルーホールを利用した配線接続の高い信頼性
を確保できる。
【００１３】本発明は、上述した実施例に限定されるも
のではなく、その要旨の範囲内で種々の変形が可能であ
る。
のではなく、その要旨の範囲内で種々の変形が可能であ
る。
【００１４】
【発明の効果】以上詳述した本発明によれば、基板上に
間隔を隔てて導電層及びこの導電層上にのみ位置するフ
ォトレジストを形成する工程と、基板上における各導電
層の間に絶縁材を塗布する工程と、各導電層上のフォト
レジストを除去する工程と、基板上における各導電層の
間に塗布した絶縁材を焼成し層間絶縁膜とする工程と、
基板上の各導電層及び層間絶縁膜を被覆する上部絶縁膜
を形成する工程とを設けたことにより、配線接続の高い
信頼性を確保できる半導体装置の層間絶縁膜形成方法を
提供することができる。
間隔を隔てて導電層及びこの導電層上にのみ位置するフ
ォトレジストを形成する工程と、基板上における各導電
層の間に絶縁材を塗布する工程と、各導電層上のフォト
レジストを除去する工程と、基板上における各導電層の
間に塗布した絶縁材を焼成し層間絶縁膜とする工程と、
基板上の各導電層及び層間絶縁膜を被覆する上部絶縁膜
を形成する工程とを設けたことにより、配線接続の高い
信頼性を確保できる半導体装置の層間絶縁膜形成方法を
提供することができる。
【図１】本発明の実施例の製造工程を示す断面図であ
る。
る。
【図２】本発明の実施例の製造工程を示す断面図であ
る。
る。
【図３】本発明の実施例の製造工程を示す断面図であ
る。
る。
【図４】本発明の実施例の製造工程を示す断面図であ
る。
る。
１ 導電層 ２ フォトレジスト ３ 絶縁材 ３ａ 層間絶縁膜 ４ 上部絶縁膜 ６ 基板
Claims (1)
- 【請求項１】 基板上に形成する導電層によって生じる
凹凸を平坦化する層間絶縁膜を形成する半導体装置の層
間絶縁膜形成方法において、前記基板上に間隔を隔てて
導電層及びこの導電層上にのみ位置するフォトレジスト
を形成する工程と、前記基板上における各導電層の間に
絶縁材を塗布する工程と、前記各導電層上のフォトレジ
ストを除去する工程と、前記基板上における各導電層の
間に塗布した絶縁材を焼成し層間絶縁膜とする工程と、
前記基板上の各導電層及び層間絶縁膜を被覆する上部絶
縁膜を形成する工程とからなることを特徴とする半導体
装置の層間絶縁膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11832892A JPH05291249A (ja) | 1992-04-10 | 1992-04-10 | 半導体装置の層間絶縁膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11832892A JPH05291249A (ja) | 1992-04-10 | 1992-04-10 | 半導体装置の層間絶縁膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291249A true JPH05291249A (ja) | 1993-11-05 |
Family
ID=14733951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11832892A Withdrawn JPH05291249A (ja) | 1992-04-10 | 1992-04-10 | 半導体装置の層間絶縁膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291249A (ja) |
-
1992
- 1992-04-10 JP JP11832892A patent/JPH05291249A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| KR930020669A (ko) | 고집적 반도체장치 및 그 제조방법 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPH05291249A (ja) | 半導体装置の層間絶縁膜形成方法 | |
| JP3259363B2 (ja) | 半導体装置のボンディングパッド構造の形成方法 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS6321850A (ja) | 半導体装置の製造方法 | |
| JP3328430B2 (ja) | 半導体素子の多層配線形成方法 | |
| JPH0428229A (ja) | コンタクトホールの形成方法およびエッチング装置 | |
| JPS6322067B2 (ja) | ||
| JP3348324B2 (ja) | 半導体装置の製造方法 | |
| JP2755263B2 (ja) | 半導体装置の製造方法 | |
| JPH0337857B2 (ja) | ||
| JPH02285659A (ja) | 半導体装置 | |
| JPS62271453A (ja) | 半導体素子の製造方法 | |
| JPS6118341B2 (ja) | ||
| JPH04283944A (ja) | 半導体装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPS61256642A (ja) | 半導体装置 | |
| JPS6334956A (ja) | 半導体装置の製造方法 | |
| JPH01185946A (ja) | 半導体装置の製造方法 | |
| JPS59148348A (ja) | 半導体装置およびその製造方法 | |
| JPH0448634A (ja) | 半導体装置の製造方法 | |
| JPH04109655A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |