JPH04283944A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04283944A JPH04283944A JP4799291A JP4799291A JPH04283944A JP H04283944 A JPH04283944 A JP H04283944A JP 4799291 A JP4799291 A JP 4799291A JP 4799291 A JP4799291 A JP 4799291A JP H04283944 A JPH04283944 A JP H04283944A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- via hole
- sidewall
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000011229 interlayer Substances 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】 本発明は半導体装置の製造方
法に関する。
法に関する。
【0002】
【従来の技術】 LSIの高集積化に伴い、多層配線
技術は必要不可欠である。現在、2層配線技術までが、
量産化され、実用に至っている。今後2層あるいは3層
以上の多層配線を行うには、配線の断線あるいは短絡等
の防止が大きな課題である。すなわち、層間絶縁膜は絶
縁性が高いことが必要なことはもちろん凹凸のある下地
を滑らかに覆う、いわゆるステップカバレージを良くし
て、均一な厚さを得るには各層の平坦化が有効である。 たとえば、CVD法等によって形成された絶縁膜とSO
G(Spin On Glass )等のコーティング
による絶縁膜の組合せにより形成されている。
技術は必要不可欠である。現在、2層配線技術までが、
量産化され、実用に至っている。今後2層あるいは3層
以上の多層配線を行うには、配線の断線あるいは短絡等
の防止が大きな課題である。すなわち、層間絶縁膜は絶
縁性が高いことが必要なことはもちろん凹凸のある下地
を滑らかに覆う、いわゆるステップカバレージを良くし
て、均一な厚さを得るには各層の平坦化が有効である。 たとえば、CVD法等によって形成された絶縁膜とSO
G(Spin On Glass )等のコーティング
による絶縁膜の組合せにより形成されている。
【0003】たとえば、図4は従来の方法により形成さ
れた半導体装置の模式的断面図である。周知のLOCO
S プロセスおよびSiゲートプロセスにより、基板2
0上の酸化膜上に形成された、第1ゲート24上に酸化
膜を形成する。その酸化膜上および所定の第1ゲート2
4上の酸化膜上に形成された第2ゲート25上に層間絶
縁膜21を形成する。その後、その層間絶縁膜21上の
所定部分を開口し、その後全面に第1のメタル23を形
成する。 その後、その第1のメタル23上全面に層間絶縁膜26
を形成し、ここでこの層間絶縁膜26上の凹凸を平坦化
するためにSOG22をその層間絶縁膜26上に堆積さ
せる。その後、このように平坦化された層間絶縁膜26
およびSOG22上に次の層間絶縁膜27を形成する。 その後、所定の層間絶縁膜27および層間絶縁膜26を
開口し、ビアーホール28を形成し、その後そのビアー
ホール28上および層間絶縁膜27上に第2のメタル2
9を形成する。
れた半導体装置の模式的断面図である。周知のLOCO
S プロセスおよびSiゲートプロセスにより、基板2
0上の酸化膜上に形成された、第1ゲート24上に酸化
膜を形成する。その酸化膜上および所定の第1ゲート2
4上の酸化膜上に形成された第2ゲート25上に層間絶
縁膜21を形成する。その後、その層間絶縁膜21上の
所定部分を開口し、その後全面に第1のメタル23を形
成する。 その後、その第1のメタル23上全面に層間絶縁膜26
を形成し、ここでこの層間絶縁膜26上の凹凸を平坦化
するためにSOG22をその層間絶縁膜26上に堆積さ
せる。その後、このように平坦化された層間絶縁膜26
およびSOG22上に次の層間絶縁膜27を形成する。 その後、所定の層間絶縁膜27および層間絶縁膜26を
開口し、ビアーホール28を形成し、その後そのビアー
ホール28上および層間絶縁膜27上に第2のメタル2
9を形成する。
【0004】
【発明が解決しようとする課題】 ところで、上述し
た従来例では配線間の導通をとるためにビアーホールを
形成するが、このビアーホールの側壁にSOG等の50
0℃前後の低温もしくは(高)真空システム中において
Out Gas を発生する材料が露出状態であると、
さらにその上層配線を形成する際、そのOut Gas
により、下層の配線材の表面層が変質する。その結果、
配線抵抗が高くなり、時には導通不良となるという問題
がある。
た従来例では配線間の導通をとるためにビアーホールを
形成するが、このビアーホールの側壁にSOG等の50
0℃前後の低温もしくは(高)真空システム中において
Out Gas を発生する材料が露出状態であると、
さらにその上層配線を形成する際、そのOut Gas
により、下層の配線材の表面層が変質する。その結果、
配線抵抗が高くなり、時には導通不良となるという問題
がある。
【0005】本発明は以上の点を鑑み、ビアーホール特
性すなわち配線間特性の安定な半導体装置を製造する方
法を提供することをその目的とする。
性すなわち配線間特性の安定な半導体装置を製造する方
法を提供することをその目的とする。
【0006】
【課題を解決するための手段】 本発明の半導体装置
の製造方法は、基板上に複数のゲートを形成した後、そ
の基板およびゲート群上に第1層間絶縁膜を形成し、そ
の後ゲート群のうち所定のゲート直上を開口した後、そ
の開口部および上記第1層間絶縁膜上に第1メタルを堆
積し、その後その第1メタル上にエッチングストッパを
形成した後、続いて第2層間絶縁膜を形成し、その後そ
の第2層間絶縁膜上に平坦化膜を形成し、その後その平
坦化された第2層間絶縁膜上に第3層間絶縁膜を形成し
た後、エッチングにより所定のエッチングストッパ直上
にビアホールを形成し、その後そのビアホール内および
上記第3層間絶縁膜上にサイドウォール用絶縁膜を形成
した後、上記ビアホール内の側壁にサイドウォール用絶
縁膜が残存するようそのサイドウォール用絶縁膜をエッ
チングすることを特徴としている。
の製造方法は、基板上に複数のゲートを形成した後、そ
の基板およびゲート群上に第1層間絶縁膜を形成し、そ
の後ゲート群のうち所定のゲート直上を開口した後、そ
の開口部および上記第1層間絶縁膜上に第1メタルを堆
積し、その後その第1メタル上にエッチングストッパを
形成した後、続いて第2層間絶縁膜を形成し、その後そ
の第2層間絶縁膜上に平坦化膜を形成し、その後その平
坦化された第2層間絶縁膜上に第3層間絶縁膜を形成し
た後、エッチングにより所定のエッチングストッパ直上
にビアホールを形成し、その後そのビアホール内および
上記第3層間絶縁膜上にサイドウォール用絶縁膜を形成
した後、上記ビアホール内の側壁にサイドウォール用絶
縁膜が残存するようそのサイドウォール用絶縁膜をエッ
チングすることを特徴としている。
【0007】
【作用】 ビアーホール内の側壁にサイドウォールを
形成したから、層間絶縁膜からのOut Gas の発
生を抑制する。したがって、Out Gasによる配線
材の変質がなく、ビアーホール特性は安定する。また、
エッチングストッパを形成したので、ビアーホールを形
成する際にエッチングが下層配線に及ぶことがない。
形成したから、層間絶縁膜からのOut Gas の発
生を抑制する。したがって、Out Gasによる配線
材の変質がなく、ビアーホール特性は安定する。また、
エッチングストッパを形成したので、ビアーホールを形
成する際にエッチングが下層配線に及ぶことがない。
【0008】
【実施例】 図1乃至図3は、本発明実施例を経時的
に示す模式断面図である。以下、図面に基づいて本発明
実施例を説明する。周知のLOCOS プロセスおよび
Siゲートプロセスにより、基板1上の所定の酸化膜上
に第1ゲート4を形成する。その後その第1ゲート4お
よび基板1上の酸化膜全面に酸化膜を形成する。その後
、所定部分に第2ゲート5を形成する。その酸化膜上お
よび第2ゲート5上に第1層間絶縁膜2を形成する。そ
の後、その第1層間絶縁膜2上の所定部分を開口し、そ
の後、全面に第1メタル3を形成する〔図1(A)〕。
に示す模式断面図である。以下、図面に基づいて本発明
実施例を説明する。周知のLOCOS プロセスおよび
Siゲートプロセスにより、基板1上の所定の酸化膜上
に第1ゲート4を形成する。その後その第1ゲート4お
よび基板1上の酸化膜全面に酸化膜を形成する。その後
、所定部分に第2ゲート5を形成する。その酸化膜上お
よび第2ゲート5上に第1層間絶縁膜2を形成する。そ
の後、その第1層間絶縁膜2上の所定部分を開口し、そ
の後、全面に第1メタル3を形成する〔図1(A)〕。
【0009】次に、第1メタル3上全面にエッチングス
トッパ6を形成する。このエッチングストッパ6は、後
の工程でエッチングによりビアーホールを形成するとき
のストッパとなるもので、たとえばTiN,TiW,W
Six 等の導電体を用いる。このエッチングストッパ
6の存在により、下層配線材料がエッチングされやすい
ものであってもエッチングされない。〔図1(B)〕。
トッパ6を形成する。このエッチングストッパ6は、後
の工程でエッチングによりビアーホールを形成するとき
のストッパとなるもので、たとえばTiN,TiW,W
Six 等の導電体を用いる。このエッチングストッパ
6の存在により、下層配線材料がエッチングされやすい
ものであってもエッチングされない。〔図1(B)〕。
【0010】次に、エッチングストッパ6上面に第2層
間絶縁膜7を形成する。その後、第2層間絶縁膜7上に
SOG(Spin On Glass)を堆積し、第2
層間絶縁膜7を平坦化する〔図1(C)〕。次に、SO
Gおよび第2層間絶縁膜7上に第3層間絶縁膜9を形成
する〔図2(D)〕。
間絶縁膜7を形成する。その後、第2層間絶縁膜7上に
SOG(Spin On Glass)を堆積し、第2
層間絶縁膜7を平坦化する〔図1(C)〕。次に、SO
Gおよび第2層間絶縁膜7上に第3層間絶縁膜9を形成
する〔図2(D)〕。
【0011】次に、配線間の導通をとるために所定の第
3層間絶縁膜9および第2層間絶縁膜7の穴開けを行い
、ビアーホール10を形成する。その後、その全面にサ
イドウォール用絶縁膜11をCVD法等により成膜する
。このサイドウォール用絶縁膜11はOut Gas
が発生しない材料を用いる〔図2(E)〕。次に、ドラ
イエッチングにより、全面をエッチバックをし、ビアー
ホール10の側壁にサイドウォール11aを形成する。 このエッチバックの際、下層配線はエッチングされない
こと、すなわち、サイドウォール用絶縁膜11と下層配
線はドライエッチング時には充分な選択比であることが
必要である。また、本実施例では上述したようにあらか
じめ下層配線の表面上にエッチングストッパ6を成膜し
てあるのて、下層配線材料がエッチングされやすい材料
でも所望のエッチングによりサイドウォール11aを形
成できる〔図2(F)〕。
3層間絶縁膜9および第2層間絶縁膜7の穴開けを行い
、ビアーホール10を形成する。その後、その全面にサ
イドウォール用絶縁膜11をCVD法等により成膜する
。このサイドウォール用絶縁膜11はOut Gas
が発生しない材料を用いる〔図2(E)〕。次に、ドラ
イエッチングにより、全面をエッチバックをし、ビアー
ホール10の側壁にサイドウォール11aを形成する。 このエッチバックの際、下層配線はエッチングされない
こと、すなわち、サイドウォール用絶縁膜11と下層配
線はドライエッチング時には充分な選択比であることが
必要である。また、本実施例では上述したようにあらか
じめ下層配線の表面上にエッチングストッパ6を成膜し
てあるのて、下層配線材料がエッチングされやすい材料
でも所望のエッチングによりサイドウォール11aを形
成できる〔図2(F)〕。
【0012】次に、第3層間絶縁膜9上およびビアーホ
ール10内に第2メタル12を形成する〔図2(G)〕
。
ール10内に第2メタル12を形成する〔図2(G)〕
。
【0013】
【発明の効果】 以上説明したように、本発明によれ
ば、ビアーホールの側壁にサイドウォールを形成するの
で、SOG等が側壁に露出することがなく、Out G
as が発生することもない。したがって、Out G
as により下層配線材の表面層の変質がおこることが
ない。この結果、ビアーホールの特性は安定し、断線や
短絡等のない優れた配線間の特性をもつ半導体装置を得
ることができ、さらに高集積化を実現することができる
。
ば、ビアーホールの側壁にサイドウォールを形成するの
で、SOG等が側壁に露出することがなく、Out G
as が発生することもない。したがって、Out G
as により下層配線材の表面層の変質がおこることが
ない。この結果、ビアーホールの特性は安定し、断線や
短絡等のない優れた配線間の特性をもつ半導体装置を得
ることができ、さらに高集積化を実現することができる
。
【図1】 本発明実施例を経時的に示す模式断面図
【
図2】 本発明実施例を経時的に示す模式断面図
図2】 本発明実施例を経時的に示す模式断面図
【図
3】 本発明実施例を経時的に示す模式断面図
3】 本発明実施例を経時的に示す模式断面図
【図4
】 従来例を説明する模式断面図
】 従来例を説明する模式断面図
1・・・・基板
2・・・・第1層間絶縁膜
3・・・・第1メタル
4・・・・第1ゲート
5・・・・第2ゲート
6・・・・エッチングストッパ
7・・・・第2層間絶縁膜
8・・・・SOG
9・・・・第3層間絶縁膜
10・・・・ビアーホール
11・・・・サイドウォール用絶縁膜
11a・・・・サイドウォール
12・・・・第2メタル
Claims (1)
- 【請求項1】 基板上に複数のゲートを形成した後、
その基板およびゲート群上に第1層間絶縁膜を形成し、
その後ゲート群のうち所定のゲート直上を開口した後、
その開口部および上記第1層間絶縁膜上に第1メタルを
堆積し、その後その第1メタル上にエッチングストッパ
を形成した後、続いて第2層間絶縁膜を形成し、その後
その第2層間絶縁膜上に平坦化膜を形成し、その後その
平坦化された第2層間絶縁膜上に第3層間絶縁膜を形成
した後、エッチングにより所定のエッチングストッパ直
上にビアホールを形成し、その後そのビアホール内およ
び上記第3層間絶縁膜上にサイドウォール用絶縁膜を形
成した後、上記ビアホール内の側壁にサイドウォール用
絶縁膜が残存するようそのサイドウォール用絶縁膜をエ
ッチングする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4799291A JPH04283944A (ja) | 1991-03-13 | 1991-03-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4799291A JPH04283944A (ja) | 1991-03-13 | 1991-03-13 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04283944A true JPH04283944A (ja) | 1992-10-08 |
Family
ID=12790817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4799291A Pending JPH04283944A (ja) | 1991-03-13 | 1991-03-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04283944A (ja) |
-
1991
- 1991-03-13 JP JP4799291A patent/JPH04283944A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04346224A (ja) | バリヤメタル構造の形成方法 | |
JPH10163198A (ja) | 半導体装置およびその製造方法 | |
JPH04283944A (ja) | 半導体装置の製造方法 | |
JP3097839B2 (ja) | 半導体装置およびその製造方法 | |
JP3123512B2 (ja) | 半導体装置及びその製造方法 | |
JPH1140666A (ja) | 半導体集積回路装置 | |
KR100315455B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR960014462B1 (ko) | 다층 금속배선 형성 방법 | |
KR0168164B1 (ko) | 반도체 소자의 제조방법 | |
JPH02284447A (ja) | 半導体装置の製造方法 | |
KR100214067B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
KR920000629B1 (ko) | 에치백 공정을 이용한 반도체 장치의 제조방법 | |
JPH05160126A (ja) | 多層配線形成法 | |
JPH0878518A (ja) | 半導体装置の製造方法 | |
JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
JPH0448634A (ja) | 半導体装置の製造方法 | |
JPH01135044A (ja) | 半導体装置 | |
JPH06236931A (ja) | 配線構造及びその製造方法 | |
JPH03270007A (ja) | 半導体装置の製造方法 | |
JPS6132555A (ja) | 多層配線構造の形成方法 | |
JPH0488634A (ja) | 薄膜配線の形成方法 | |
JPS60161623A (ja) | 半導体装置の製造方法 | |
JPS59215747A (ja) | 半導体装置の製造方法 | |
JPH0927492A (ja) | 半導体装置の製造方法 | |
JPH10199975A (ja) | 多層配線構造の半導体装置の製造方法 |