JPS61194837A - 構造化された表面を電気絶縁し平らにする方法 - Google Patents

構造化された表面を電気絶縁し平らにする方法

Info

Publication number
JPS61194837A
JPS61194837A JP61032661A JP3266186A JPS61194837A JP S61194837 A JPS61194837 A JP S61194837A JP 61032661 A JP61032661 A JP 61032661A JP 3266186 A JP3266186 A JP 3266186A JP S61194837 A JPS61194837 A JP S61194837A
Authority
JP
Japan
Prior art keywords
photoresist
structured
polyimide
entire surface
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61032661A
Other languages
English (en)
Inventor
ゲルハルト、ベル
アルフレート、ピヒラー
ホルスト、パコニーク
クルト、プレーネルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS61194837A publication Critical patent/JPS61194837A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Drying Of Semiconductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、構造が作られている物体表面を電気絶縁し
平らにする方法に関テるものである。
〔従来の技術〕
マイクロエトロニクス回路においてはしばしば複数の溝
造化面を重ね合わせて設けることが必要となる。この場
合各構造相互が充分絶縁されていることが前提条件とな
る。同時に下に置かれる構造には鋭いエツジがないよう
にしなければならない。
このような場合にフォトレジスト塗料を使用することは
公知であるが、それにはエツジ部分の被ｆｙ１．が充分
でないという欠点がある。下側の構造のステップが充分
被覆されていることも絶縁分離作用のため必要である。
更に構造を所定の層厚をもって９０４以上の平坦度をも
って平らにすることも必要である。
〔発明が解決しようとする問題点〕
この発明の目的は、冒如に挙げた方法を改良して所望の
側面角をもって平らにすると同時に各構造面の間の良好
な絶縁分離が達成されるようにすることである。この発
明の方法によれば物体表面に設けられる層に作られた構
造のエツジが所定の側面角を持つと同時Ｃ：？＃らかな
稜角と平滑表面とを示さなければならない。
〔問題点の解決手段〕
この目的は構造化された表面特に導電面を有機ポリマー
、例えばポリイミドとフォトレジストで被覆することに
よって達成される。このポリマーは次の特性な示すこと
が必要である。
ａ）ある温度範囲で耐熱性である； ｂ）高真空に耐える； Ｃ）良い電気絶縁性を示す； ｄ）有機ならびに無機のエツチングマスクを使用するフ
ォト・エツチングによって構造化が可能である。
この発明の実施態様は特許請求の範囲第２項、第３項に
示されている。
〔発明の効果〕
この発明の方法によりステップ部分の被覆が良好になる
と同時にその平坦化が達成される。
〔実施例〕
図面についてこの発明の詳細な説明する。
図面は半導体デバイスの回路構造表面をポリイミド層と
フォトレジスト層で被覆する際の種々の工程段階な示す
。
第１図において２は基板であり、その上に回路構造ｌが
作られている。この回路構造は例えばフィルと配線から
構成される。この回路構造の上に第２図に示すようにポ
リイミドの前駆体から成る絶縁輸３が設けられる。以後
の工程には第２ａ図乃至第２ｃ図に示すものと第３図乃
至第５図に示すものとの二つが可能である。
％　２　ａ図においては第２図の構造がフォトレジスト
層４で覆われる。続いて適当なマスクを通して光照射し
、露光した個所でフォトレジストとポリイミドを溶剤に
よって除去する。この状態を第２ｂ図に示す。続いてポ
リイミド前駆体を侵さない別の溶剤を使用してフォトレ
ジストを除去する。
次の工程段でポリイミド前駆体を温度処理して不溶性の
最終段に移した後、新たにフォトレジスト１曽５を設は
第６図の状態にする。このフォトレジスト層は残されて
いる構造不平坦性を必要とする程度まで平坦化するｎ第
７図に示したフオトレジス）ＩＮの構造化処理はそれま
でに構造化されているポリイミド層のエツジが充分フォ
トレジストで覆われるように実施される。続く焼戻し処
理によリポシマー前駒体は安定なポリマー段に移される
（第８図）。一方フオドレジストはこの処理中ある程度
塑性流れを生ずるが、その程度はレジスト層の厚さ、基
板表面の構造構成およびフォトレジスト層とポリイミド
層のエツジ間の間隔に関係する。これによって特定の側
面角が規定される外にフォトレジストの流れによって構
造のエツジと表面が極めて平滑になる。
第３図以下に示す第二の方法では、第２図のポリイミド
前駆体が適当な熱処理（環状化処理）によって岐路段階
に移される。これによって作られたポリイミドは耐熱性
と耐真空性が極めて優れている外に高い電気絶縁性を示
す。これによって構造エツジ部の被覆が著しく改善され
る。
第３図に続いて例えばＳ　ｉ　Ｏ，の無機材エツチング
マスク６が構造化表面Ｃ二股けられる。フォトレジスト
層のとりつけ、光照射および構造化ならびに無機材マス
クのエツチング後フォトレジストが再度除去され第４図
の構造となる。
次いで乾式エツチングによりポリイミドに構造が作られ
第５図に示すようｉ；なる。これに上記の第６図から第
８図に亘る工程段が続く。
ポリイミドの構造化は第−法のように前駆体において有
機材エツチングマスク（フォトレジストマスク）と適当
なエツチング剤による外に、第二法のように最終段にお
いて無機材エツチングマスクと乾式エツチング（：よっ
て行うことが可能である。
この発明の方法においてはフォトレジストとポリイミド
の優れた特性が糾合わされて所定の要求を満たすことが
できるのである。
【図面の簡単な説明】
第１図ないし第８図はこの発明による方法を実施する際
のいくつかの段階においての処理物の断面形状を示すも
ので、途中の第２ａ図からｉ２ｃ図までは第−法であり
、第３因から第５図までは第二法である。 １・・・１路構造、　２・・・基板、　　３・・・絶縁
層、　　４，５・・・フォトレジスト層、　　６　・・
　エツチングマスク。 ＩＧ６ ↓ ＩＧ７ ↓ ＩＧ８ ＩＧＩ ↓ ＩＧ２ ＩＧ３ ↓ ＩＧ４ ↓ ｌＧ５ １己セ三９１ ”ＩＧ２ａ へ ↓ ＩＧ２ｂ ↓ ＩＧ２ｃ ↓ ＩＧ６

Claims (1)

  1. 【特許請求の範囲】 １）構造化された表面（１）を二段階被覆工程において
    有機ポリマー層（３）とフォトレジスト層（４）で被覆
    することを特徴とする構造化表面を電気絶縁し平らにす
    る方法。 ２）表面（１）にポリイミド前駆体（３）を全面的に塗
    布しフォトレジスト層（４）で全面的に覆うこと、フォ
    トレジストとポリイミド材を光照射し構造化した後フォ
    トレジストを除去してポリイミド材を最終段階に移行さ
    せ、新たにフォトレジスト（５）を大きな面積に亘つて
    設け、構造化し焼戻し処理を行うことを特徴とする特許
    請求の範囲第１項記載の方法。 ３）表面（１）にポリイミド前駆体（３）を全面的に塗
    布しこれに焼戻し処理を行うこと、続いてエッチングマ
    スク（６）となる無機材を全面的にとりつけて乾式エッ
    チングによりそれに構造を作ること、その上に新たにフ
    ォトレジスト（５）を大きな面積に亘つて設けて構造化
    し、焼戻し処理を行うことを特徴とする特許請求の範囲
    第１項記載の方法。
JP61032661A 1985-02-22 1986-02-17 構造化された表面を電気絶縁し平らにする方法 Pending JPS61194837A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3506356.4 1985-02-22
DE3506356 1985-02-22

Publications (1)

Publication Number Publication Date
JPS61194837A true JPS61194837A (ja) 1986-08-29

Family

ID=6263357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61032661A Pending JPS61194837A (ja) 1985-02-22 1986-02-17 構造化された表面を電気絶縁し平らにする方法

Country Status (3)

Country Link
US (1) US4693780A (ja)
EP (1) EP0192269A1 (ja)
JP (1) JPS61194837A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013171601A (ja) * 2012-02-20 2013-09-02 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブ、および、サスペンション用基板の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW559878B (en) * 2002-08-12 2003-11-01 Nanya Technology Corp Method and structure to prevent defocus of wafer edge

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL134388C (ja) * 1964-05-15 1900-01-01
GB1230421A (ja) * 1967-09-15 1971-05-05
US3669733A (en) * 1969-12-12 1972-06-13 Rca Corp Method of making a thick-film hybrid circuit
JPS5421073B2 (ja) * 1974-04-15 1979-07-27
DE2541624C2 (de) * 1975-09-18 1982-09-16 Ibm Deutschland Gmbh, 7000 Stuttgart Wässrige Ätzlösung und Verfahren zum Ätzen von Polymerfilmen oder Folien auf Polyimidbasis
JPS5425178A (en) * 1977-07-27 1979-02-24 Fujitsu Ltd Manufacture for semiconductor device
JPS5945463B2 (ja) * 1977-07-28 1984-11-06 新東工業株式会社 定盤装置の移し替え装置
JPS54158183A (en) * 1978-06-05 1979-12-13 Oki Electric Ind Co Ltd Manufacture of semiconductor device
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
IE52971B1 (en) * 1979-07-23 1988-04-27 Fujitsu Ltd Method of manufacturing a semiconductor device wherein first and second layers are formed
JPS5850417B2 (ja) * 1979-07-31 1983-11-10 富士通株式会社 半導体装置の製造方法
JPS57130430A (en) * 1981-02-06 1982-08-12 Nippon Telegr & Teleph Corp <Ntt> Pattern formation
CA1169022A (en) * 1982-04-19 1984-06-12 Kevin Duncan Integrated circuit planarizing process
DE3234907A1 (de) * 1982-09-21 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten schaltung
JPS59191353A (ja) * 1983-04-15 1984-10-30 Hitachi Ltd 多層配線構造を有する電子装置
JPS6045057A (ja) * 1983-08-23 1985-03-11 Toshiba Corp 固体撮像装置の製造方法
US4470874A (en) * 1983-12-15 1984-09-11 International Business Machines Corporation Planarization of multi-level interconnected metallization system
JPS60185289A (ja) * 1984-03-03 1985-09-20 Fujitsu Ltd 磁気バブルメモリ素子の製造方法
US4613404A (en) * 1984-11-16 1986-09-23 Fuji Photo Film Co., Ltd. Materials which exhibit a surface active effect with vacuum baked photoresists and method of using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013171601A (ja) * 2012-02-20 2013-09-02 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブ、および、サスペンション用基板の製造方法

Also Published As

Publication number Publication date
EP0192269A1 (de) 1986-08-27
US4693780A (en) 1987-09-15

Similar Documents

Publication Publication Date Title
CA1175158A (en) Planar thin film transistors, transistor arrays, and a method of making the same
US3615949A (en) Crossover for large scale arrays
US4328263A (en) Method of manufacturing semiconductor devices using lift-off technique
JPH1056060A (ja) 半導体装置の製造方法
JPH01185947A (ja) 半導体装置製造方法
JPS61194837A (ja) 構造化された表面を電気絶縁し平らにする方法
JPH02285659A (ja) 半導体装置
JPH02235359A (ja) 多層配線形成方法
JP2877151B2 (ja) 半導体装置の製造方法
KR940004750A (ko) 스핀 온 클래스(sog)막을 이용한 콘택 제조방법
KR910000807Y1 (ko) 반도체소자의 다층배선구조
JPH03108798A (ja) 多層配線基板およびその製造方法
JPS62177943A (ja) 多層配線構造の製造方法
JPS6378552A (ja) スル−ホ−ルの形成方法
KR0147648B1 (ko) 반도체 장치의 층간절연층 평탄화방법
JPS60111441A (ja) 半導体装置のコンタクトホ−ルの形成方法
JPS59114824A (ja) 半導体装置の平坦化方法
JPS568825A (en) Semiconductor device
JPS57173958A (en) Semiconductor ic device
KR950021353A (ko) 반도체 소자의 층간 절연막 평탄화 방법
JPS57197837A (en) Manufacture of semiconductor device
JPS61136245A (ja) 半導体装置の製造方法
JPS61183931A (ja) 絶縁膜表面の平坦化方法
JPH02268437A (ja) 半導体装置の製造方法
JPS6386544A (ja) 半導体装置の製造方法