JPS61183931A - 絶縁膜表面の平坦化方法 - Google Patents

絶縁膜表面の平坦化方法

Info

Publication number
JPS61183931A
JPS61183931A JP2366885A JP2366885A JPS61183931A JP S61183931 A JPS61183931 A JP S61183931A JP 2366885 A JP2366885 A JP 2366885A JP 2366885 A JP2366885 A JP 2366885A JP S61183931 A JPS61183931 A JP S61183931A
Authority
JP
Japan
Prior art keywords
insulation film
insulating film
etching
ion beam
organic substance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2366885A
Other languages
English (en)
Inventor
Hirochika Nanun
南雲 博規
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TRIO KENWOOD CORP
Kenwood KK
Original Assignee
TRIO KENWOOD CORP
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRIO KENWOOD CORP, Kenwood KK filed Critical TRIO KENWOOD CORP
Priority to JP2366885A priority Critical patent/JPS61183931A/ja
Publication of JPS61183931A publication Critical patent/JPS61183931A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明[LSI、超LSI、薄膜磁気ヘッド等に利用で
きる、導体パターン上の絶縁膜表面の平坦化方法に関す
る。
(発明の背景) 絶縁層をはさんで導体パターンを積層形成する場合、絶
縁層表面は平坦であることが望まれる〇たとえば磁気薄
膜を用いた薄膜磁気ヘッド(おいて、多層の導体コイル
を形成する各層の導体)4タ一ン間は絶縁膜で絶縁する
ことが行なわれる。しかるに第1層を形成する導体パタ
ーン上の絶縁膜は導体の凹凸にともなってその表面は凹
凸面を形成し、その上に第2層を形成する導体iJ?タ
ーンを積層した場合には、第1層の導体パターンを横切
る第2層の導体部分は第1層上の絶縁膜の凹凸面にした
がって凹凸面を形成する。この九め、第2層の導体が切
断し易くなつfcシ、絶縁膜凸部の壁部に第2層の導体
形成時のエツチング残りが生じて短絡を起し易い等の欠
点があり、信頼性を低下させる欠点が生ずるためである
また、この几めに、特開昭59−112416号に開示
されている如く導体ノリーンを無機材料からなる絶縁膜
で覆い、絶縁膜上を有機材料にて平坦な表面を形成する
ように覆って、アルがンと酸素との混合ガスをイオン源
としたイオンビームエツチングによって有機材料と絶縁
膜の上層部を除去する。この場合に酸素分圧を有機材料
と絶縁膜のエツチング速度がほぼ等しくなるように設定
して残留絶縁膜の表面を平坦にすることが知られている
しかし、この方法によるときは、反応ガス(0□)を必
要とし、物理的エツチングと複雑な化学反応によるエツ
チングとによるため、平坦化作業が容易ではない欠点が
ある。
(本発明の目的) 本発明は上記にかんがみなされたもので、上記の欠点を
解消して、簡単な方法で絶縁層の表面を平坦にすること
ができる絶縁層表面の平坦化方法を提供することを目的
とする。
(発明の構成) 本発明は、導体ノ臂ターンを無機材料からなる絶縁膜で
覆い、絶縁膜上を有機材料にて覆って平坦化し、ついで
有機材料のエツチング速度と絶縁膜のエツチング速度と
がほぼ等しくなる入射角度にてイオンビームを照射して
イオンビームエツチングを行なって有機材料と絶啄膜上
層部分を除去して、残留絶縁膜表面を平坦にすることを
特徴とするものである。
本発明によればイオンビームの入射角度を有機材料およ
び絶縁膜を形成する無機材料とによって設定することの
みで、容易に絶縁膜表面を平坦にすることができる。
(発明の実施例) 以下、本発明方法を実施例にょシ説明する◇第1図は本
発明方法の工程を示す説明図である。
第1図(、)に示す如く基板1上に例えばAtまtはC
u等からなる導体パターン2を形成し、ついで第1図(
b)に示す如く無機材料例えば5io2からなる絶縁膜
3を被膜する。この結果、導体・臂ターン2上および導
体パターン2外の基板1上は絶縁膜3によシ覆われるが
、絶縁膜3の表面は導体パターン2の凹凸に応答して凹
凸を呈する。
絶縁膜3上に有機材料例えばホトレジスト4を塗布する
ことにニジ第1図(c)に示す如く絶縁膜3上の凹凸を
埋めてレヅスIf面を平坦化し、所定の温度にて熱処理
をすることによりホトレジスト4を焼き固める。
ツ部テ、アルゴンをイオン源とするイオンビームエツチ
ングを行なう。この場合において、イオンビーム5の入
射角度を75度に設定してイオンビームエツチングを行
なって、ホトレジスト4および絶縁膜3の上層部を除去
する。
絶縁膜3にSlO□ を用い、かつ有機材料にホトレジ
スト4を用い几場合、イオンビーム入射角度に対するエ
ツチング速度は第2図に示す如くであり、この場合入射
角度がほぼ75度のとき絶縁膜3とホトレジスト4との
エツチング速度が等しい。
この結果、上記の入射角度によってイオンビームエツチ
ングをなすことにょシ、ホトレジスト4の表面は平坦で
あシ、ホトレジスト4のエツチング速度と絶縁膜3のエ
ツチング速度がほぼ等しいために、第1図(d)に示す
如く、エツチング後の残留絶縁膜3の表面は平坦となる
。したがって薄膜微細導体ツクターンを多層化した場合
においても、絶縁膜30表面が平坦である丸め、上層の
導体パターンに影響を及ぼすことはない。
(発明の効果) 以上説明した如く本発明によれば、ホトレジストの如き
簡便な有機材料を絶縁膜上に塗布し、有機材料のエツチ
ング速度と絶縁膜のエツチング速度とが等しくなる入射
角度でイオンビームを照射してイオンエツチングをする
ことに=9、絶縁膜の表面を平坦化することができる。
またさらに、本発明方法によれば物理的エツチングにの
みよって平坦化がなされて簡単であり、設定するパラメ
ータも少なく制御が容易である。
また、本発明方法を適用して薄膜磁気ヘッドを製造した
場合、エツチング速度がばらつかないため、同一ウェハ
上における薄膜磁気ヘッド間の均一性は工く、さらに異
なるウニへ間における薄膜磁気ヘッドの再現性も良好で
ある。
ま之汎用性も大きく、薄膜磁気ヘッド製造の場合のみな
らず、LSI、超LSIの製造の場合にも適用できる。
【図面の簡単な説明】
第1図は本発明方法の一笑施例の工程を示す説関口。 第2図はイオンビーム入射角度に対するエツチング速度
の特性図。 1・・・基板、2・・・導体パターン、3・・・絶縁膜
、4・・・ホトレジスト、5・・・イオンビーム。

Claims (1)

    【特許請求の範囲】
  1.  導体パターンを無機材料からなる絶縁膜で覆つた後、
    前記絶縁膜上を有機材料で覆つて平坦化し、ついで前記
    有機材料のエッチング速度と前記絶縁縁膜のエッチング
    速度とがほぼ等しくなる入射角度にてイオンビームを照
    射してイオンビームエッチングを行なつて前記有機材料
    と前記絶縁膜上層部分を除去して、残留絶縁膜表面を平
    坦にすることを特徴とする絶縁膜表面の平坦化方法。
JP2366885A 1985-02-12 1985-02-12 絶縁膜表面の平坦化方法 Pending JPS61183931A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2366885A JPS61183931A (ja) 1985-02-12 1985-02-12 絶縁膜表面の平坦化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2366885A JPS61183931A (ja) 1985-02-12 1985-02-12 絶縁膜表面の平坦化方法

Publications (1)

Publication Number Publication Date
JPS61183931A true JPS61183931A (ja) 1986-08-16

Family

ID=12116868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2366885A Pending JPS61183931A (ja) 1985-02-12 1985-02-12 絶縁膜表面の平坦化方法

Country Status (1)

Country Link
JP (1) JPS61183931A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55143035A (en) * 1979-04-24 1980-11-08 Nec Corp Manufacture of pattern
JPS60173839A (ja) * 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 基板の平担化法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55143035A (en) * 1979-04-24 1980-11-08 Nec Corp Manufacture of pattern
JPS60173839A (ja) * 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 基板の平担化法

Similar Documents

Publication Publication Date Title
JPS61183931A (ja) 絶縁膜表面の平坦化方法
JPH0313744B2 (ja)
JP2000012538A (ja) 半導体装置の製造方法
JPH05110099A (ja) 薄膜トランジスタの製造方法
JPH0565049B2 (ja)
JPS59114824A (ja) 半導体装置の平坦化方法
JPS6290934A (ja) 平坦化エツチング方法
JPH0447886B2 (ja)
JPS6250883B2 (ja)
JPS61194837A (ja) 構造化された表面を電気絶縁し平らにする方法
JPS621230A (ja) パタ−ン形成方法
JPH01214862A (ja) パターン形成方法
JPH03254123A (ja) 選択エッチング方法
JPS59175124A (ja) 半導体装置の製造方法
JPS63253630A (ja) 半導体装置の製造方法
JPH0286130A (ja) 半導体装置の製造方法
JPS6321850A (ja) 半導体装置の製造方法
JPS61292916A (ja) コンタクト孔形成法
JPS60173839A (ja) 基板の平担化法
JPH02262393A (ja) 回路パターンの形成方法
JPS62177943A (ja) 多層配線構造の製造方法
KR980011995A (ko) 폴리머층을 이용한 반도체장치의 평탄화방법
JPH0337857B2 (ja)
JPS6362255A (ja) 半導体装置の平坦化方法
JPS59114823A (ja) 半導体装置の平坦化方法