KR940004750A - 스핀 온 클래스(sog)막을 이용한 콘택 제조방법 - Google Patents

스핀 온 클래스(sog)막을 이용한 콘택 제조방법 Download PDF

Info

Publication number
KR940004750A
KR940004750A KR1019920015669A KR920015669A KR940004750A KR 940004750 A KR940004750 A KR 940004750A KR 1019920015669 A KR1019920015669 A KR 1019920015669A KR 920015669 A KR920015669 A KR 920015669A KR 940004750 A KR940004750 A KR 940004750A
Authority
KR
South Korea
Prior art keywords
film
insulating layer
sog
deposited
sog film
Prior art date
Application number
KR1019920015669A
Other languages
English (en)
Inventor
박대규
최동규
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920015669A priority Critical patent/KR940004750A/ko
Publication of KR940004750A publication Critical patent/KR940004750A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 고집적 반도체 소자의 제조 공정중 서브마이크론 배선 공정에서 공극(void)없이 평탄화된 절연막을 형성하는 것에 관한 것으로, 특히 배선간 절연층에 SOG(spin-on glass)막을 적용하였을때 산소 플라즈바(p1asma)주입 방법 통하여 에치백(etch back)공정 없이 조밀화된 우수한 절연막을 갖는 SOG막을 얻기 위하여 반도체 기판(1) 상부에 제1도전층(2)을 증착하고 소정의 크기로 패턴한 다음 제1절연층(3)을 증착하고 SOG막(4)올 도포한 다음 산소 플라즈마 처리를 통한 경화공정을 수행하는 제1단계, 상기 제1단게 후에 제2절연층(5)을 증착 하고 감광막(6)을 도포 하여 상기 감광막(6)을 패턴하여 상기 제2절연층(5), SOG막(4), 제1절연층(3)을 차례로 선택 식각 하여 콘택홀을 형성하는 제2단계, 및 상기 제2단계 후에, 상기 감광막(6)을 제거하여 열처리를 수행하고 상기 형성된 콘택홀에 제2도전층(7)을 소정의 크기로 증착하는 재3단계를 구비하고 있는 것을 특징으로 하는 SOG막을 이용한 콘택 제조 방법에 관한 것이다.

Description

스핀 온 글래스(SOG)막을 이용한 콘택 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 SOG막 이용의 콘택제조 공정도.

Claims (2)

  1. SOG막을 이용한 콘택 제조 방법에 있어서, 반도체 기판(1) 상부에 제1도전층(2)을 증착하고 소정의 크기로 패턴한 다음 제1절연층(3)을 증착 하고 SOG막(4)을 도포한 다음 산소 플라즈마 처리를 통한 경화공정을 수행하는 제1단계, 상기 제1단계 후에 제2절연층(5)을 증착 하고 감광막(6)을 도포하여 상기 감광막(6)을 패턴 하여 상기 제2절연층(5), SOG막(4), 제1절연층(3)을 차례로 선택 식각하여 콘택홀을 형성하는 제2단계, 및 상기 제2단계 후에, 상기 감광막(6)을 제거하여 열처리를 수행하고 상기 형성된 콘택홀에 제2도전층(7)을 소정의 크기로 증착하는 제3단계를 구비하고 있는 것을 특징으로 하는 SOG막을 이용한 콘택 제조방법.
  2. 제1항에 있어서, 상기 제1단계의 플라즈마 주입에 의한 경화공정은 200 내지 400℃에서 이루어지는 것을 특징으로 하는 SOG막을 이용한 콘택 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920015669A 1992-08-29 1992-08-29 스핀 온 클래스(sog)막을 이용한 콘택 제조방법 KR940004750A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920015669A KR940004750A (ko) 1992-08-29 1992-08-29 스핀 온 클래스(sog)막을 이용한 콘택 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920015669A KR940004750A (ko) 1992-08-29 1992-08-29 스핀 온 클래스(sog)막을 이용한 콘택 제조방법

Publications (1)

Publication Number Publication Date
KR940004750A true KR940004750A (ko) 1994-03-15

Family

ID=67147650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920015669A KR940004750A (ko) 1992-08-29 1992-08-29 스핀 온 클래스(sog)막을 이용한 콘택 제조방법

Country Status (1)

Country Link
KR (1) KR940004750A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324933B1 (ko) * 1999-06-21 2002-02-28 박종섭 반도체 소자의 자기정합 콘택홀 형성방법
KR20030090191A (ko) * 2002-05-21 2003-11-28 삼성전자주식회사 반도체 장치에서 산화 실리콘막 형성 방법
KR100459686B1 (ko) * 1997-06-27 2005-01-17 삼성전자주식회사 반도체장치의콘택홀형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459686B1 (ko) * 1997-06-27 2005-01-17 삼성전자주식회사 반도체장치의콘택홀형성방법
KR100324933B1 (ko) * 1999-06-21 2002-02-28 박종섭 반도체 소자의 자기정합 콘택홀 형성방법
KR20030090191A (ko) * 2002-05-21 2003-11-28 삼성전자주식회사 반도체 장치에서 산화 실리콘막 형성 방법

Similar Documents

Publication Publication Date Title
CA1233914A (en) Planarization process for organic filling of deep trenches
KR100340879B1 (ko) 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트 전극 형성방법
JPH0445974B2 (ko)
KR940022801A (ko) 반도체소자의 콘택 형성방법
KR940004750A (ko) 스핀 온 클래스(sog)막을 이용한 콘택 제조방법
US5856067A (en) Contact photolithographic process for realizing metal lines on a substrate by varying exposure energy
KR100365745B1 (ko) 반도체장치의콘택홀형성방법
KR19990081061A (ko) 반도체장치의 미세 콘택홀 형성방법
KR100191709B1 (ko) 미세 콘택홀의 형성방법
KR950009293B1 (ko) 식각선택비가 향상된 단층레지스트 패턴 형성방법
KR970053587A (ko) 다층의 금속층을 포함하는 반도체 소자 제조 방법
KR960026199A (ko) 반도체 소자의 콘택홀 형성방법
KR20020052842A (ko) 플라즈마 애싱을 이용한 포토레지스트패턴 형성방법
KR19980082864A (ko) 반도체 장치의 금속배선층 형성방법
KR970018222A (ko) 평탄화 방법
KR910003761A (ko) 반도체 소자의 다층금속배선 공정방법
JPS6355784B2 (ko)
KR970018049A (ko) 보조 패턴 방법을 이용한 미세 패턴 형성 방법
KR970018149A (ko) 반도체장치의 미세패턴 형성방법
JPH06151611A (ja) 半導体装置の製造方法
KR960026240A (ko) 반도체 소자의 금속 배선 방법
KR970003639A (ko) 반도체 소자의 층간절연막 평탄화 방법
KR940016629A (ko) 삼층감광막 패턴 형성방법
KR970013023A (ko) 반도체 장치의 콘택 홀 형성방법
KR19990055133A (ko) 스핀온글래스막 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination