KR950021353A - 반도체 소자의 층간 절연막 평탄화 방법 - Google Patents
반도체 소자의 층간 절연막 평탄화 방법 Download PDFInfo
- Publication number
- KR950021353A KR950021353A KR1019930026999A KR930026999A KR950021353A KR 950021353 A KR950021353 A KR 950021353A KR 1019930026999 A KR1019930026999 A KR 1019930026999A KR 930026999 A KR930026999 A KR 930026999A KR 950021353 A KR950021353 A KR 950021353A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- interlayer insulating
- film
- bpsg
- semiconductor device
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 소자의 층간 절연막을 평탄화하는 방법에 관한 것으로, 고단차를 갖는 다수의 도전층이 형성된 기판에 BPSG(Boro-Phophorus-Silicate-Glass)막을 소정두께로 증착하고, 그 상부에 SOG(Spin-On-Glass)막을 회전도포한 후 전면 건식식각(Blanket Dry Etch)공정으로 셀 내의 골짜기 부분과 단차가 있는 측면에만 SOG막을 남기고, 다시 BPSG막을 증착한 후 열처리공정을 실시하여 BPSG-SOG-BPSG로 된 층간 절연막을 평탄화하는 방법에 관해 기술된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1E도는 본 발명에 의한 반도체 소자의 층간 절연막을 평탄화하는 단계를 설명하기 위해 도시한 단면도이다.
Claims (1)
- 반도체 소자의 층간 절연막 평탄화 방법에 있어서, 고단차를 갖는 다수의 도전층(2)이 형성된 소정의 기판(1)상부에 불순물확산방지를 위한 산화절연막(3)을 증착한 상태에서, 제1BPSG막(4)을 소정두께로 증착하는 단계와, 상기 단계로부터 제1BPSG막(4)상부에 회전도포방법으로 SOG막(5)을 도포한 후 열처리로 고체화및 수분을 제거하는 단계와, 상기 단계로부터 SOG막(5)을 전면건식식각공정으로 식각하여 굴곡진 부분에만 채워져 있도록 하는 단계와, 상기 단계로부터 전체구조 상부에 제2BPSG막(6)을 증착하는 단계와, 상기 단계로부터 고온 열처리공정으로 상기 BPSG(4및 6)를 유동시켜 전면평탄화된 BPSG-SOG-BPSG로서의 층간 절연막(10)을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 층간 절연막 평탄화 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026999A KR950021353A (ko) | 1993-12-09 | 1993-12-09 | 반도체 소자의 층간 절연막 평탄화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026999A KR950021353A (ko) | 1993-12-09 | 1993-12-09 | 반도체 소자의 층간 절연막 평탄화 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950021353A true KR950021353A (ko) | 1995-07-26 |
Family
ID=66826212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930026999A KR950021353A (ko) | 1993-12-09 | 1993-12-09 | 반도체 소자의 층간 절연막 평탄화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950021353A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100243279B1 (ko) * | 1997-01-31 | 2000-02-01 | 윤종용 | 금속배선의 층간절연막 형성방법 |
| KR100250734B1 (ko) * | 1996-12-30 | 2000-04-01 | 김영환 | 반도체 소자의 층간 절연막 형성 방법 |
-
1993
- 1993-12-09 KR KR1019930026999A patent/KR950021353A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100250734B1 (ko) * | 1996-12-30 | 2000-04-01 | 김영환 | 반도체 소자의 층간 절연막 형성 방법 |
| KR100243279B1 (ko) * | 1997-01-31 | 2000-02-01 | 윤종용 | 금속배선의 층간절연막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4986878A (en) | Process for improved planarization of the passivation layers for semiconductor devices | |
| JP2661652B2 (ja) | 通気性耐エッチング層を有する集積回路装置及び製造方法 | |
| CA1186805A (en) | Insulation process for integrated circuits | |
| US6331493B1 (en) | Process for making low dielectric constant dielectric films | |
| US5616519A (en) | Non-etch back SOG process for hot aluminum metallizations | |
| KR100208442B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR960006036A (ko) | 반도체장치 및 그의 제조방법 | |
| US6117785A (en) | Multiple etch methods for forming contact holes in microelectronic devices including SOG layers and capping layers thereon | |
| US20010039112A1 (en) | Semiconductor processing methods of forming openings in a material | |
| CA1131796A (en) | Method for fabricating mos device with self-aligned contacts | |
| KR950021353A (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| US5994223A (en) | Method of manufacturing analog semiconductor device | |
| KR100289653B1 (ko) | 반도체소자의배선구조및그의형성방법 | |
| KR100248621B1 (ko) | 반도체소자의 제조방법 | |
| KR0171316B1 (ko) | 반도체 소자의 층간 절연막의 평탄화 방법 | |
| KR100532981B1 (ko) | 반도체소자 식각방법 | |
| KR100230365B1 (ko) | 반도체 장치의 층간 절연막 형성 방법 | |
| KR960012260B1 (ko) | 반도체 메모리 장치의 전하저장전극 형성방법 | |
| KR930011121B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| JPH03239348A (ja) | 半導体装置及びその製造方法 | |
| KR0126102B1 (ko) | 반도체 소자의 금속막간 절연 방법 | |
| KR970003642A (ko) | 고집적 반도체 소자의 금속 배선 형성 방법 | |
| KR960026329A (ko) | 반도체 소자의 평탄화 방법 | |
| KR19990060818A (ko) | 반도체 소자의 제조 방법 | |
| KR970052509A (ko) | 반도체 소자의 금속 배선 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |