JPS60185289A - 磁気バブルメモリ素子の製造方法 - Google Patents
磁気バブルメモリ素子の製造方法Info
- Publication number
- JPS60185289A JPS60185289A JP59039741A JP3974184A JPS60185289A JP S60185289 A JPS60185289 A JP S60185289A JP 59039741 A JP59039741 A JP 59039741A JP 3974184 A JP3974184 A JP 3974184A JP S60185289 A JPS60185289 A JP S60185289A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- bubble
- pattern
- magnetic
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
- G11C19/0816—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using a rotating or alternating coplanar magnetic field
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0875—Organisation of a plurality of magnetic shift registers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
- H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Thin Magnetic Films (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は磁気バブルメモリ素子の製造方法に関するもの
である。
である。
技術の背景
近時、磁気バブルメモリ素子は、その高密度化が進むに
つれてマイナーループ転送路群からなるバブル情報蓄積
部ではバブル転送用・やターンが小型化し、４メガビツ
トチツプでは１周期が４μｍ程度になって来ている。一
方スワップグート、レプリケ−１−”−）、ジェネレー
タ等の機能部やマイナーループ転送路群に対しバブル情
報を書込み或は読出すだめのメジャー転送路（メジャー
ライン）ではゾロセフ上の位置合せ精度を考慮して例え
ば１６μｍ周期のような大きなパターンを用いている。
つれてマイナーループ転送路群からなるバブル情報蓄積
部ではバブル転送用・やターンが小型化し、４メガビツ
トチツプでは１周期が４μｍ程度になって来ている。一
方スワップグート、レプリケ−１−”−）、ジェネレー
タ等の機能部やマイナーループ転送路群に対しバブル情
報を書込み或は読出すだめのメジャー転送路（メジャー
ライン）ではゾロセフ上の位置合せ精度を考慮して例え
ば１６μｍ周期のような大きなパターンを用いている。
この様に１つのチップ内に大きさの異なる転送ツヤター
ンを用いるとパターンの大きさによシバプル駆動力に相
違があるため特性上問題が生ずることが分ってきた。
ンを用いるとパターンの大きさによシバプル駆動力に相
違があるため特性上問題が生ずることが分ってきた。
従来技術と問題点
第１図は従来の磁気バブルメモリ素子の構造を説明する
だめの図であり、ａは断面図、ｂは製造をスパッタによ
り形成し、その上にＡｕの機能デート制御用導体パター
ン３を作成し、その導体ツクターンの段差を平坦化する
目的でＰＬＯ８（ポリラダーオルガノシロキサン樹脂）
等の高耐熱性樹脂４を塗布・熱硬化した後、情報蓄積部
の小型転送パターンに相当する領域５だけの高耐熱性樹
脂をＣＦ４をエッチャントガスに用いてプラズマエツチ
ングし、その上に転送用Ａ？パターンあるパーマロイパ
ターン６を作成していた。
だめの図であり、ａは断面図、ｂは製造をスパッタによ
り形成し、その上にＡｕの機能デート制御用導体パター
ン３を作成し、その導体ツクターンの段差を平坦化する
目的でＰＬＯ８（ポリラダーオルガノシロキサン樹脂）
等の高耐熱性樹脂４を塗布・熱硬化した後、情報蓄積部
の小型転送パターンに相当する領域５だけの高耐熱性樹
脂をＣＦ４をエッチャントガスに用いてプラズマエツチ
ングし、その上に転送用Ａ？パターンあるパーマロイパ
ターン６を作成していた。
このような従来の製造方法には次の如き問題があった。
その第１はバッチ内のエツチングレートのバラツキの問
題である。従来高耐熱性樹脂４のエツチングには平行平
板型のプラズマエツチング装置を用いておυ、この装置
は円筒型エツチング装置に比ベエッチングの均一性は高
いが、それでも１バツチ内で±５％程度のバラツキが生
ずる。
題である。従来高耐熱性樹脂４のエツチングには平行平
板型のプラズマエツチング装置を用いておυ、この装置
は円筒型エツチング装置に比ベエッチングの均一性は高
いが、それでも１バツチ内で±５％程度のバラツキが生
ずる。
例えば高耐熱性樹脂４の膜厚を３８００Ｘとし、これを
３０００にエツチングし、８１０２層の５００Ｘと合せ
て１３００人の厚さのスペーサを作成する場合、３ｏｏ
ｏ３の高耐熱性樹脂をエツチングすると±ｘｓｏｉのエ
ツチングむらが１パツチ内に生じ、さらにパップ間のバ
ラツキを加えると最低限±３００大のバラツキが生ずる
。このため、後述するようにスペーサ厚は１３００久が
最適であり、±３００ｉのバラツキは特性劣化が大きく
メモリ特性上重要な問題となっている。第２の問題の上
に作成されるパーマロイ膜のＨｅが局部的に高くなシメ
モリ特性を劣化させるという問題である。
３０００にエツチングし、８１０２層の５００Ｘと合せ
て１３００人の厚さのスペーサを作成する場合、３ｏｏ
ｏ３の高耐熱性樹脂をエツチングすると±ｘｓｏｉのエ
ツチングむらが１パツチ内に生じ、さらにパップ間のバ
ラツキを加えると最低限±３００大のバラツキが生ずる
。このため、後述するようにスペーサ厚は１３００久が
最適であり、±３００ｉのバラツキは特性劣化が大きく
メモリ特性上重要な問題となっている。第２の問題の上
に作成されるパーマロイ膜のＨｅが局部的に高くなシメ
モリ特性を劣化させるという問題である。
発明の目的
本発明は上記従来の問題点に鑑み、スに一す厚にバラツ
キ及び凹凸がなく特性が安定した磁気バブルメモリ素子
が得られる製造方法を提供することを目的とするもので
ある。
キ及び凹凸がなく特性が安定した磁気バブルメモリ素子
が得られる製造方法を提供することを目的とするもので
ある。
発明の構成
そしてこの目的は本発明によれば、少なくともバブル情
報を記憶するためのマイナーループ転送路群が形成され
た第１領域と、該マイナーループ転送路群に対しバブル
情報を書込み或は読出すためのメジャー転送路が形成さ
れた第２領域を有する磁気バブルメモリ素子でアって、
バブル用薄膜上に第１の絶縁層を作成する第１工程と、
第１の絶縁層上に機能／ｒ”−）制御導体パターンを作
成する第２工程と、第１の絶縁層及び機能ケ゛−ト制御
導体パターン上に第２の絶縁層として樹脂を塗布・硬化
する第３工程と、前記第１領域に相当する部分の第１絶
縁層及び樹脂層をエツチングにより除去する第４工程と
、前記第１．第２領域全面に第３の絶縁層を作成する第
５工程と、第３の絶縁層上に前記マイナーループ転送路
群と前記メジャー転送路を形成する第６エ程を少なくと
も含み、該第６エ程において前記マイナーループ転送路
群のバブル転送ノ４ターンはそのパターン配列周期が前
記メジャー転送路群のバブル転送パターンの・ぐターン
配列周期よシ小さく形成されていることを特徴とした磁
気バブルメモリ素子の製造方法を提供することによって
達成される。
報を記憶するためのマイナーループ転送路群が形成され
た第１領域と、該マイナーループ転送路群に対しバブル
情報を書込み或は読出すためのメジャー転送路が形成さ
れた第２領域を有する磁気バブルメモリ素子でアって、
バブル用薄膜上に第１の絶縁層を作成する第１工程と、
第１の絶縁層上に機能／ｒ”−）制御導体パターンを作
成する第２工程と、第１の絶縁層及び機能ケ゛−ト制御
導体パターン上に第２の絶縁層として樹脂を塗布・硬化
する第３工程と、前記第１領域に相当する部分の第１絶
縁層及び樹脂層をエツチングにより除去する第４工程と
、前記第１．第２領域全面に第３の絶縁層を作成する第
５工程と、第３の絶縁層上に前記マイナーループ転送路
群と前記メジャー転送路を形成する第６エ程を少なくと
も含み、該第６エ程において前記マイナーループ転送路
群のバブル転送ノ４ターンはそのパターン配列周期が前
記メジャー転送路群のバブル転送パターンの・ぐターン
配列周期よシ小さく形成されていることを特徴とした磁
気バブルメモリ素子の製造方法を提供することによって
達成される。
以下ｊミ白
発明の実施例
以下、本発明実施例を図面によって詳述する。
第２図は本発明によるスペーサ厚とバブル伝播特性の関
係（但し、Ｑｍ／ｆターン配列周期の軟磁性）ぐターン
）を示す図、第３図は本発明による磁気バブルメモリ素
子の製造方法を肝門するための図であシ、ａ ％ ｆは
その工程説明図である。同図において１０は磁気バブル
用薄膜、１１は第１の絶縁層、１２は機能ケ゛−ト制御
用導体パターン、１３は第２の絶縁層、１４は第１領域
、１５は第２領域、１６はホトレジスト、１７は第３の
絶縁層、ｌｄ・・ブー転送用軟磁性・リーンをそれぞれ
示している。
係（但し、Ｑｍ／ｆターン配列周期の軟磁性）ぐターン
）を示す図、第３図は本発明による磁気バブルメモリ素
子の製造方法を肝門するための図であシ、ａ ％ ｆは
その工程説明図である。同図において１０は磁気バブル
用薄膜、１１は第１の絶縁層、１２は機能ケ゛−ト制御
用導体パターン、１３は第２の絶縁層、１４は第１領域
、１５は第２領域、１６はホトレジスト、１７は第３の
絶縁層、ｌｄ・・ブー転送用軟磁性・リーンをそれぞれ
示している。
本実施例の製造方法を第３図により説明すると、先ずａ
図の如く第１工程として、基板の上に形成された磁気バ
ブル用薄膜１０の上にＳ １０２ ”ｆ ５００Ｘの厚
さにス／ｆウタし第１の絶縁層１１を形成する。
図の如く第１工程として、基板の上に形成された磁気バ
ブル用薄膜１０の上にＳ １０２ ”ｆ ５００Ｘの厚
さにス／ｆウタし第１の絶縁層１１を形成する。
次にｂ図の如く第２工程として、第１の絶縁層１１の上
に機能ダート制御用導体としてＡｕを３５００Ｘ程度の
厚さに蒸着し、これをホトリソグラフィ法によ）パター
ニングして機能ゲート制御用導体パターン１２を形成す
る。次に８図の如く第３工程として、全面にＰＬＯ８ｓ
ｔ脂を厚さ２６００Ｘ８度となるように塗布した後熱硬
化して第２の絶縁層１３を形成する。次にｄ図の如く第
４工程として第２領域１５をレジスト１６で覆い情報蓄
積部の形成領域である第１領域１４の上の、第１と第２
の絶縁層であるＰＬＯ８樹脂及び５ＩＯ２ｉｃＦ４エッ
チャントヲ用い平行平板型ドライエツチング装置でプラ
ズマエツチングし、磁気バブル薄膜１０の表面を露出せ
しめる。この場合ＰＬＯ８Ｏ主成分が８１であるため５
ＩＯ２とＰＬＯ８は同一のエッチャントでエツチングす
ることができる。次に０図の如く第５工程として、第１
と第２領域上に８１０２を１３００Ｘ程度の厚さにスパ
ッタし第３の絶縁層１７を形成する。この際、第２囚か
ら明らかなように、絶縁層１７の厚さは１２００１〜１
５００Ｘが好ましく、１３０ ｆｌ Ｘが最適である。
に機能ダート制御用導体としてＡｕを３５００Ｘ程度の
厚さに蒸着し、これをホトリソグラフィ法によ）パター
ニングして機能ゲート制御用導体パターン１２を形成す
る。次に８図の如く第３工程として、全面にＰＬＯ８ｓ
ｔ脂を厚さ２６００Ｘ８度となるように塗布した後熱硬
化して第２の絶縁層１３を形成する。次にｄ図の如く第
４工程として第２領域１５をレジスト１６で覆い情報蓄
積部の形成領域である第１領域１４の上の、第１と第２
の絶縁層であるＰＬＯ８樹脂及び５ＩＯ２ｉｃＦ４エッ
チャントヲ用い平行平板型ドライエツチング装置でプラ
ズマエツチングし、磁気バブル薄膜１０の表面を露出せ
しめる。この場合ＰＬＯ８Ｏ主成分が８１であるため５
ＩＯ２とＰＬＯ８は同一のエッチャントでエツチングす
ることができる。次に０図の如く第５工程として、第１
と第２領域上に８１０２を１３００Ｘ程度の厚さにスパ
ッタし第３の絶縁層１７を形成する。この際、第２囚か
ら明らかなように、絶縁層１７の厚さは１２００１〜１
５００Ｘが好ましく、１３０ ｆｌ Ｘが最適である。
最後にｆ図の如く第６エ程として、第３の絶縁層１７の
上にパーマロイ等の軟磁性材料を蒸着した後、これをホ
トリングラフィ法及びイオンエツチング法を用いてパタ
ーン配列周期の異なるバブル転送用軟磁性パターン１８
、１８’を形成するのである。この際、軟磁性ｉ４タ
ーフ１８はマイナーループ群の転送路を構成するもので
、そのパターン配列周期は例えば４μｍ〜６μｍ周期で
ある。一方軟磁性パターン１８′はメジャー転送路およ
び該メジャー転送路とマイナーループ群との継なぎの７
４ターンを構成するもので、その・ぐターン配列周期は
例えば８μｍ〜１６μｍ周期である。
上にパーマロイ等の軟磁性材料を蒸着した後、これをホ
トリングラフィ法及びイオンエツチング法を用いてパタ
ーン配列周期の異なるバブル転送用軟磁性パターン１８
、１８’を形成するのである。この際、軟磁性ｉ４タ
ーフ１８はマイナーループ群の転送路を構成するもので
、そのパターン配列周期は例えば４μｍ〜６μｍ周期で
ある。一方軟磁性パターン１８′はメジャー転送路およ
び該メジャー転送路とマイナーループ群との継なぎの７
４ターンを構成するもので、その・ぐターン配列周期は
例えば８μｍ〜１６μｍ周期である。
本実施例によれば、ＣＦ４によるプラズマエツチングで
は磁気バブル用尚膜は全くエツチングされないため、若
干のオーバーエッナすることによりエツチングむら及び
表面の凹凸は完全に防止される。従って特性の安定した
磁気バブルメモリ素子を伺ることができる。
は磁気バブル用尚膜は全くエツチングされないため、若
干のオーバーエッナすることによりエツチングむら及び
表面の凹凸は完全に防止される。従って特性の安定した
磁気バブルメモリ素子を伺ることができる。
第４図は本発明方法を用いて作成された磁気・ぐプルメ
モリ素子の１実施例を示す図である。同図において、２
０−１〜２０−ｎ及び２１−１〜２１．−ｎはマイナー
ループ群、２２．２３はマイナールーノ群の不良ループ
情報を記憶するブートループ、２４はディテクタ、２５
は書込み用メジャーライン、２６は読み出し用メジャー
ライン、２７はジェネレータ、２８はヌワップグート、
２９はレプリケートダートをそれぞれ示している。
モリ素子の１実施例を示す図である。同図において、２
０−１〜２０−ｎ及び２１−１〜２１．−ｎはマイナー
ループ群、２２．２３はマイナールーノ群の不良ループ
情報を記憶するブートループ、２４はディテクタ、２５
は書込み用メジャーライン、２６は読み出し用メジャー
ライン、２７はジェネレータ、２８はヌワップグート、
２９はレプリケートダートをそれぞれ示している。
本実施例は奇数・偶数方式のメジャーマイナー構成であ
シ、情報蓄積部であるマイナーループ群２０−４〜２０
．．−ｎ、２１−１〜２１−ｎ及びブートループ２２．
２３は配列周期が４μｍと短い小型の軟磁性・臂ターン
を用いた第１領域であシそのス４−サ厚は１３００Ｘで
ある。第１領域以外の領域は例えはジェネレ〜り２７、
書込用メジャーライン２５、読出し用メジャーライン２
６、スワッゾグート２８、レゾリケードダート２９、デ
ィテクタ２４及びマイナーループ群のダート近傍の極く
一部等であシ、８〜１６μｍ周期の軟磁性ノ４ターンと
厚さ４４００Ｘのスペーサが用いられている。
シ、情報蓄積部であるマイナーループ群２０−４〜２０
．．−ｎ、２１−１〜２１−ｎ及びブートループ２２．
２３は配列周期が４μｍと短い小型の軟磁性・臂ターン
を用いた第１領域であシそのス４−サ厚は１３００Ｘで
ある。第１領域以外の領域は例えはジェネレ〜り２７、
書込用メジャーライン２５、読出し用メジャーライン２
６、スワッゾグート２８、レゾリケードダート２９、デ
ィテクタ２４及びマイナーループ群のダート近傍の極く
一部等であシ、８〜１６μｍ周期の軟磁性ノ４ターンと
厚さ４４００Ｘのスペーサが用いられている。
第５図はマイナーループ群とそのダート近傍を示した図
であシ、３０はマイナーループ群、３１は書込み用メジ
ャーライン、３２はスワッゾグート、３３はレプリケー
トダート、３４は読出し用メジャーラインをそれぞれ示
している。図においてマイナーループ群３０のハツチン
グを施した範囲内が第１領域であシ、ダートに近い数ビ
ットは継ぎとなる大型の軟磁性・ぐターン３５を用いて
いて第２領域に含まれる。また第５図から理解されるよ
うに、第１領域と第２領域の境界は面領域の隣接パター
ン間のバブル転送ギャップで行なわれている。
であシ、３０はマイナーループ群、３１は書込み用メジ
ャーライン、３２はスワッゾグート、３３はレプリケー
トダート、３４は読出し用メジャーラインをそれぞれ示
している。図においてマイナーループ群３０のハツチン
グを施した範囲内が第１領域であシ、ダートに近い数ビ
ットは継ぎとなる大型の軟磁性・ぐターン３５を用いて
いて第２領域に含まれる。また第５図から理解されるよ
うに、第１領域と第２領域の境界は面領域の隣接パター
ン間のバブル転送ギャップで行なわれている。
第６図ａは第１領域のマイナーループ群３０の転送路に
、ｂは第２領域のパターン３５に用いるバブル転送用の
軟磁性パターンを示す図である。
、ｂは第２領域のパターン３５に用いるバブル転送用の
軟磁性パターンを示す図である。
ａ、ｂに示すパターンは何れもいわゆるワイドギャップ
パターンと呼ばれるパターンであシ、従来用いられてい
たハーフディスクパターン或いは非対称シエ裏イターン
に比しギャップ余裕度が大きく小型、高密度化が可能な
パターンである。
パターンと呼ばれるパターンであシ、従来用いられてい
たハーフディスクパターン或いは非対称シエ裏イターン
に比しギャップ余裕度が大きく小型、高密度化が可能な
パターンである。
発明の効果
以上、詳細に説明したように本発明の磁気バブルメモリ
素子の製造方法はデュアルスペーサ方式において、その
薄い方のスペーサを作成するときのエツチングむら及び
凹凸を防止したものであっテ特性ノ・ぐラッキがなく安
定した特性の磁気バブルメモリ素子が得られるといった
効果大なるものである。
素子の製造方法はデュアルスペーサ方式において、その
薄い方のスペーサを作成するときのエツチングむら及び
凹凸を防止したものであっテ特性ノ・ぐラッキがなく安
定した特性の磁気バブルメモリ素子が得られるといった
効果大なるものである。
第１図は従来の磁気バブルメモリ素子を説明するための
図、第２図は本発明による磁気バブルメモリ素子のスペ
ーサ厚とバイアスマージンの関係を示した図、第３図は
本発明による磁気パズルメモリ素子の製造方法を説明す
るための図、第４図は本発明方法を用いて作成された磁
気・ぐプルメモリ素子の１実施例を説明するための図、
第５図はそのマイナーループ及びそのダート近傍を示し
た図、第６図（ｄ′第１と第２領域に用いられる軟磁性
パターンの形状を示す図である。 図面において、］ｏはバブル用薄膜、１１は第１の絶縁
層、１２は機能制御用導体パターン、１３は第２の絶縁
層、１４は第１領域、１５は第２領域、１６はホトレジ
スト、１７は第３の絶縁／ｉ、１８．１８’はバブル転
送用軟磁性パターンをそれぞれ示す。 特許出願人 富士通株式会社 特許出願代理人 弁理士 宵 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士 山 口 昭 之 格３図 １１ ４１５
図、第２図は本発明による磁気バブルメモリ素子のスペ
ーサ厚とバイアスマージンの関係を示した図、第３図は
本発明による磁気パズルメモリ素子の製造方法を説明す
るための図、第４図は本発明方法を用いて作成された磁
気・ぐプルメモリ素子の１実施例を説明するための図、
第５図はそのマイナーループ及びそのダート近傍を示し
た図、第６図（ｄ′第１と第２領域に用いられる軟磁性
パターンの形状を示す図である。 図面において、］ｏはバブル用薄膜、１１は第１の絶縁
層、１２は機能制御用導体パターン、１３は第２の絶縁
層、１４は第１領域、１５は第２領域、１６はホトレジ
スト、１７は第３の絶縁／ｉ、１８．１８’はバブル転
送用軟磁性パターンをそれぞれ示す。 特許出願人 富士通株式会社 特許出願代理人 弁理士 宵 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士 山 口 昭 之 格３図 １１ ４１５
Claims (1)
- 【特許請求の範囲】 少なくともバブル情報を記憶するためのマイナーループ
転送路群が形成された第１領域と、該マイナーループ転
送路群に対しバブル情報を書込み或は読出すためのメジ
ャー転送路が形成された第２領域を有する磁気バブルメ
モリ素子であって、バブル用薄膜上に第１の絶縁層を作
成する第１工程と、第１の絶縁層上に機能ゲート制御導
体パターンを作成する第２工程と、第１の絶縁層及び機
能ダート制御導体パターン上に第２の絶縁層として樹脂
を塗布・硬化する第３工程と、前記第１領域に相当する
部分の第１絶縁層及び樹脂層をエツチングによシ除去す
る第４工程と、前記第１．第２領域全面に第３の絶縁層
を作成する第５工程と、第３の絶縁層上に前記マイナー
ループ転送路群と前記メジャー転送路を形成する第６エ
程を少なくとも含み、該第６エ程において前記マイナー
ループ転送路群のバブル転送パターンはそのパターン配
列周期が前記メジャー転送路群のバブル転送パターンの
パターン配列周期より小さく形成されていることを特徴
とした磁気バブルメモリ素子の製造方法。 ２、前記第１の絶縁層を５ＩＯ２層とし、そのηさを１
２００Ｘ〜１５００λとしたことを特徴とする特許請求
の範囲第１項記載の磁気バブルメモリ素子の製造方法。 ３ 前記第１の絶縁層の厚さを１３００Ｘとしたことを
特徴とする特許請求の範囲第２項記載の磁気バブルメモ
リ素子の製造方法。 ４、前記第１と第２領域のバブル転送パターンを軟磁性
パターンで形成し、前記第１領域の動磁性ノ４ターンは
そのノ４ターン配列周期を４μｍ〜６μｍ周期とし、前
記第２領域の軟磁性・やターンはそのパターン配列周期
を８μｍ周期以上としたことを特徴とする特許請求の範
囲第１項記載の磁気・ぐプル素子の製造方法。 ５、前記第１領域には、前記マイナーループ転送路群の
不良ループ情報を記憶するだめのブートループが含まれ
ていることを特徴とする特許請求の範囲第１項記載の磁
気バブルメモリ素子の製造方法。 ６、少なくとも前記第１領域の前記軟磁性ツクターンは
ワイドギャップパターンであることを特徴とする特許請
求の範囲第１項記載の磁気・ぐプルメモリ素子の製造方
法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59039741A JPS60185289A (ja) | 1984-03-03 | 1984-03-03 | 磁気バブルメモリ素子の製造方法 |
| CA000475171A CA1219969A (en) | 1984-03-03 | 1985-02-26 | Process for manufacturing a magnetic bubble memory chip |
| EP85301400A EP0154524B1 (en) | 1984-03-03 | 1985-02-28 | Process for manufacturing a magnetic bubble memory chip |
| US06/706,612 US4579624A (en) | 1984-03-03 | 1985-02-28 | Process for manufacturing a magnetic bubble memory chip |
| DE8585301400T DE3574200D1 (en) | 1984-03-03 | 1985-02-28 | Process for manufacturing a magnetic bubble memory chip |
| KR1019850001315A KR900000046B1 (ko) | 1984-03-03 | 1985-03-02 | 마그네틱 버블 메모리칩을 제조하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59039741A JPS60185289A (ja) | 1984-03-03 | 1984-03-03 | 磁気バブルメモリ素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60185289A true JPS60185289A (ja) | 1985-09-20 |
| JPS6336069B2 JPS6336069B2 (ja) | 1988-07-19 |
Family
ID=12561386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59039741A Granted JPS60185289A (ja) | 1984-03-03 | 1984-03-03 | 磁気バブルメモリ素子の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4579624A (ja) |
| EP (1) | EP0154524B1 (ja) |
| JP (1) | JPS60185289A (ja) |
| KR (1) | KR900000046B1 (ja) |
| CA (1) | CA1219969A (ja) |
| DE (1) | DE3574200D1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4693780A (en) * | 1985-02-22 | 1987-09-15 | Siemens Aktiengesellschaft | Electrical isolation and leveling of patterned surfaces |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS578986A (en) * | 1980-06-19 | 1982-01-18 | Nec Corp | Manufacture of magnetic bubble element |
| JPS5783014A (en) * | 1980-11-12 | 1982-05-24 | Hitachi Ltd | Manufacture of magnetic bubble memory |
| JPS5796516A (en) * | 1980-12-09 | 1982-06-15 | Fujitsu Ltd | Manufacture of bubble memory chip |
| JPS57122508A (en) * | 1981-01-23 | 1982-07-30 | Nec Corp | Manufacture magnetic bubble device |
-
1984
- 1984-03-03 JP JP59039741A patent/JPS60185289A/ja active Granted
-
1985
- 1985-02-26 CA CA000475171A patent/CA1219969A/en not_active Expired
- 1985-02-28 US US06/706,612 patent/US4579624A/en not_active Expired - Fee Related
- 1985-02-28 EP EP85301400A patent/EP0154524B1/en not_active Expired
- 1985-02-28 DE DE8585301400T patent/DE3574200D1/de not_active Expired
- 1985-03-02 KR KR1019850001315A patent/KR900000046B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6336069B2 (ja) | 1988-07-19 |
| KR900000046B1 (ko) | 1990-01-18 |
| CA1219969A (en) | 1987-03-31 |
| DE3574200D1 (en) | 1989-12-14 |
| EP0154524A2 (en) | 1985-09-11 |
| EP0154524A3 (en) | 1986-10-01 |
| US4579624A (en) | 1986-04-01 |
| EP0154524B1 (en) | 1989-11-08 |
| KR850007151A (ko) | 1985-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4841624A (en) | Method of producing a thin film magnetic head | |
| JPS60185289A (ja) | 磁気バブルメモリ素子の製造方法 | |
| US20050011767A1 (en) | Manufacturing method for a magnetic recording medium stamp and manufacturing apparatus for a magnetic recording medium stamp | |
| JPS59155921A (ja) | レジストパタ−ンの形成方法 | |
| US5197025A (en) | Crosstie random access memory element and a process for the fabrication thereof | |
| US10615337B2 (en) | Process for creating a high density magnetic tunnel junction array test platform | |
| JPS5990289A (ja) | 磁気バブルメモリ素子 | |
| JPS6045922A (ja) | 磁気抵抗効果型磁気ヘッド | |
| JP2708622B2 (ja) | 薄膜磁気ヘッド | |
| JPS5913103B2 (ja) | 磁気バブルメモリ素子 | |
| JPS6275993A (ja) | 磁気バブル転送路の形成方法 | |
| JPS641876B2 (ja) | ||
| JPS6079587A (ja) | バブルメモリ−装置 | |
| JPS6035394A (ja) | バブルメモリ素子の製造方法 | |
| JP2002358607A (ja) | 磁気ヘッド素子、磁気ヘッド素子の製造方法及び磁気ヘッド | |
| JP2006286120A (ja) | 転写用原盤及びその製造技術 | |
| JPS6070583A (ja) | 磁気バブルメモリ素子及びその作成方法 | |
| JPS62149135A (ja) | パタ−ン形成方法 | |
| JPS60251589A (ja) | 磁気バブルメモリ素子作成方法 | |
| JPH10172111A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS6061979A (ja) | 磁気バブルメモリ素子 | |
| JPH05135330A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPS6342349B2 (ja) | ||
| JPH10172112A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS5933690A (ja) | 磁気バブルメモリ素子 |