JPS62149135A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS62149135A JPS62149135A JP28935385A JP28935385A JPS62149135A JP S62149135 A JPS62149135 A JP S62149135A JP 28935385 A JP28935385 A JP 28935385A JP 28935385 A JP28935385 A JP 28935385A JP S62149135 A JPS62149135 A JP S62149135A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- thin film
- ion
- milling
- ion milling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
パターン形成方法であって、パターンを形成すべき層の
上にホトレジストパターンを形成し、該パターンをマス
クにして途中までイオンミーリングした後ホトレジスト
パターンを除去し、さらにイオンミーリングすることに
より側面に傾斜を有するパターンの形成を可能とする。
上にホトレジストパターンを形成し、該パターンをマス
クにして途中までイオンミーリングした後ホトレジスト
パターンを除去し、さらにイオンミーリングすることに
より側面に傾斜を有するパターンの形成を可能とする。
本発明は半導体素子等におけるパターン形成方法に関す
るもので、さらに詳しく言えば側面に傾斜を有するパタ
ーンの形成方法に関するものである。
るもので、さらに詳しく言えば側面に傾斜を有するパタ
ーンの形成方法に関するものである。
以下磁気バブルメモリを例にとり説明する。磁気バブル
メモリは記憶容量4Mビットのチップが量産されており
、現在8M、16Mビットの開発が進められているが、
記憶容量が大きくなるにつれてバブル径及び駆動パター
ンの微小化が必須となっている。このためバブル駆動力
が弱まり、特に導体パターンとの交差部では導体パター
ンの段差の影響を受け、バブル伝播特性が劣化する。
メモリは記憶容量4Mビットのチップが量産されており
、現在8M、16Mビットの開発が進められているが、
記憶容量が大きくなるにつれてバブル径及び駆動パター
ンの微小化が必須となっている。このためバブル駆動力
が弱まり、特に導体パターンとの交差部では導体パター
ンの段差の影響を受け、バブル伝播特性が劣化する。
従来この段差部での伝播特性を改善するためには樹脂に
よる平坦化プロセスが採用されている。
よる平坦化プロセスが採用されている。
上記の樹脂平坦化プロセスでは、磁気バブルメモリの記
憶容量が4Mビットにもなると、バブル径、駆動パター
ンが更に小さくなるが導体パターン段差部のステップカ
バレッジを保つため樹脂膜厚は薄くできない。即ち結晶
表面とパーマロイパターンの距離(スペーサ厚)は変ら
ない。このため情報を保持するマイナーループパターン
の駆動力が弱くなる。これを改善するためメジャ一部と
マイナ一部のスペーサの厚さを違えたデュアルスペーサ
方式が採用されているがこの方式では工程的に不利であ
る。
憶容量が4Mビットにもなると、バブル径、駆動パター
ンが更に小さくなるが導体パターン段差部のステップカ
バレッジを保つため樹脂膜厚は薄くできない。即ち結晶
表面とパーマロイパターンの距離(スペーサ厚)は変ら
ない。このため情報を保持するマイナーループパターン
の駆動力が弱くなる。これを改善するためメジャ一部と
マイナ一部のスペーサの厚さを違えたデュアルスペーサ
方式が採用されているがこの方式では工程的に不利であ
る。
本発明はこのような点に鑑みて案出されたもので、簡単
な方法で導体パターンの樹脂による平坦化を改善できる
パターン形成方法を提供することを目的としている。
な方法で導体パターンの樹脂による平坦化を改善できる
パターン形成方法を提供することを目的としている。
このため本発明においては、パターンを形成すべき薄膜
2の上にホトレジストを塗布し、露光・現像により所望
のホトレジストパターン3を形成し、該パターンをマス
クにして薄膜2の途中までイオンミーリングし、その後
ホトレジストパターン3を除去し、さらにイオンミーリ
ングを行ない側面に傾斜を有するパターン4を得ること
を特徴としている。
2の上にホトレジストを塗布し、露光・現像により所望
のホトレジストパターン3を形成し、該パターンをマス
クにして薄膜2の途中までイオンミーリングし、その後
ホトレジストパターン3を除去し、さらにイオンミーリ
ングを行ない側面に傾斜を有するパターン4を得ること
を特徴としている。
第1図は本発明のパターン形成方法の原理を説明するた
めの図である。同図により説明すると、■ 先ず第1図
aに示すようにウェーハ1上に形成したいパターン材料
の薄膜2を蒸着又はスパッタにより形成する。この場合
パターンの膜厚をhlとすれば薄膜2の膜厚り、はho
>hl とする。
めの図である。同図により説明すると、■ 先ず第1図
aに示すようにウェーハ1上に形成したいパターン材料
の薄膜2を蒸着又はスパッタにより形成する。この場合
パターンの膜厚をhlとすれば薄膜2の膜厚り、はho
>hl とする。
■ 次に第1図すに示すように薄膜2の上にホトレジス
トを塗布し、露光・現像により所望のレジストパターン
3を形成する。
トを塗布し、露光・現像により所望のレジストパターン
3を形成する。
■ 次に第1図Cに示すようにイオンミリングあるいは
りアクティブイオンエツチングにより薄膜2をhlの深
さまでエツチングする。
りアクティブイオンエツチングにより薄膜2をhlの深
さまでエツチングする。
■ 次に第1図dに示すようにホトレジストを除去する
。
。
■ 次に第1図eに示すようにイオンミリングによりh
t (”he hl)の深さだけエツチングする。
t (”he hl)の深さだけエツチングする。
このイオンミリングによるエツチングではパターン4の
上端は第2図に示すようにある一定の角度αの傾斜角を
保ってエツチングされる。
上端は第2図に示すようにある一定の角度αの傾斜角を
保ってエツチングされる。
このαは薄膜材料物質に固有の値であり、イオンミリン
グによるエッチレートが最大になるAr″″ビーム入射
角度である。
グによるエッチレートが最大になるAr″″ビーム入射
角度である。
なお膜厚り、のパターンを得る場合、hoの厚さを変え
ることにより、すなわち2回目のエツチングするfjt
hz (=ho −hl )を変えることにより第3
図a、b、cに示す様な形状のパターンを得ることがで
きる。この形状変化はα、すなわち薄膜材料物質にも依
存するが定性的にはhzくくhlの場合はa図の様にな
り、hz(=ho−h+)〉〉h、の場合は0図の様に
なる。
ることにより、すなわち2回目のエツチングするfjt
hz (=ho −hl )を変えることにより第3
図a、b、cに示す様な形状のパターンを得ることがで
きる。この形状変化はα、すなわち薄膜材料物質にも依
存するが定性的にはhzくくhlの場合はa図の様にな
り、hz(=ho−h+)〉〉h、の場合は0図の様に
なる。
第4図は本発明の実施例を磁気バブルメモリ素子に例を
とり説明する図であり、a y hはその製造工程を示
す。
とり説明する図であり、a y hはその製造工程を示
す。
本実施例を図により説明すると、
■ 先ず第4図aに示すように結晶基板10上に5if
tを500人スパッタしスペーサ層11を形成し、その
上にTaMo/Au (150人/7000人)を蒸着
し導体層12を形成する。
tを500人スパッタしスペーサ層11を形成し、その
上にTaMo/Au (150人/7000人)を蒸着
し導体層12を形成する。
■ 次に第4図すに示すようにホトレジストを2000
人塗布し、露光・現像によりレジストパターン13を形
成する。
人塗布し、露光・現像によりレジストパターン13を形
成する。
■ 次に第4図Cに示すようにイオンミリングにより導
体層12を3500人エツチングする。
体層12を3500人エツチングする。
■ 次に第4図dに示すようにレジストパターン13を
除去する。
除去する。
■ 次に第4図eに示すように導体層12をイオンミリ
ングによりさらに3500人エツチングして導体パター
ン14を形成する。このエツチングにより導体パターン
14のエツジ部には傾斜がつけられる。
ングによりさらに3500人エツチングして導体パター
ン14を形成する。このエツチングにより導体パターン
14のエツジ部には傾斜がつけられる。
■ 次に第4図fに示すように熱硬化性シリコン樹脂(
PLOS樹脂)を1800人塗布・熱処理して樹脂層1
5を形成する。
PLOS樹脂)を1800人塗布・熱処理して樹脂層1
5を形成する。
■ 次にパーマロイ (NiFe)を3300人蒸着し
、露光・現像・イオンミリングによりバブル駆動用のパ
ーマロイパターン16を形成する。
、露光・現像・イオンミリングによりバブル駆動用のパ
ーマロイパターン16を形成する。
■ 最後に5in2を1μmスパッタして保護膜17を
形成して完成する。
形成して完成する。
本実施例によれば、上記■の工程で導体パターン14に
はエツジ部に傾斜がつき、樹脂層15によるステップカ
バレッジが改善される。このため樹脂層の厚さを薄くす
ることができる。即ちスペーサ厚(結晶表面はパーマロ
イパターンとの距離)を薄くすることができ、微小化で
弱くなったパーマロイパターンの駆動力を補うことがで
きる。
はエツジ部に傾斜がつき、樹脂層15によるステップカ
バレッジが改善される。このため樹脂層の厚さを薄くす
ることができる。即ちスペーサ厚(結晶表面はパーマロ
イパターンとの距離)を薄くすることができ、微小化で
弱くなったパーマロイパターンの駆動力を補うことがで
きる。
以上述べてきたように、本発明によれば極めて簡単な方
法で導体パターンの樹脂による平坦化を改善でき、実用
的には掻めて有用である。
法で導体パターンの樹脂による平坦化を改善でき、実用
的には掻めて有用である。
第1図は本発明の詳細な説明するための図、第2図はイ
オンミリングによる薄膜パターンのエツチングを説明す
るための図、 第3図は本発明方法による薄膜パターンの断面を示す図
、 第4図は本発明の詳細な説明するための図である。 第1図、第2図、第4図において、 1はウェーハ、 2は薄膜、 3はレジストパターン、 4は薄膜パターン、 10は結晶基板、 11はスペーサ、 12は導体層、 13はレジストパターン、 14は導体パターン、 15は樹脂層、 16はパーマロイパターン、 17は保護膜である。 本発明の詳細な説明するための図 第1図 4・・・薄膜・ぞターノ 竿2図 本発明の詳細な説明す7 第4図 13 ・・ レノストパターン 17
・5ための図 ・保護膜
オンミリングによる薄膜パターンのエツチングを説明す
るための図、 第3図は本発明方法による薄膜パターンの断面を示す図
、 第4図は本発明の詳細な説明するための図である。 第1図、第2図、第4図において、 1はウェーハ、 2は薄膜、 3はレジストパターン、 4は薄膜パターン、 10は結晶基板、 11はスペーサ、 12は導体層、 13はレジストパターン、 14は導体パターン、 15は樹脂層、 16はパーマロイパターン、 17は保護膜である。 本発明の詳細な説明するための図 第1図 4・・・薄膜・ぞターノ 竿2図 本発明の詳細な説明す7 第4図 13 ・・ レノストパターン 17
・5ための図 ・保護膜
Claims (1)
- 1、パターンを形成すべき薄膜(2)の上にホトレジス
トを塗布し、露光現像により所望のホトレジストパター
ン(3)を形成し、該パターンをマスクにして薄膜(2
)の途中までイオンミーリングし、その後ホトレジスト
パターン(3)を除去し、さらにイオンミーリングを行
ない側面に傾斜を有するパターン(4)を得ることを特
徴とするパターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28935385A JPS62149135A (ja) | 1985-12-24 | 1985-12-24 | パタ−ン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28935385A JPS62149135A (ja) | 1985-12-24 | 1985-12-24 | パタ−ン形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62149135A true JPS62149135A (ja) | 1987-07-03 |
Family
ID=17742104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28935385A Pending JPS62149135A (ja) | 1985-12-24 | 1985-12-24 | パタ−ン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62149135A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62238626A (ja) * | 1986-04-09 | 1987-10-19 | Nec Corp | 半導体装置の製造方法 |
-
1985
- 1985-12-24 JP JP28935385A patent/JPS62149135A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62238626A (ja) * | 1986-04-09 | 1987-10-19 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62245509A (ja) | 薄膜磁気ヘツドの製造方法 | |
JP2000040208A5 (ja) | 薄膜磁気ヘッドの製造方法および磁気ヘッド | |
US4351698A (en) | Variable sloped etching of thin film heads | |
JPS6236636B2 (ja) | ||
JPS62149135A (ja) | パタ−ン形成方法 | |
JP2567221B2 (ja) | 薄膜磁気ヘツド及びその製造方法 | |
JPS6174196A (ja) | 磁気バブルメモリ素子の製造方法 | |
JPH03132909A (ja) | レジストパターンの形成方法 | |
JPS5963706A (ja) | 磁性薄膜体 | |
JPH0355910B2 (ja) | ||
JPS62250507A (ja) | 磁気テ−プ用薄膜磁気ヘツドの製造方法 | |
JPH10172111A (ja) | 薄膜磁気ヘッドの製造方法 | |
JPH0383336A (ja) | 平坦化方法 | |
JPH04119512A (ja) | 薄膜磁気ヘッドの製造方法 | |
JPS6136697B2 (ja) | ||
JPS5913103B2 (ja) | 磁気バブルメモリ素子 | |
JP2002358607A (ja) | 磁気ヘッド素子、磁気ヘッド素子の製造方法及び磁気ヘッド | |
JPS6342352B2 (ja) | ||
JPS6370992A (ja) | 磁気バブルメモリ素子の製造方法 | |
JPH04281204A (ja) | エッチング方法 | |
JPS60251589A (ja) | 磁気バブルメモリ素子作成方法 | |
JPS6070582A (ja) | 磁気バブルメモリ素子作製方法 | |
JPS6117051B2 (ja) | ||
JPS62164290A (ja) | 磁気バブルメモリ素子形成方法 | |
JPS60173712A (ja) | 薄膜パタ−ン付設基板の表面平担化方法 |