JPS5913103B2 - 磁気バブルメモリ素子 - Google Patents
磁気バブルメモリ素子Info
- Publication number
- JPS5913103B2 JPS5913103B2 JP5227680A JP5227680A JPS5913103B2 JP S5913103 B2 JPS5913103 B2 JP S5913103B2 JP 5227680 A JP5227680 A JP 5227680A JP 5227680 A JP5227680 A JP 5227680A JP S5913103 B2 JPS5913103 B2 JP S5913103B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- bubble
- magnetic
- spacer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
- H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Magnetic Films (AREA)
Description
【発明の詳細な説明】
本発明は磁気バブル薄膜とバブル転送用軟磁性パターン
およびゲート制御用導体パターンからなる回転磁界制御
バブルメモリ素子に関するものであり、特に微小バブル
を用いた高密度バブルメモリ素子で不可欠となるプレー
ナ−構造に関する。
およびゲート制御用導体パターンからなる回転磁界制御
バブルメモリ素子に関するものであり、特に微小バブル
を用いた高密度バブルメモリ素子で不可欠となるプレー
ナ−構造に関する。
従来バブルメモリ素子はバブル転送用パーマロイパター
ンの下部に機能ゲート制御用導体パターワ ンを配置し
、ゲート機能を持たせたコンダクタファーストパターン
と呼ばれる構造でしかもプレーナ−構造が主流である。
しかしながらこのプレーナ構造ではバブル薄膜と軟磁性
パターンとの間の距離（以下スペーサ厚５ と称する）
を、導体パターンの厚さより小さくすることは出来ない
。
ンの下部に機能ゲート制御用導体パターワ ンを配置し
、ゲート機能を持たせたコンダクタファーストパターン
と呼ばれる構造でしかもプレーナ−構造が主流である。
しかしながらこのプレーナ構造ではバブル薄膜と軟磁性
パターンとの間の距離（以下スペーサ厚５ と称する）
を、導体パターンの厚さより小さくすることは出来ない
。
更に又、再現性、信頼性の向上及び高密度化の要求に対
応して、導体パターンの厚さはバブル径あるいはセル寸
法と比較して大きくなり、従つてスペーサ厚もますます
大きくな″０ る傾向がある。このスペーサが大きくな
つてゆくことは軟磁性パターンのバブル転送駆動力が低
下することにつながる。一方、高密度化をはかるための
、バブル径を小さくすると、バブル薄膜の飽和磁化の増
加にともフ５ なつてバブルの転送に要求される駆動回
転磁界が増大する傾向にある。
応して、導体パターンの厚さはバブル径あるいはセル寸
法と比較して大きくなり、従つてスペーサ厚もますます
大きくな″０ る傾向がある。このスペーサが大きくな
つてゆくことは軟磁性パターンのバブル転送駆動力が低
下することにつながる。一方、高密度化をはかるための
、バブル径を小さくすると、バブル薄膜の飽和磁化の増
加にともフ５ なつてバブルの転送に要求される駆動回
転磁界が増大する傾向にある。
従つてこのスペーサの増加は飽和磁化の増大と相まつて
駆動回転磁界を著しく増加させ、消費動、使用温度範囲
、高速動作の点で高密度素子実用化の最大の問題点とな
つてい３０る。そこで本発明は上記の問題を解決して高
密度バブル素子に要求される、バブル薄膜と軟磁性パタ
ーンとの距離を小さくし、且つ導体パターンに充分な厚
さを与えるブレーナー構造を有する磁気バ３５ブルメモ
リ素子を提供することを目的とする。
駆動回転磁界を著しく増加させ、消費動、使用温度範囲
、高速動作の点で高密度素子実用化の最大の問題点とな
つてい３０る。そこで本発明は上記の問題を解決して高
密度バブル素子に要求される、バブル薄膜と軟磁性パタ
ーンとの距離を小さくし、且つ導体パターンに充分な厚
さを与えるブレーナー構造を有する磁気バ３５ブルメモ
リ素子を提供することを目的とする。
本発明の目的は基板上に基板からみて順に、磁気バブル
薄膜と機能ゲート制御導体パターンとバブル転送用軟磁
性パターンとが積層形成され、これら磁気バブル薄膜と
機能ゲート制御導体パターンとバブル転送用軟磁性パタ
ーンが絶縁非磁性のスペーサ膜により相互に隔離されて
なる磁気バブルメモリ素子において、軟磁性パターン接
触する前記スペーサ膜は上面が平坦化され磁気バブル薄
膜からの高さが異なる第１１第２の領域に区分され、第
１の領域は前記機能ゲート制御導体パターンおよびこれ
と重なるか近接する軟磁性パターンを包囲し、第２の領
域は第１の領域を除く磁気バブル薄膜全表面であること
を特徴とする磁気バブルメモリ素子によつて達成される
。本発明によれば導体パターンを厚くでき、ゲート部分
を平坦化でき且つ情報蓄積部分のスペーサを小さくでき
るので導体電流密度を下げ転送パターンの駆動力を改善
し、バブル素子の信頼性を向上せしめ必要な駆動磁界を
低下させる効果を奏する。
薄膜と機能ゲート制御導体パターンとバブル転送用軟磁
性パターンとが積層形成され、これら磁気バブル薄膜と
機能ゲート制御導体パターンとバブル転送用軟磁性パタ
ーンが絶縁非磁性のスペーサ膜により相互に隔離されて
なる磁気バブルメモリ素子において、軟磁性パターン接
触する前記スペーサ膜は上面が平坦化され磁気バブル薄
膜からの高さが異なる第１１第２の領域に区分され、第
１の領域は前記機能ゲート制御導体パターンおよびこれ
と重なるか近接する軟磁性パターンを包囲し、第２の領
域は第１の領域を除く磁気バブル薄膜全表面であること
を特徴とする磁気バブルメモリ素子によつて達成される
。本発明によれば導体パターンを厚くでき、ゲート部分
を平坦化でき且つ情報蓄積部分のスペーサを小さくでき
るので導体電流密度を下げ転送パターンの駆動力を改善
し、バブル素子の信頼性を向上せしめ必要な駆動磁界を
低下させる効果を奏する。
以下従来例および実施例を説明しながら本発明を詳細に
説明する。
説明する。
第１図は従来のプレーナ構造による磁気バブルメモリ素
子の概略断面図を示す。
子の概略断面図を示す。
符号１はバブル薄膜２は二酸化シリコンからなる第１ス
ペーサ、３は一酸化シリコンからなる第２スペーサ、４
は導体パターン５は二酸化シリコンからなる第３スペー
サ、６はパーマロイパターンである。この従来例の構造
によればバブル薄膜１とパーマロイパターン６との距離
（スペーサ厚）は明らかに導体パターンより小さくする
ことが不可能で情報蓄積部分のスペーサ厚を小さく出来
ない。導体パターンの端に段差があると、その上のパー
マロイパターンに同じく段差を生じる。
ペーサ、３は一酸化シリコンからなる第２スペーサ、４
は導体パターン５は二酸化シリコンからなる第３スペー
サ、６はパーマロイパターンである。この従来例の構造
によればバブル薄膜１とパーマロイパターン６との距離
（スペーサ厚）は明らかに導体パターンより小さくする
ことが不可能で情報蓄積部分のスペーサ厚を小さく出来
ない。導体パターンの端に段差があると、その上のパー
マロイパターンに同じく段差を生じる。
このパーマロイパターンの段差はパーマロイパターンの
磁化特性を不連続とし段差部分に余分の磁極を生じてバ
ブルをトラツプしバブルの転送特性を劣化させる。この
段差での転送特性の劣化は微細パターンを用いた高密度
素子の場合特に著しく、これを避けるためプレーナ構造
として段差を無くすことは必須と考えられている。第２
図は本発明に係る８μ基本パターン周期約２μバブル径
を用いた磁気バブルメモリ素子の一実施例を示す概略断
面図である。
磁化特性を不連続とし段差部分に余分の磁極を生じてバ
ブルをトラツプしバブルの転送特性を劣化させる。この
段差での転送特性の劣化は微細パターンを用いた高密度
素子の場合特に著しく、これを避けるためプレーナ構造
として段差を無くすことは必須と考えられている。第２
図は本発明に係る８μ基本パターン周期約２μバブル径
を用いた磁気バブルメモリ素子の一実施例を示す概略断
面図である。
ガドリウムーガリウムーガーネツトからなるバブル薄膜
１上に約１，０００λの膜厚の二酸化シリコンからなる
第１スペーサ２があり、その上に約３，０００〜４，０
００への膜厚の一酸化シリコンからなる第２スペーサ３
及び、Ａｌ−Ｃｕ導体パターン５がほぼ平坦に配置され
ている。第２スペーサ３上に約１，０００〜３，０００
八膜厚の二酸化シリコンからなる第３スペーサ４が配置
され、その上に約４，０００Ａの厚さで１６μ周期のパ
ーマロイパターンが形成されている。更に又、第３スペ
ーサ４は第２スペーサの両側で、且つ第１スペーサ上に
配置せしめられており、その第３スペーサ上に、約４，
０００への厚さの８μ周期のパーマロイパターンが形成
されている。バブル薄膜１とパーマロイパターン６との
距離と比較してバブル薄膜１とパーマロイパターン６′
との距離の方が小さく、その距離が導体パターン５の厚
さより小さく出来る。すなわち、情報蓄積部のスペーサ
厚を小さく出来、転送パターンの駆動力を改善出来る。
また、導体パターン５がほぼ等しい膜厚のスペーサ膜に
よつて平坦化されており、そのスペーサ膜上のパーマロ
イパターン６に大きな段差を生じない構造となつている
。大きなバブル薄膜−パーマロイパターン距離を有する
パーマロイパターンのパターン寸法を他のパーマロイの
パターン寸法と比較し、拡大されたパターン設計とする
のも本発明の特徴であり本実施例ではパーマロイパター
ン６のパターン寸法を１６μ、パーマロイパターン６′
のパターン寸法を８μとしている。また導体パターンの
厚みも充分にとれる。第３図は他の実施例の概略断面図
である。
１上に約１，０００λの膜厚の二酸化シリコンからなる
第１スペーサ２があり、その上に約３，０００〜４，０
００への膜厚の一酸化シリコンからなる第２スペーサ３
及び、Ａｌ−Ｃｕ導体パターン５がほぼ平坦に配置され
ている。第２スペーサ３上に約１，０００〜３，０００
八膜厚の二酸化シリコンからなる第３スペーサ４が配置
され、その上に約４，０００Ａの厚さで１６μ周期のパ
ーマロイパターンが形成されている。更に又、第３スペ
ーサ４は第２スペーサの両側で、且つ第１スペーサ上に
配置せしめられており、その第３スペーサ上に、約４，
０００への厚さの８μ周期のパーマロイパターンが形成
されている。バブル薄膜１とパーマロイパターン６との
距離と比較してバブル薄膜１とパーマロイパターン６′
との距離の方が小さく、その距離が導体パターン５の厚
さより小さく出来る。すなわち、情報蓄積部のスペーサ
厚を小さく出来、転送パターンの駆動力を改善出来る。
また、導体パターン５がほぼ等しい膜厚のスペーサ膜に
よつて平坦化されており、そのスペーサ膜上のパーマロ
イパターン６に大きな段差を生じない構造となつている
。大きなバブル薄膜−パーマロイパターン距離を有する
パーマロイパターンのパターン寸法を他のパーマロイの
パターン寸法と比較し、拡大されたパターン設計とする
のも本発明の特徴であり本実施例ではパーマロイパター
ン６のパターン寸法を１６μ、パーマロイパターン６′
のパターン寸法を８μとしている。また導体パターンの
厚みも充分にとれる。第３図は他の実施例の概略断面図
である。
第３図によれば、第２図の第２スペーサ３の部分の導体
パターンとなつている構造である。但し、本実施例では
パーマロイパターンの下を全て導体とするため、導体パ
ターンの設計に自由度が失われる欠点があり、導体パタ
ーンのレイアウトに工夫が必要となる。
パターンとなつている構造である。但し、本実施例では
パーマロイパターンの下を全て導体とするため、導体パ
ターンの設計に自由度が失われる欠点があり、導体パタ
ーンのレイアウトに工夫が必要となる。
本実施例による効果を、バイアスマージンとスペーサ厚
との関係を表わすグラフである第４図に関して検討して
みる。曲線Ａは１６μ周期パターン及び曲線Ｂは８μ周
期パターンの場合を示したものである。この図によれば
スペーサ厚を小さくし、パターン寸法を大きくした方、
すなわち本発明の特徴とする態様でバイアスマージンが
大きくなることが理解されよう。バイアスマージンを大
きく出来るということはバブル駆動力が大きくなること
を意味する。第５図は本発明に係る磁気バブルメモリ素
子製造の一例の製造プロセスの概略図である。
との関係を表わすグラフである第４図に関して検討して
みる。曲線Ａは１６μ周期パターン及び曲線Ｂは８μ周
期パターンの場合を示したものである。この図によれば
スペーサ厚を小さくし、パターン寸法を大きくした方、
すなわち本発明の特徴とする態様でバイアスマージンが
大きくなることが理解されよう。バイアスマージンを大
きく出来るということはバブル駆動力が大きくなること
を意味する。第５図は本発明に係る磁気バブルメモリ素
子製造の一例の製造プロセスの概略図である。
１は導体パターンのプレーナ化の図２は導体パターンを
除去しレジストを塗布した図３は第３スペーサを蒸着し
た図４はパーマロイパターンを蒸着した図である。
除去しレジストを塗布した図３は第３スペーサを蒸着し
た図４はパーマロイパターンを蒸着した図である。
１においてスペーサパターン３′と導体パターン５をリ
フトオフ法により平坦化し、次に２において、プラズマ
エツチング等の選択性のあるエツチング法により余分な
導体パターン５を除去し、３で第三スペーサ４を形成し
、４にて導体パターンに対しパーマロイパターンの位置
合わせパタン形成プロセスによりバブルメモリ素子を作
成した。
フトオフ法により平坦化し、次に２において、プラズマ
エツチング等の選択性のあるエツチング法により余分な
導体パターン５を除去し、３で第三スペーサ４を形成し
、４にて導体パターンに対しパーマロイパターンの位置
合わせパタン形成プロセスによりバブルメモリ素子を作
成した。
なお２において余分な導体パターンを除去するのにマス
タ位置合せ工程を必要とするが、この位置合せは厳密な
精度を要じないので実質的に従来のマスクプロセスを複
雑にすることはない。本方法によつて、充分な厚さを有
する導体パターン、プレーナ構造、及び充分に小さな、
バブル膜−軟磁性パターン距離を同時に満たすバブルメ
モリ素子を製造することが可能である。第６図は本発明
に係るパターン設計の実施例である。
タ位置合せ工程を必要とするが、この位置合せは厳密な
精度を要じないので実質的に従来のマスクプロセスを複
雑にすることはない。本方法によつて、充分な厚さを有
する導体パターン、プレーナ構造、及び充分に小さな、
バブル膜−軟磁性パターン距離を同時に満たすバブルメ
モリ素子を製造することが可能である。第６図は本発明
に係るパターン設計の実施例である。
３は第２スペーサ５は導体パターン８はゲート拡大パタ
ーン９は情報蓄積部パーマロイパターンである。
ーン９は情報蓄積部パーマロイパターンである。
以下本発明による好ましい条件を述べると、バブル薄膜
一軟磁性パターン間の大きな距離を有する軟磁性パター
ンのパターン寸法を他のパターンと比較して２〜４部程
度拡大したパターン設計とするのが好ましい。
一軟磁性パターン間の大きな距離を有する軟磁性パター
ンのパターン寸法を他のパターンと比較して２〜４部程
度拡大したパターン設計とするのが好ましい。
第２スペーサは一酸化シリコンが好ましいが樹脂でもよ
い。
い。
第１図従来のプレーナ構造による磁気バブルメモリ素子
の概略断面図であり、第２図は本発明に係る磁気バブル
メモリ素子の一実施例を示す概略断面図であり、第３図
は本発明の他の実施例を示す概略断面図であり、第４図
はバイアスマージンとスペーサ厚との関係を表わすグラ
フであり、第５図は本発明に係る磁気バブルメモリ素子
製造の一例の製造プロセスの概略図であり、第６図は本
発明に係るパターン設計の実施例である。 １・・・・・・バブル薄膜、２・・・・・・第１スペー
サ、３・・・・・・第２スペーサ、４・・・・・・第３
スペーサ、５・・・・・・導体パターン、６・・・・・
・パーマロイパターン、６ｔ・・・・・パーマロイパタ
ーン、７・・・・・ルジスタ、８・・・・・・ゲート拡
大パターン、９・・・・・・情報蓄積部パーマロイパタ
ーン。
の概略断面図であり、第２図は本発明に係る磁気バブル
メモリ素子の一実施例を示す概略断面図であり、第３図
は本発明の他の実施例を示す概略断面図であり、第４図
はバイアスマージンとスペーサ厚との関係を表わすグラ
フであり、第５図は本発明に係る磁気バブルメモリ素子
製造の一例の製造プロセスの概略図であり、第６図は本
発明に係るパターン設計の実施例である。 １・・・・・・バブル薄膜、２・・・・・・第１スペー
サ、３・・・・・・第２スペーサ、４・・・・・・第３
スペーサ、５・・・・・・導体パターン、６・・・・・
・パーマロイパターン、６ｔ・・・・・パーマロイパタ
ーン、７・・・・・ルジスタ、８・・・・・・ゲート拡
大パターン、９・・・・・・情報蓄積部パーマロイパタ
ーン。
Claims (1)
- 【特許請求の範囲】 １ 基板上に基板からみて順に、磁気バブル薄膜と機能
ゲート制御導体パターンとバブル転送用軟磁性パターン
とが積層形成され、これら磁気バブル薄膜と機能ゲート
制御導体パターンとバブル転送用軟磁性パターンが絶縁
非磁性のスペーサ膜により相互に隔離されてなる磁気バ
ブルメモリ素子において、軟磁性パターン接触する前記
スペーサ膜は上面が平坦化され磁気バブル薄膜からの高
さが異なる第１、第２の領域に区分され、第１の領域は
前記機能ゲート制御導体パターンおよびこれと重なるか
近接する軟磁性パターンを包囲し、第２の領域は第１の
領域を除く磁気バブル薄膜全表面であることを特徴とす
る磁気バブルメモリ素子。 ２ 前記第１領域内の磁気バブル薄膜と軟磁性パターン
間の距離が大きくなつており且つ前記第１領域内の軟磁
性パターンのパターン寸法を第２領域内の軟磁性パター
ンのパターン寸法に比較して拡大されていることを特徴
する特許請求の範囲第１項記載の磁気バブルメモリ素子
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5227680A JPS5913103B2 (ja) | 1980-04-22 | 1980-04-22 | 磁気バブルメモリ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5227680A JPS5913103B2 (ja) | 1980-04-22 | 1980-04-22 | 磁気バブルメモリ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56148784A JPS56148784A (en) | 1981-11-18 |
| JPS5913103B2 true JPS5913103B2 (ja) | 1984-03-27 |
Family
ID=12910258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5227680A Expired JPS5913103B2 (ja) | 1980-04-22 | 1980-04-22 | 磁気バブルメモリ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5913103B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5916191A (ja) * | 1982-07-19 | 1984-01-27 | Hitachi Ltd | 磁気バブル素子 |
| JPS6074192A (ja) * | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | バブルメモリ作成方法 |
-
1980
- 1980-04-22 JP JP5227680A patent/JPS5913103B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56148784A (en) | 1981-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000105906A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS62245509A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPS5913103B2 (ja) | 磁気バブルメモリ素子 | |
| US6083410A (en) | Thin film magnetic head and process for producing same | |
| JP2567221B2 (ja) | 薄膜磁気ヘツド及びその製造方法 | |
| JP3428905B2 (ja) | 金属膜形成方法及び薄膜磁気ヘッドのポール形成方法 | |
| JP2002197608A (ja) | 薄膜磁気ヘッド及び薄膜磁気ヘッドの製造方法 | |
| JP2747099B2 (ja) | 薄膜磁気ヘツド | |
| JPS5880117A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JP3919926B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JP2891817B2 (ja) | 磁気ヘッド製造方法 | |
| JPH0264908A (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| KR900000046B1 (ko) | 마그네틱 버블 메모리칩을 제조하는 방법 | |
| JPH06314414A (ja) | 薄膜磁気ヘッド及びその製造方法 | |
| JPH0721515A (ja) | 薄膜磁気ヘッド | |
| JPH05303719A (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| JPS6342349B2 (ja) | ||
| JPH0556561B2 (ja) | ||
| JPH0520637A (ja) | 薄膜磁気ヘツド | |
| JP2796998B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS641876B2 (ja) | ||
| JPH08129715A (ja) | 複合型薄膜磁気ヘッドの製造方法 | |
| JPS63103409A (ja) | 薄膜磁気ヘツド | |
| JP2002358607A (ja) | 磁気ヘッド素子、磁気ヘッド素子の製造方法及び磁気ヘッド | |
| JPS62205509A (ja) | 薄膜磁気ヘツド |