KR102535126B1 - 유체 가압을 이용한 반도체 집적소자의 평탄화 방법 - Google Patents
유체 가압을 이용한 반도체 집적소자의 평탄화 방법 Download PDFInfo
- Publication number
- KR102535126B1 KR102535126B1 KR1020200133660A KR20200133660A KR102535126B1 KR 102535126 B1 KR102535126 B1 KR 102535126B1 KR 1020200133660 A KR1020200133660 A KR 1020200133660A KR 20200133660 A KR20200133660 A KR 20200133660A KR 102535126 B1 KR102535126 B1 KR 102535126B1
- Authority
- KR
- South Korea
- Prior art keywords
- fluid
- planarization
- integrated device
- flat mold
- planarization layer
- Prior art date
Links
- 239000012530 fluid Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000003825 pressing Methods 0.000 claims abstract description 15
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 238000001723 curing Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 4
- 238000003848 UV Light-Curing Methods 0.000 claims description 3
- 238000001029 thermal curing Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 26
- 239000006227 byproduct Substances 0.000 abstract description 4
- 229910021642 ultra pure water Inorganic materials 0.000 abstract description 4
- 239000012498 ultrapure water Substances 0.000 abstract description 4
- 239000007788 liquid Substances 0.000 abstract description 2
- 239000002002 slurry Substances 0.000 abstract description 2
- 239000002699 waste material Substances 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004205 dimethyl polysiloxane Substances 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000010687 lubricating oil Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 1
- -1 polydimethylsiloxane Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명의 일 실시예에 의하면, 종래 반도체 소자에서 사용하는 CMP 공정의 추가에 따른 에너지, 부산물 처리, 초순수 공급 등의 다양한 issue를 제거함으로써 초순수의 감소 및 공정부산물 (폐액, slurry)의 처리에 소모되는 비용의 획기적으로 절감될 수 있다. 이를 위해 특히 본 발명의 일 실시예는, 반도체 집적소자를 평탄화하는 평탄화 방법에 있어서, 반도체 기판의 집적소자 상부로 평탄화 소재를 도포하는 단계(S10); 도포된 평탄화 소재 상부에 플랫 몰드와, 플랫 몰드 상부에 탄성체판을 배치하는 단계(S20); 탄성체판 상부의 유체 공간으로 유체를 주입하는 단계(S30); 주입된 유체가 탄성체판을 균일한 압력으로 가압하는 제1 가압단계(S40); 가압된 탄성체판이 플랫 몰드를 가압하는 제2 가압단계(S50); 및 가압된 플랫 몰드가 도포된 평탄화 소재를 평탄화하여 평탄화층을 형성하는 단계(S60)를 포함하는 유체 가압을 이용한 반도체 집적소자의 평탄화 방법을 포함한다.
Description
본 발명은 반도체 기판의 집적소자 평탄화를 위한 평탄화 방법에 관한 것이다.
반도체 산업의 꾸준한 성장과 함께 2020년에는 반도체 시장이 700억 달러 이상의 규모로 형성될 것으로 예상되는 가운데 대한민국 핵심 사업인 반도체 산업의 우위를 유지하기 위해서는 신기술 도입에 따른 기술격차의 유지가 가장 중요하다. 하지만 그에 못지않게 공정 단축에 의한 수율 향상과 공정비용 절감을 통하여 반도체 시장에서의 가격 경쟁력을 확보하는 것 또한 매우 중요한 이슈임은 분명하다.
현재 반도체의 집적화가 진행되면서, 특히 메모리 소자(DRAM, NAND FLASH) 의 경우, 소자 집적도를 향상시키기 위하여 필수적으로 3D vertical 구조를 도입하여야 하고, 이 결과 메모리 cell array와 CMOS 회로 부분과의 global 단차가 매우 커지게 되었다.
따라서 포토리소그래피 공정을 원활하게 하기 위하여 global 단차를 없애는 평탄화 공정이 반드시 도입되어야 하는데, 현재 SOC (spin on carbon) 및 SOG (spin on glass) 소재들을 이용한 spin coat & re-flow 공정의 경우에 집적소자의 메모리 cell 부분과 CMOS 회로의 global 단차가 발생한다.
종래 global 단차를 평탄화하기 위하여 실리콘 산화물 계열 소재를 두껍게 증착한 후에 CMP 공정을 통하여 메모리 cell array와 CMOS 주변 회로 사이의 global 단차를 극복하고 있는 실정이다.
그러나 기존 반도체 공정에서는 도 1에 도시된 바와 같이, global 단차를 극복하기 위해 Si 계열을 소재를 두껍게 증착하고 CMP(Chemical Mechanical Polishing) 공정을 통하여 평탄화(Planarization)를 하고 있지만 반도체 생산 시 공정비용을 높히는 주된 원인이 되고 있다.
그리고 기존의 용액기반의 평탄화 기술은 spin coating 후 reflow 과정을 거쳐 평탄화를 진행함에 있어서 소재가 volatile 하여 re-flow 후에 소재의 수축과정에서 소자의 단차의 모양대로 평탄화 소재가 수축하는 문제점이 있다. 이는 나노급 단차의 평탄화 공정 시에는 큰 문제가 되지 않았으나 현재 반도체 산업에서의 수 마이크로급 global 단차의 평탄화 공정에서는 평탄화가 되지 않는 문제점이 있다.
따라서 많은 문제가 제기되는 CMP 공정에 의하지 않고 글로벌 평탄화를 수행할 수 있는 새로운 평탄화 공정에 대한 연구의 필요성이 대두된다.
본 발명은 상기와 같은 필요성에 기하여 도출된 것으로서, 본 발명의 제1 목적은, 메모리 cell array와 CMOS 주변 회로 사이에서와 같이 global 단차가 발생하는 반도체 집적소자의 평탄화를 위해 CMP 공정에 의하지 않고 글로벌 평탄화를 구현할 수 있는 유체 가압을 이용한 반도체 집적소자의 평탄화 방법을 제공하는 데 있다.
또한 본 발명의 제2 목적은, 기존 반도체 산업에서 평탄화를 위해 사용되는 산화물 증착공정 및 CMP 공정을 대체 가능하고 저비용으로 구현할 수 있는 유체 가압을 이용한 반도체 집적소자의 평탄화 방법을 제공하는 데 있다.
상기와 같은 본 발명의 목적은, 반도체 집적소자를 평탄화하는 평탄화 방법에 있어서, 반도체 기판의 집적소자 상부로 평탄화 소재를 도포하는 단계(S10); 도포된 평탄화 소재 상부에 플랫 몰드와, 플랫 몰드 상부에 탄성체판을 배치하는 단계(S20); 탄성체판 상부의 유체 공간으로 유체를 주입하는 단계(S30); 주입된 유체가 탄성체판을 균일한 압력으로 가압하는 제1 가압단계(S40); 가압된 탄성체판이 플랫 몰드를 가압하는 제2 가압단계(S50); 및 가압된 플랫 몰드가 도포된 평탄화 소재를 평탄화하여 평탄화층을 형성하는 단계(S60)를 포함하는 유체 가압을 이용한 반도체 집적소자의 평탄화 방법을 제공함으로써 달성될 수 있다.
여기서 유체 주입단계(S30)에서, 유체 공간은 탄성체판과 탄성체판을 둘러싸는 챔버로 형성된 것이고, 유체는 챔버에 형성된 유체 유입구로 주입되는 것일 수 있다.
또한 유체 주입단계(S30)에서, 챔버는, 상호 분리 가능한 상부 챔버와 하부 챔버를 포함하고, 하부 챔버는 내부에 반도체 기판을 하부에서 지지하는 베이스 플레이트를 포함하는 것일 수 있다.
그리고 유체 주입단계(S30)에서, 탄성체판은 실리콘 다이어프램일 수 있다.
아울러 제1 가압단계(S40)에서, 탄성체판은 유체의 주입에 기초하여 탄성적으로 변형 가능한 것일 수 있다.
한편 유체 가압을 이용한 반도체 집적소자의 평탄화 방법은 평탄화층 형성단계(S60) 이후에, 평탄화층을 경화하는 단계(S70); 및 플랫 몰드를 경화된 평탄화층으로부터 이격하는 단계(S80)를 더 포함할 수 있다.
여기서 경화단계(S70)는 평탄화층의 열 경화 및 UV 경화 중 적어도 하나의 경화단계일 수 있다.
그리고 이격 단계(S80)는, 탄성체판과 플랫 몰드가 경화된 평탄화층으로부터 순차적으로 이격되는 단계일 수 있다.
상기와 같은 본 발명의 일 실시예에 의하면, 종래 반도체 소자에서 사용하는 CMP 공정의 추가에 따른 에너지, 부산물 처리, 초순수 공급 등의 다양한 issue를 제거함으로써 초순수의 감소 및 공정부산물 (폐액, slurry)의 처리에 소모되는 비용의 획기적으로 절감될 수 있다.
그리고 전자기기의 소형화, 집적화 되는 경향에 따라 대부분의 전자소자 또한 적층 구조를 대부분 도입함으로써 적층 구조를 이루기 위한 평탄화 공정은 반드시 필요한 부분이므로, 본 발명의 일 실시예에 따른 평탄화 기술은 메모리 소자 뿐만 아니라 포토 리소그래피 공정이 들어가는 다양한 전자소자에 적용이 가능한 광범위한 활용성을 가질 수 있다.
도 1은 종래 화학적기계적연마에 의한 평탄화 방법을 나타낸 도면이고,
도 2는 본 발명의 일 실시예에 따른 평탄화 방법을 순차적으로 나타낸 순서도이고,
도 3은 본 발명의 일 실시예에 따른 평탄화 방법이 수행될 수 있는 평탄화 장치의 단면을 개략적으로 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 평탄화 방법을 순차적으로 나타낸 순서도이고,
도 3은 본 발명의 일 실시예에 따른 평탄화 방법이 수행될 수 있는 평탄화 장치의 단면을 개략적으로 나타낸 도면이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
아래 설명하는 실시예들에는 다양한 변경이 가해질 수 있다. 아래 설명하는 실시예들은 실시 형태에 대해 한정하려는 것이 아니며, 이들에 대한 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
유체 가압을 이용한 반도체 집적소자의 평탄화 방법
본 발명인 유체 가압을 이용한 반도체 집적소자의 평탄화 방법은 종래 CMP 공정을 대체함으로써 공정의 간소화 및 비용 절감을 비약적으로 달성 가능한 새로운 방식의 반도체 집적소자의 평탄화 방법이다. 본 실시예의 평탄화 또는 글로벌 평탄화를 위한 반도체 기판에 집적되는 집적소자들은, DRAM, NAND Flash와 같은 메모리 소자와, 트랜지스터와 같은 비메모리 소자를 포함할 수 있다.
이하 도 1 및 2를 참조하여 본 발명의 일 실시예에 대하여 상술한다.
본 발명인 유체 가압을 이용한 반도체 집적소자의 평탄화 방법의 일 실시예는, 도 1에 도시된 바와 같이, 우선 반도체 기판(10)의 집적소자 상부로 평탄화 소재를 도포한다(S10). 다음 도포된 평탄화 소재 상부에 플랫 몰드(20)와, 플랫 몰드(20) 상부에 탄성체판을 배치한다(S20). 다음 탄성체판 상부의 유체 공간(S)으로 유체를 주입한다(S30). 다음 주입된 유체가 탄성체판을 균일한 압력으로 가압하는 제1 가압단계가 수행되고(S40) 이어서 가압된 탄성체판이 플랫 몰드(20)를 가압하는 제2 가압단계(S50)가 수행된다. 다음 가압된 플랫 몰드(20)가 도포된 평탄화 소재를 평탄화하여 평탄화층을 형성함으로써(S60) 유체 가압을 이용한 반도체 집적소자의 평탄화 방법이 수행될 수 있다.
여기서 유체 주입단계(S30)에서, 유체 공간(S)은 탄성체판과 탄성체판을 둘러싸는 챔버(40, 42)로 형성된 것이고, 유체는 챔버에 형성된 유체 유입구(44)로 주입되는 것일 수 있다.
그리고 글로벌 단차 평탄화를 위한 평탄화 소재는 레진 소재로서, 실리카 백본 폴리머와 하이 카본 콘텐트 폴리머 기반의 물질일 수 있으며, 경화 시 부피변화가 없는 유/무기 하이브리드 레진일 수도 있다.
본 실시예에서는, 도 2에 도시된 바와 같이, 탄성체판으로 실리콘 다이어프램(30)을 이용하였으며, 챔버(40, 42)는 상호 분리 가능한 상부 챔버(40)와 하부 챔버(42)를 포함하여 구성하였고, 상부 챔버(40)와 다이어프램(30)이 폐 공간인 유체 공간(S)을 형성하도록 하였다.
본 실시예의 평탄화 방법에 있어서 압력의 전달 관계는 가압 유체(P)가 다이어프램(30)을 균일하게 가압하면 다이어프램(30)이 플랫 몰드(20)를 균일하게 가압하고, 이어서 플랫 몰드(20)가 반도체 기판(10)과의 사이에 배치된 평탄화 소재를 균일하게 가압할 수 있다.
하부 챔버(42)는 내부에 반도체 기판(10)을 하부에서 지지하는 베이스 플레이트(50)를 포함하는데, 평평한 상부면을 가지는 베이스 플레이트(50)가 반도체 기판(10)을 상부로 떠받치고 지지함으로써 반도체 기판(10)과 평탄화 소재가 어느 일 측으로 기울어지거나 단차가 형성되지 않고 수평을 유지할 수 있다.
유체 또는 가압 유체(P)는 상부 챔버(40)에 형성된 유체 유입구(44)를 통해 유체 공간(S)으로 유입되는데, 유체(Fluids)는 오일(Oil) 또는 에어(Air)일 수 있으며 반도체 기판(10)의 가압 면적에 따라 선택적으로 이용될 수 있다. 도 2에서는 일 측에 형성된 유체 유입구(44)만 도시되어 있지만 이와 달리 유체 유입구(44)로 유체의 빠른 유입을 위해 2 이상의 유체 유입구를 형성하고, 2 이상의 유체 유입구가 그 내경을 달리하여 가압 유체(P)의 빠른 유입과 미세 유입을 번갈아 가며 조절하도록 구현될 수도 있다.
특히 유체 주입단계(S30)에서, 탄성체판은 실리콘 다이어프램(30)일 수 있는데, 제1 가압단계(S40)에서, 다이어프램(30)은 유압의 주입에 기초하여 탄성적으로 변형 가능하다. 다이어프램(30)의 탄성적 변형은 어느 일 측과 타 측으로 그 변형률이 일정함으로써 다이어프램(30) 하부로 균일한 압력을 전달하도록 작용한다. 아울러 플랫 몰드(20)의 상면은 다이어프램(30)의 하면과 마찰 계수가 최소가 될 수 있도록 그들 사이에 윤활유가 부가될 수도 있다. 이러한 다이어프램(30)은 폴리디메틸 실록세인(polydimethylsiloxane) 또는 실리콘 고무와 같은 탄성력 있는 고분자 물질로 구성될 수 있다.
플랫 몰드(20)는 반도체 기판(10)과의 사이에서 평탄화 소재를 평탄화시키는 구성이므로 아래 면이 평평한 면으로 전사될 수 있도록 구성되며, 평탄도 향상을 위해 하드한 소재를 이용하는 것이 바람직한데, 본 실시예에서는 실리콘 웨이퍼를 이용하였다.
아울러 유체 가압을 이용한 반도체 집적소자의 평탄화 방법은, 전술한 평탄화층 형성단계(S60) 이후에, 평탄화층을 경화하고(S70) 다음 플랫 몰드(20)를 경화된 평탄화층으로부터 이격함으로써(S80) 평탄화 방법의 수행 결과 평탄화된 반도체 집적소자를 획득하는 프로세스를 더 포함할 수 있다.
여기서 경화단계(S70)는 평탄화층의 열 경화 및 UV 경화 중 적어도 하나의 경화단계일 수 있으며, 이격 단계(S80)는, 탄성체판과 플랫 몰드(20)가 경화된 평탄화층으로부터 순차적으로 이격되는 단계일 수 있다. 순차적으로 이격되는 단계는 탄성체판 즉 다이어프램(30)의 이격으로 가압조건을 해제하고 이어서 플랫 몰드(20)를 이격함으로써 반도체 기판에서 발생할 수 있는 파티클 발생을 방지할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기의 상세한 설명보다는 후술하는 청구범위에 의하여 나타내어진다. 또한, 청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
P: 가압 소스
S: 유체 공간
10: 기판
20: 플랫 몰드
30: 다이어프램
40: 상부 챔버
42: 하부 챔버
44: 유체 유입구
50: 베이스 플레이트
S: 유체 공간
10: 기판
20: 플랫 몰드
30: 다이어프램
40: 상부 챔버
42: 하부 챔버
44: 유체 유입구
50: 베이스 플레이트
Claims (8)
- 반도체 집적소자를 평탄화하는 평탄화 방법에 있어서,
반도체 기판의 집적소자 상부로 평탄화 소재를 도포하는 단계(S10);
상기 도포된 평탄화 소재 상부에 플랫 몰드와, 상기 플랫 몰드 상부에 탄성체판을 배치하는 단계(S20);
상기 탄성체판 상부의 유체 공간으로 유체를 주입하는 단계(S30);
상기 주입된 유체가 상기 탄성체판을 균일한 압력으로 가압하는 제1 가압단계(S40);
상기 가압된 탄성체판이 상기 플랫 몰드를 가압하는 제2 가압단계(S50); 및
상기 가압된 플랫 몰드가 상기 도포된 평탄화 소재를 평탄화하여 평탄화층을 형성하는 단계(S60)를 포함하되,
상기 유체 주입단계(S30)에서,
상기 유체 공간은 상기 탄성체판과 상기 탄성체판을 둘러싸는 챔버로 형성된 것이고, 상기 유체는 상기 챔버에 형성된 유체 유입구로 주입되는 것이고,
상기 유체 주입단계(S30)에서,
상기 챔버는, 상호 분리 가능한 상부 챔버와 하부 챔버를 포함하고, 상기 하부 챔버는 내부에 상기 반도체 기판을 하부에서 지지하는 베이스 플레이트를 포함하는 것이며,
상기 평탄화층 형성단계(S60) 이후에,
상기 평탄화층을 경화하는 단계(S70); 및
상기 플랫 몰드를 상기 경화된 평탄화층으로부터 이격하는 단계(S80)를 더 포함하는 유체 가압을 이용한 반도체 집적소자의 평탄화 방법.
- 삭제
- 삭제
- 제1 항에 있어서, 상기 유체 주입단계(S30)에서,
상기 탄성체판은 실리콘 다이어프램인 것을 특징으로 하는 유체 가압을 이용한 반도체 집적소자의 평탄화 방법.
- 제1 항에 있어서, 상기 제1 가압단계(S40)에서,
상기 탄성체판은 상기 유체의 주입에 기초하여 탄성적으로 변형 가능한 것을 특징으로 하는 유체 가압을 이용한 반도체 집적소자의 평탄화 방법.
- 삭제
- 제1 항에 있어서,
상기 경화단계(S70)는 상기 평탄화층의 열 경화 및 UV 경화 중 적어도 하나의 경화단계인 것을 특징으로 하는 유체 가압을 이용한 반도체 집적소자의 평탄화 방법.
- 제1 항에 있어서,
상기 이격 단계(S80)는, 상기 탄성체판과 상기 플랫 몰드가 상기 경화된 평탄화층으로부터 순차적으로 이격되는 단계인 것을 특징으로 하는 유체 가압을 이용한 반도체 집적소자의 평탄화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200133660A KR102535126B1 (ko) | 2020-10-15 | 2020-10-15 | 유체 가압을 이용한 반도체 집적소자의 평탄화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200133660A KR102535126B1 (ko) | 2020-10-15 | 2020-10-15 | 유체 가압을 이용한 반도체 집적소자의 평탄화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220049930A KR20220049930A (ko) | 2022-04-22 |
| KR102535126B1 true KR102535126B1 (ko) | 2023-05-22 |
Family
ID=81452629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200133660A KR102535126B1 (ko) | 2020-10-15 | 2020-10-15 | 유체 가압을 이용한 반도체 집적소자의 평탄화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102535126B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010013279A1 (en) | 1995-11-17 | 2001-08-16 | Guy Blalock | Global planarization method and apparatus |
| JP2003509846A (ja) | 1999-09-09 | 2003-03-11 | アライドシグナル インコーポレイテッド | 集積回路平坦化のための改良された装置及び方法 |
| KR100413139B1 (ko) | 1997-05-23 | 2003-12-31 | 마이크론 테크놀로지 인코포레이티드 | 반도체 기판의 평탄화 방법 |
| KR101291719B1 (ko) | 2011-06-07 | 2013-07-31 | (주)휴넷플러스 | 균일 가압구조를 가진 대면적 임프린팅 장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001338901A (ja) * | 2000-05-26 | 2001-12-07 | Hitachi Ltd | 平坦化加工方法及び、装置並びに，半導体装置の製造方法 |
| JP3927768B2 (ja) * | 2000-11-17 | 2007-06-13 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| KR20070016939A (ko) * | 2005-08-05 | 2007-02-08 | 주식회사 하이닉스반도체 | 반도체소자 제조를 위한 평탄화방법, 이를 이용한층간절연막 형성방법, 소자분리막 형성방법 및 콘택 플러그형성방법 |
| KR20100118795A (ko) * | 2009-04-29 | 2010-11-08 | 국민대학교산학협력단 | 극대면적 균일가압장치 |
| US10606171B2 (en) * | 2018-02-14 | 2020-03-31 | Canon Kabushiki Kaisha | Superstrate and a method of using the same |
| JP7150535B2 (ja) * | 2018-09-13 | 2022-10-11 | キヤノン株式会社 | 平坦化装置、平坦化方法及び物品の製造方法 |
-
2020
- 2020-10-15 KR KR1020200133660A patent/KR102535126B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010013279A1 (en) | 1995-11-17 | 2001-08-16 | Guy Blalock | Global planarization method and apparatus |
| KR100413139B1 (ko) | 1997-05-23 | 2003-12-31 | 마이크론 테크놀로지 인코포레이티드 | 반도체 기판의 평탄화 방법 |
| JP2003509846A (ja) | 1999-09-09 | 2003-03-11 | アライドシグナル インコーポレイテッド | 集積回路平坦化のための改良された装置及び方法 |
| KR101291719B1 (ko) | 2011-06-07 | 2013-07-31 | (주)휴넷플러스 | 균일 가압구조를 가진 대면적 임프린팅 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220049930A (ko) | 2022-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100509287C (zh) | 衬底保持设备以及抛光装置 | |
| US20060198992A1 (en) | Method of fabricating polishing pad having detection window thereon | |
| US20080102741A1 (en) | Single-layer polishing pad | |
| US11007619B2 (en) | Carrier head membrane with regions of different roughness | |
| US7604530B2 (en) | Inlaid polishing pad | |
| TW201318766A (zh) | 研磨墊 | |
| US10300577B2 (en) | Polishing head, CMP apparatus including a polishing head, and manufacturing method of semiconductor integrated circuit device using a CMP apparatus | |
| CN113365780B (zh) | 抛光系统、抛光垫及相关方法 | |
| US7905764B2 (en) | Polishing head using zone control | |
| KR102535126B1 (ko) | 유체 가압을 이용한 반도체 집적소자의 평탄화 방법 | |
| CN107112260A (zh) | 化学研磨装置用承载头的固定环以及包括其的承载头 | |
| US11498181B2 (en) | Polishing pad and manufacturing method of polishing pad and polishing method | |
| KR101690053B1 (ko) | 다중 경도를 가지는 반도체 웨이퍼 연마용 박막 및 이를 이용한 반도체 웨이퍼 연마장치 | |
| CN1285457C (zh) | 具有侦测窗口的研磨垫的制造方法 | |
| KR100914604B1 (ko) | 연마장치의 웨이퍼 압착 기기 | |
| TWM522101U (zh) | 光電化學機械研磨裝置及其研磨墊 | |
| CN211249595U (zh) | 一种半导体cmp化学机械抛光设备保持环 | |
| KR102057832B1 (ko) | 웨이퍼 연마용 헤드 | |
| KR102530102B1 (ko) | 웨이퍼 연마 헤드 | |
| KR102530101B1 (ko) | 웨이퍼 연마 헤드용 멤브레인 및 이를 구비한 웨이퍼 연마 헤드 | |
| TWI749262B (zh) | 化學機械平坦化工具及形成化學機械平坦化膜片的方法 | |
| US20230317511A1 (en) | Semiconductor assemblies with system and method for smoothing surfaces of 3d structures | |
| CN111432983A (zh) | 用于衬底加工系统的平坦化膜及方法 | |
| CN111251174B (zh) | 晶圆清洁和抛光垫、晶圆清洁和抛光腔室及清洁和抛光晶圆的方法 | |
| TW523444B (en) | Polishing head with a floating knife-edge |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |