JPH10247647A - 基板面の平坦化方法及び平坦化装置 - Google Patents
基板面の平坦化方法及び平坦化装置Info
- Publication number
- JPH10247647A JPH10247647A JP4898397A JP4898397A JPH10247647A JP H10247647 A JPH10247647 A JP H10247647A JP 4898397 A JP4898397 A JP 4898397A JP 4898397 A JP4898397 A JP 4898397A JP H10247647 A JPH10247647 A JP H10247647A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- siloxane
- sog
- film
- flattening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【課題】 多層配線構造を形成するに際し、従来の方法
に比べて、層間絶縁膜を平坦化し、一層のグローバル平
坦化を実現する基板面平坦化方法を提供する。 【解決手段】 本方法は、半導体基板上に多層配線構造
を形成する際の平坦化方法である。基板下地層の段差の
高低差以上の塗布厚さになるようにシロキサン系ＳＯＧ
３６を基板下地層３４上に塗布する工程と、流動化温度
以上でシロキサン系ＳＯＧ塗布膜に熱処理を施し、平面
状の押圧面１８でシロキサン系ＳＯＧ膜面の高所領域を
押圧して、高所領域のシロキサン系ＳＯＧを基板下地層
上の低所に移動させ、基板面全面にわたり押圧面と下地
層との間にシロキサン系ＳＯＧを充満させつつキュアリ
ングする工程とを備え、第２の配線層の形成の前に基板
のグローバル平坦化を行う。
に比べて、層間絶縁膜を平坦化し、一層のグローバル平
坦化を実現する基板面平坦化方法を提供する。 【解決手段】 本方法は、半導体基板上に多層配線構造
を形成する際の平坦化方法である。基板下地層の段差の
高低差以上の塗布厚さになるようにシロキサン系ＳＯＧ
３６を基板下地層３４上に塗布する工程と、流動化温度
以上でシロキサン系ＳＯＧ塗布膜に熱処理を施し、平面
状の押圧面１８でシロキサン系ＳＯＧ膜面の高所領域を
押圧して、高所領域のシロキサン系ＳＯＧを基板下地層
上の低所に移動させ、基板面全面にわたり押圧面と下地
層との間にシロキサン系ＳＯＧを充満させつつキュアリ
ングする工程とを備え、第２の配線層の形成の前に基板
のグローバル平坦化を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、基板面の平坦化方
法に関し、更に詳細には、多層配線構造を形成する際、
層間絶縁膜を平坦化してグルーバル段差を小さくし、リ
ソグラフィのフォーカスマージンを大きくできる、基板
面の平坦化方法、及びその方法の実施に好適な平坦化装
置に関するものである。
法に関し、更に詳細には、多層配線構造を形成する際、
層間絶縁膜を平坦化してグルーバル段差を小さくし、リ
ソグラフィのフォーカスマージンを大きくできる、基板
面の平坦化方法、及びその方法の実施に好適な平坦化装
置に関するものである。
【０００２】
【従来の技術】多層配線構造を形成する際に層間絶縁膜
にグローバル段差が生じていると、リソグラフィ技術を
適用してパターニングする際、フォーカスマージンが減
少し、正確なパターニングを行うことが難しくなる。層
間絶縁膜の平坦化方法として、従来、層間絶縁膜として
ＳＯＧ（Spin on Glass）を使用し、塗布したＳＯＧ膜
をエッチバックして平坦化する方法が、広く用いられて
いる。
にグローバル段差が生じていると、リソグラフィ技術を
適用してパターニングする際、フォーカスマージンが減
少し、正確なパターニングを行うことが難しくなる。層
間絶縁膜の平坦化方法として、従来、層間絶縁膜として
ＳＯＧ（Spin on Glass）を使用し、塗布したＳＯＧ膜
をエッチバックして平坦化する方法が、広く用いられて
いる。
【０００３】ここで、図３を参照しながら、アルミニウ
ム配線層（以下、Ａｌ配線層と言う）の多層配線構造を
形成する場合を例に挙げて、従来の平坦化方法の概略を
説明する。先ず、図３（ａ）に示すように、基板上に、
順次、下層層間絶縁膜膜としてＢＰＳＧ（Boro-Phospho
Silicate Glass）膜５０を成膜し、第１層のＡｌ配線
層５２を形成し、ＳＯＧ膜との密着層として、プラズマ
ＣＶＤ法による酸化膜、例えば膜厚４００ｎｍ程度のプ
ラズマＴＥＯＳ膜５４を基板上全面に成膜する。更に、
プラズマＴＥＯＳ膜５４上にスピンコートによりＳＯＧ
膜５６を膜厚５００ｎｍ程度に塗布する。次いで、ＣＦ
4 等のエッチングガスを用いた反応性イオンエッチング
（Reactive Ion Etching、ＲＩＥ）によりエッチバック
し、図３（ｂ）に示すように、Ａｌ配線層５２上のＳＯ
Ｇ膜５６、更にプラズマＴＥＯＳ膜５４の一部を除去す
る。次いで、再度、基板上全面に第２のプラズマＴＥＯ
Ｓ膜５８を形成し、基板面を平坦化している。
ム配線層（以下、Ａｌ配線層と言う）の多層配線構造を
形成する場合を例に挙げて、従来の平坦化方法の概略を
説明する。先ず、図３（ａ）に示すように、基板上に、
順次、下層層間絶縁膜膜としてＢＰＳＧ（Boro-Phospho
Silicate Glass）膜５０を成膜し、第１層のＡｌ配線
層５２を形成し、ＳＯＧ膜との密着層として、プラズマ
ＣＶＤ法による酸化膜、例えば膜厚４００ｎｍ程度のプ
ラズマＴＥＯＳ膜５４を基板上全面に成膜する。更に、
プラズマＴＥＯＳ膜５４上にスピンコートによりＳＯＧ
膜５６を膜厚５００ｎｍ程度に塗布する。次いで、ＣＦ
4 等のエッチングガスを用いた反応性イオンエッチング
（Reactive Ion Etching、ＲＩＥ）によりエッチバック
し、図３（ｂ）に示すように、Ａｌ配線層５２上のＳＯ
Ｇ膜５６、更にプラズマＴＥＯＳ膜５４の一部を除去す
る。次いで、再度、基板上全面に第２のプラズマＴＥＯ
Ｓ膜５８を形成し、基板面を平坦化している。
【０００４】
【発明が解決しようとする課題】しかし、上述した従来
の平坦化方法には、次のような問題があった。第１に
は、基板上のグローバル段差が大きいことである。すな
わち、図４に示すように、ＳＯＧ膜を塗布した際、Ａｌ
配線が密な領域６０では、ＳＯＧ膜の高さが高いので、
基板面の平坦化が実現できる。しかし、Ａｌ配線が疎な
領域６２では、ＳＯＧ膜の高さが低いために、半導体デ
バイス全体のグローバル段差Ｇを改善することが難し
い。このグローバル段差は、半導体デバイスの微細化に
伴い、リソグラフィのフォーカスマージンを低下させる
大きな要因となっていて、これを低減することが半導体
デバイスの高集積化のために今後益々重要になって来
る。第２には、従来の平坦化方法は、工程数が多いこと
である。第３には、エッチバック時にプラズマＴＥＯＳ
膜から放出される酸素の影響により、ＳＯＧ膜とプラズ
マＴＥＯＳ膜とのエッチング選択比、即ちエッチングレ
ートの比率が変化するため、エッチングのウエハ面内均
一性が悪いという問題もある。
の平坦化方法には、次のような問題があった。第１に
は、基板上のグローバル段差が大きいことである。すな
わち、図４に示すように、ＳＯＧ膜を塗布した際、Ａｌ
配線が密な領域６０では、ＳＯＧ膜の高さが高いので、
基板面の平坦化が実現できる。しかし、Ａｌ配線が疎な
領域６２では、ＳＯＧ膜の高さが低いために、半導体デ
バイス全体のグローバル段差Ｇを改善することが難し
い。このグローバル段差は、半導体デバイスの微細化に
伴い、リソグラフィのフォーカスマージンを低下させる
大きな要因となっていて、これを低減することが半導体
デバイスの高集積化のために今後益々重要になって来
る。第２には、従来の平坦化方法は、工程数が多いこと
である。第３には、エッチバック時にプラズマＴＥＯＳ
膜から放出される酸素の影響により、ＳＯＧ膜とプラズ
マＴＥＯＳ膜とのエッチング選択比、即ちエッチングレ
ートの比率が変化するため、エッチングのウエハ面内均
一性が悪いという問題もある。
【０００５】ところで、化学的機械研磨（Chemical Mec
hanical Polishing 、以下、ＣＭＰと略記する）技術
は、半導体デバイスのグローバル平坦化を達成する有力
な技術の一つとして、現在、注目されている。ＣＭＰ技
術とは、図５（ａ）に示すように、配線層６６上にプラ
ズマＴＥＯＳ等の層間絶縁膜６４を成膜した基板表面に
スラリー状の研磨剤６８を流し、研磨パッド７０を回転
させて研磨剤６８によって層間絶縁膜６４を研磨するこ
とにより、図５（ｂ）に示すように層間絶縁膜６４を平
坦化し、グローバル段差を改善するものである。しか
し、ＣＭＰ技術は、グローバル段差を改善できるもの
の、スラリーに含まれるアルカリ性溶剤が基板上に形成
された半導体素子に対して悪影響を及ぼすため、ＣＭＰ
後に基板面を洗浄することが必要であって、そのために
工程数が増え、また、研磨時にダストが発生したり、研
磨の終点検出が難しいという問題があったりして、必ず
しも、満足できる平坦化技術とは言えない。
hanical Polishing 、以下、ＣＭＰと略記する）技術
は、半導体デバイスのグローバル平坦化を達成する有力
な技術の一つとして、現在、注目されている。ＣＭＰ技
術とは、図５（ａ）に示すように、配線層６６上にプラ
ズマＴＥＯＳ等の層間絶縁膜６４を成膜した基板表面に
スラリー状の研磨剤６８を流し、研磨パッド７０を回転
させて研磨剤６８によって層間絶縁膜６４を研磨するこ
とにより、図５（ｂ）に示すように層間絶縁膜６４を平
坦化し、グローバル段差を改善するものである。しか
し、ＣＭＰ技術は、グローバル段差を改善できるもの
の、スラリーに含まれるアルカリ性溶剤が基板上に形成
された半導体素子に対して悪影響を及ぼすため、ＣＭＰ
後に基板面を洗浄することが必要であって、そのために
工程数が増え、また、研磨時にダストが発生したり、研
磨の終点検出が難しいという問題があったりして、必ず
しも、満足できる平坦化技術とは言えない。
【０００６】本発明は、従来の平坦化方法に付随するこ
のような問題に鑑みて考案されたもので、多層配線構造
を形成するに際し、従来の方法に比べて、一層のグロー
バル平坦化を実現する基板面の平坦化方法及びその方法
に実施に使用する装置を提供することにある。
のような問題に鑑みて考案されたもので、多層配線構造
を形成するに際し、従来の方法に比べて、一層のグロー
バル平坦化を実現する基板面の平坦化方法及びその方法
に実施に使用する装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明者は、従来の有機
ＳＯＧ膜に代えて、４００℃程度の余り高くない高温雰
囲気で流動性を有するシロキサン系ＳＯＧを層間絶縁膜
として使用し、塗布後に４００℃程度の熱処理をシロキ
サン系ＳＯＧに施して流動させる従来の平坦化方法に着
目した。但し、これだけでは、流動性が不足してグロー
バル段差の解消には不十分なので、シロキサン系ＳＯＧ
膜面を機械的に押圧することにより、強制的に高所から
低所に移動させ、これによりグローバル段差を解消する
ことを着想し、本発明方法を完成するに到った。
ＳＯＧ膜に代えて、４００℃程度の余り高くない高温雰
囲気で流動性を有するシロキサン系ＳＯＧを層間絶縁膜
として使用し、塗布後に４００℃程度の熱処理をシロキ
サン系ＳＯＧに施して流動させる従来の平坦化方法に着
目した。但し、これだけでは、流動性が不足してグロー
バル段差の解消には不十分なので、シロキサン系ＳＯＧ
膜面を機械的に押圧することにより、強制的に高所から
低所に移動させ、これによりグローバル段差を解消する
ことを着想し、本発明方法を完成するに到った。
【０００８】上記目的を達成するために、本発明に係る
基板面の平坦化方法は、シロキサン系ＳＯＧ膜からなる
絶縁膜を基板上に形成するために、基板下地層の段差の
高低差以上の塗布厚さになるようにシロキサン系ＳＯＧ
を基板下地層上に塗布する工程と、シロキサン系ＳＯＧ
の流動化温度以上の温度でシロキサン系ＳＯＧ塗布膜に
熱処理を施してシロキサン系ＳＯＧを流動化させると共
に、平面状の押圧面でシロキサン系ＳＯＧ膜面の高所領
域を押圧して、高所領域のシロキサン系ＳＯＧを基板下
地層上の低所に移動させ、基板面全面にわたり押圧面と
下地層との間にシロキサン系ＳＯＧを充満させつつキュ
アリングする工程とを備えて、基板のグローバル平坦化
を行うようにしたことを特徴としている。
基板面の平坦化方法は、シロキサン系ＳＯＧ膜からなる
絶縁膜を基板上に形成するために、基板下地層の段差の
高低差以上の塗布厚さになるようにシロキサン系ＳＯＧ
を基板下地層上に塗布する工程と、シロキサン系ＳＯＧ
の流動化温度以上の温度でシロキサン系ＳＯＧ塗布膜に
熱処理を施してシロキサン系ＳＯＧを流動化させると共
に、平面状の押圧面でシロキサン系ＳＯＧ膜面の高所領
域を押圧して、高所領域のシロキサン系ＳＯＧを基板下
地層上の低所に移動させ、基板面全面にわたり押圧面と
下地層との間にシロキサン系ＳＯＧを充満させつつキュ
アリングする工程とを備えて、基板のグローバル平坦化
を行うようにしたことを特徴としている。
【０００９】本発明でシロキサン系ＳＯＧを使用するの
は、４００℃程度の余り高くない温度雰囲気で高い流動
性を有するからである。シロキサン系ＳＯＧとは、ガラ
ス成分にシロキサン系化合物を有するＳＯＧである。シ
ロキサンとは、Ｓｉ−Ｏ結合（シロキサン結合）をもつ
化合物の総称であって、鎖状シロキサンＨ3 ＳｉＯ（Ｈ
2 ＳｉＯ）n −ＳｉＨ3 、環状シロキサン（−Ｈ2 Ｓｉ
Ｏ−）n などの一般式で示される化合物である。シロキ
サン系ＳＯＧを塗布する方法は、制約はなく、例えばス
ピンコートにより塗布する。熱処理の温度は、シロキサ
ン系ＳＯＧの流動化温度以上の温度で、例えば４００℃
である。押圧面で押圧する方法は、制約はないが、実用
的には機械的押圧で良い。
は、４００℃程度の余り高くない温度雰囲気で高い流動
性を有するからである。シロキサン系ＳＯＧとは、ガラ
ス成分にシロキサン系化合物を有するＳＯＧである。シ
ロキサンとは、Ｓｉ−Ｏ結合（シロキサン結合）をもつ
化合物の総称であって、鎖状シロキサンＨ3 ＳｉＯ（Ｈ
2 ＳｉＯ）n −ＳｉＨ3 、環状シロキサン（−Ｈ2 Ｓｉ
Ｏ−）n などの一般式で示される化合物である。シロキ
サン系ＳＯＧを塗布する方法は、制約はなく、例えばス
ピンコートにより塗布する。熱処理の温度は、シロキサ
ン系ＳＯＧの流動化温度以上の温度で、例えば４００℃
である。押圧面で押圧する方法は、制約はないが、実用
的には機械的押圧で良い。
【００１０】本発明方法は、絶縁膜をシロキサン系ＳＯ
Ｇで成膜する限り、絶縁膜の目的のいかんを問わず適用
できるが、特に、半導体基板上に多層配線構造を形成す
る際、第１の配線層を形成した後、第１の配線層上に第
２の配線層を形成する前に基板のグローバル平坦化を行
うための基板面の平坦化方法として最適である。
Ｇで成膜する限り、絶縁膜の目的のいかんを問わず適用
できるが、特に、半導体基板上に多層配線構造を形成す
る際、第１の配線層を形成した後、第１の配線層上に第
２の配線層を形成する前に基板のグローバル平坦化を行
うための基板面の平坦化方法として最適である。
【００１１】本発明方法を実施する際に使用する平坦化
装置は、基板を支持するサセプタを内部に備え、サセプ
タ上の基板に熱処理を施すようにした反応チャンバと、
反応チャンバ内の基板を加熱する加熱手段と、サセプタ
上の基板に対面し、基板より大きな平面を有する押圧板
と、押圧板を基板に対して昇降させる昇降機構とを有す
る押圧装置とを備えていることを特徴としている。
装置は、基板を支持するサセプタを内部に備え、サセプ
タ上の基板に熱処理を施すようにした反応チャンバと、
反応チャンバ内の基板を加熱する加熱手段と、サセプタ
上の基板に対面し、基板より大きな平面を有する押圧板
と、押圧板を基板に対して昇降させる昇降機構とを有す
る押圧装置とを備えていることを特徴としている。
【００１２】本発明の平坦化装置では、押圧装置の押圧
板を昇降機構を使って基板上のシロキサン系ＳＯＧ膜面
に下降させ、接触しつつ押圧して、高所のシロキサン系
ＳＯＧを低所に流動させて、シロキサン系ＳＯＧ膜を押
圧面と下地層との間に充満させて平坦化する。また、本
発明の平坦化装置を使用することにより、同一装置内で
工程数を増やすことなく基板上のグローバル段差を改善
でき、リソグラフィ工程におけるフォーカスマージンを
拡大することが可能となる。
板を昇降機構を使って基板上のシロキサン系ＳＯＧ膜面
に下降させ、接触しつつ押圧して、高所のシロキサン系
ＳＯＧを低所に流動させて、シロキサン系ＳＯＧ膜を押
圧面と下地層との間に充満させて平坦化する。また、本
発明の平坦化装置を使用することにより、同一装置内で
工程数を増やすことなく基板上のグローバル段差を改善
でき、リソグラフィ工程におけるフォーカスマージンを
拡大することが可能となる。
【００１３】
【発明の実施の形態】以下に、添付図面を参照し、実施
例を挙げて、本発明の実施の形態を具体的かつ詳細に説
明する。尚、以下の説明で温度条件、絶縁膜の材料、膜
厚等は本発明の理解のための例示であって、これに限る
ものではない。実施例 本実施例は、本発明に係る平坦化装置の実施例である。
図１は、本実施例の平坦化装置の構成を示す模式的断面
図である。本実施例の平坦化装置１０は、基板上に塗布
されたシロキサン系ＳＯＧ膜をキュアリングすると共に
シロキサン系ＳＯＧ膜を機械的に押圧して平坦化する装
置である。本キュアリング１０は、図１に示すように、
ウエハに塗布されたＳＯＧ膜をキュアするための反応チ
ャンバ１２と、反応チャンバ１２の周囲にリング状に設
けられ、反応チャンバ１２をキュア温度に加熱する抵抗
加熱ヒータ１４とを備えている。反応チャンバ１２内に
は、ウエハＷを載置するサセプタ１６が下部に設けてあ
り、また、上部には、サセプタ１６上のウエハＷに対面
し、ウエハＷより僅かに大きな寸法の円盤状の押圧板１
８と押圧板１８をウエハＷに向けて上下に昇降させる油
圧式昇降機構２０とを備え、ウエハＷの基板面をほぼ一
様に押圧する押圧装置２２が設けてある。また、反応チ
ャンバ１２にはＮ2 ガス、或いは不活性ガスを送入し、
吸引するために、送入口２４と、吸引口２６とが設けて
ある。サセプタ１６及び押圧板１８は、４００℃以上の
温度及び押圧力に十分耐え得るような材質、例えば炭化
ケイ素（ＳｉＣ）、窒化アルミニウムニウム（ＡｌＮ）
等で形成する。
例を挙げて、本発明の実施の形態を具体的かつ詳細に説
明する。尚、以下の説明で温度条件、絶縁膜の材料、膜
厚等は本発明の理解のための例示であって、これに限る
ものではない。実施例 本実施例は、本発明に係る平坦化装置の実施例である。
図１は、本実施例の平坦化装置の構成を示す模式的断面
図である。本実施例の平坦化装置１０は、基板上に塗布
されたシロキサン系ＳＯＧ膜をキュアリングすると共に
シロキサン系ＳＯＧ膜を機械的に押圧して平坦化する装
置である。本キュアリング１０は、図１に示すように、
ウエハに塗布されたＳＯＧ膜をキュアするための反応チ
ャンバ１２と、反応チャンバ１２の周囲にリング状に設
けられ、反応チャンバ１２をキュア温度に加熱する抵抗
加熱ヒータ１４とを備えている。反応チャンバ１２内に
は、ウエハＷを載置するサセプタ１６が下部に設けてあ
り、また、上部には、サセプタ１６上のウエハＷに対面
し、ウエハＷより僅かに大きな寸法の円盤状の押圧板１
８と押圧板１８をウエハＷに向けて上下に昇降させる油
圧式昇降機構２０とを備え、ウエハＷの基板面をほぼ一
様に押圧する押圧装置２２が設けてある。また、反応チ
ャンバ１２にはＮ2 ガス、或いは不活性ガスを送入し、
吸引するために、送入口２４と、吸引口２６とが設けて
ある。サセプタ１６及び押圧板１８は、４００℃以上の
温度及び押圧力に十分耐え得るような材質、例えば炭化
ケイ素（ＳｉＣ）、窒化アルミニウムニウム（ＡｌＮ）
等で形成する。
【００１４】以下に、図１に示す平坦化装置を使用し
て、ＳＯＧ膜の平坦化を行う方法を図２を参照しつつ説
明する。先ず、図２（ａ）に示すように、基板上に、順
次、下層絶縁膜としてＢＰＳＧ膜３０を成膜し、１層目
のＡｌ配線層３２を形成し、ＳＯＧの密着層としてプラ
ズマＴＥＯＳ膜３４を例えば４００ｎｍの膜厚でＡｌ配
線層３２上に堆積する。続いて、プラズマＴＥＯＳ膜３
４上にシロキサン系ＳＯＧ３６（以下、簡単にＳＯＧ３
６と言う）を５００ｎｍの膜厚になるように塗布する。
て、ＳＯＧ膜の平坦化を行う方法を図２を参照しつつ説
明する。先ず、図２（ａ）に示すように、基板上に、順
次、下層絶縁膜としてＢＰＳＧ膜３０を成膜し、１層目
のＡｌ配線層３２を形成し、ＳＯＧの密着層としてプラ
ズマＴＥＯＳ膜３４を例えば４００ｎｍの膜厚でＡｌ配
線層３２上に堆積する。続いて、プラズマＴＥＯＳ膜３
４上にシロキサン系ＳＯＧ３６（以下、簡単にＳＯＧ３
６と言う）を５００ｎｍの膜厚になるように塗布する。
【００１５】次いで、図１に示した平坦化装置１０の反
応チャンバ１２内にＳＯＧ３６を塗布した基板を搬入
し、送入口２４からＮ2 を送入し、吸引口２６から吸引
しつつ、抵抗加熱ヒーター１４により４００℃に加熱し
て、ＳＯＧ３６に４００℃程度の熱処理を窒素雰囲気下
で施す。熱処理の結果、ＳＯＧ３６は流動し始める。Ｓ
ＯＧ３６が流動し始める時点で、押圧装置２２を起動
し、図２（ｂ）に示すように、押圧板１８により押圧力
を基板上のＳＯＧ３６に作用させる。これにより、段差
の高い領域にあるＳＯＧ３６は、図２（ｂ）に示すよう
に、押圧力により強制的に段差の低い領域に押し流され
る。押し流されたＳＯＧ３６は、上方の押圧板１８とプ
ラズマＴＥＯＳ膜３４との間に挟まれて、その間に充満
する。段差の高い領域と低い領域との間でＳＯＧ３６の
高低差がなくなった段階になると、ＳＯＧ３６の流動は
停止し、最終的には図２（ｃ）に示すような平坦なＳＯ
Ｇ３６の面を得ることができる。
応チャンバ１２内にＳＯＧ３６を塗布した基板を搬入
し、送入口２４からＮ2 を送入し、吸引口２６から吸引
しつつ、抵抗加熱ヒーター１４により４００℃に加熱し
て、ＳＯＧ３６に４００℃程度の熱処理を窒素雰囲気下
で施す。熱処理の結果、ＳＯＧ３６は流動し始める。Ｓ
ＯＧ３６が流動し始める時点で、押圧装置２２を起動
し、図２（ｂ）に示すように、押圧板１８により押圧力
を基板上のＳＯＧ３６に作用させる。これにより、段差
の高い領域にあるＳＯＧ３６は、図２（ｂ）に示すよう
に、押圧力により強制的に段差の低い領域に押し流され
る。押し流されたＳＯＧ３６は、上方の押圧板１８とプ
ラズマＴＥＯＳ膜３４との間に挟まれて、その間に充満
する。段差の高い領域と低い領域との間でＳＯＧ３６の
高低差がなくなった段階になると、ＳＯＧ３６の流動は
停止し、最終的には図２（ｃ）に示すような平坦なＳＯ
Ｇ３６の面を得ることができる。
【００１６】その後、図２（ｄ）に示すように、層間耐
圧を維持するために、ＳＯＧ３６上に第２のプラズマＴ
ＥＯＳ膜３８を成膜し、次いで第２層のＡｌ配線層４０
を形成する。これにより、正確にパターニングされた、
欠陥のない多層アルミニウム配線構造を形成することが
できる。
圧を維持するために、ＳＯＧ３６上に第２のプラズマＴ
ＥＯＳ膜３８を成膜し、次いで第２層のＡｌ配線層４０
を形成する。これにより、正確にパターニングされた、
欠陥のない多層アルミニウム配線構造を形成することが
できる。
【００１７】なお、この処理においては、ＳＯＧ３６の
塗布厚さを下地層、即ちプラズマＴＥＯＳ膜３４の段差
の高低差以上に設定することが必要である。例えば、段
差の高低差（図２（ａ）でＤで表示）が５００ｎｍであ
る場合は、ＳＯＧ３６の塗布厚さ（図２（ａ）でＴで表
示）を５００ｎｍ以上にする必要がある。それは、グロ
ーバル段差のない十分に平坦な基板面を得るためには、
ＳＯＧ３６が段差の高い領域から低い領域に押圧力によ
り流動した後、押圧板１８と下地のプラズマＴＥＯＳ膜
３４との間が、基板面全面にわたり、ＳＯＧ３６により
充満されていることが必要であるからである。そのため
には、段差の低い領域のＳＯＧ３６の膜厚が、ＳＯＧ３
６の流動後、段差の高低差よりも高くなることが必要で
あり、逆に、段差の低い領域の膜厚が、ＳＯＧ３６の流
動後でも段差の高低差よりも低い場合には、押圧板１８
と下地のプラズマＴＥＯＳ膜３４との間がＳＯＧ３６に
より充満されないところが基板面に生じて、グローバル
段差が残存する。以上述べた方法により、半導体装置に
おけるグローバル平坦化を達成し、従って、パターニン
グの良好な多層配線構造を形成することができる。
塗布厚さを下地層、即ちプラズマＴＥＯＳ膜３４の段差
の高低差以上に設定することが必要である。例えば、段
差の高低差（図２（ａ）でＤで表示）が５００ｎｍであ
る場合は、ＳＯＧ３６の塗布厚さ（図２（ａ）でＴで表
示）を５００ｎｍ以上にする必要がある。それは、グロ
ーバル段差のない十分に平坦な基板面を得るためには、
ＳＯＧ３６が段差の高い領域から低い領域に押圧力によ
り流動した後、押圧板１８と下地のプラズマＴＥＯＳ膜
３４との間が、基板面全面にわたり、ＳＯＧ３６により
充満されていることが必要であるからである。そのため
には、段差の低い領域のＳＯＧ３６の膜厚が、ＳＯＧ３
６の流動後、段差の高低差よりも高くなることが必要で
あり、逆に、段差の低い領域の膜厚が、ＳＯＧ３６の流
動後でも段差の高低差よりも低い場合には、押圧板１８
と下地のプラズマＴＥＯＳ膜３４との間がＳＯＧ３６に
より充満されないところが基板面に生じて、グローバル
段差が残存する。以上述べた方法により、半導体装置に
おけるグローバル平坦化を達成し、従って、パターニン
グの良好な多層配線構造を形成することができる。
【００１８】なお、本実施例で示した条件は、本発明の
効果を奏するための一例に過ぎず、他の条件においても
膜厚や流動し始める温度の条件を満たす限り、同様の効
果が得られることは言うまでもない。また、本実施例で
は、反応チャンバ１２の加熱手段として、抵抗加熱ヒー
ター１４を使用しているが、抵抗加熱ヒーターに代えて
ランプ加熱ヒータを使用しても良い。
効果を奏するための一例に過ぎず、他の条件においても
膜厚や流動し始める温度の条件を満たす限り、同様の効
果が得られることは言うまでもない。また、本実施例で
は、反応チャンバ１２の加熱手段として、抵抗加熱ヒー
ター１４を使用しているが、抵抗加熱ヒーターに代えて
ランプ加熱ヒータを使用しても良い。
【００１９】
【発明の効果】本発明によれば、基板下地層の段差の高
低差以上の塗布厚さになるようにシロキサン系ＳＯＧを
基板下地層上に塗布する工程と、流動化温度以上でシロ
キサン系ＳＯＧ塗布膜に熱処理を施し、平面状の押圧面
でシロキサン系ＳＯＧ膜面の高所領域を押圧して、基板
面全面にわたり押圧面と下地層との間にシロキサン系Ｓ
ＯＧを充満させつつキュアリングする工程とを備えるこ
とにより、基板のグローバル平坦化を行うことができ
る。多層配線構造の形成に際し、第１の配線層の形成の
後、第２の配線層の形成の前の層間絶縁膜の平坦化に本
発明方法を適用することにより、従来の技術に比べて工
程数を増やすことなく、基板上のグローバル段差を低減
することができ、リソグラフィにおけるフォーカスマー
ジンを拡大することが可能となる。また、本発明に係る
平坦化装置は、本発明方法の実施に最適な装置を実現し
ている。
低差以上の塗布厚さになるようにシロキサン系ＳＯＧを
基板下地層上に塗布する工程と、流動化温度以上でシロ
キサン系ＳＯＧ塗布膜に熱処理を施し、平面状の押圧面
でシロキサン系ＳＯＧ膜面の高所領域を押圧して、基板
面全面にわたり押圧面と下地層との間にシロキサン系Ｓ
ＯＧを充満させつつキュアリングする工程とを備えるこ
とにより、基板のグローバル平坦化を行うことができ
る。多層配線構造の形成に際し、第１の配線層の形成の
後、第２の配線層の形成の前の層間絶縁膜の平坦化に本
発明方法を適用することにより、従来の技術に比べて工
程数を増やすことなく、基板上のグローバル段差を低減
することができ、リソグラフィにおけるフォーカスマー
ジンを拡大することが可能となる。また、本発明に係る
平坦化装置は、本発明方法の実施に最適な装置を実現し
ている。
【図１】本発明に係る平坦化装置の実施例の一つの構成
を示す模式的断面図である。
を示す模式的断面図である。
【図２】図２（ａ）から（ｄ）は、本発明方法の要部を
実施する際の各工程毎の基板断面図である。
実施する際の各工程毎の基板断面図である。
【図３】図３（ａ）及び（ｂ）は、従来の平坦化方法を
実施する際の各工程毎の基板断面図である。
実施する際の各工程毎の基板断面図である。
【図４】グローバル段差を説明する図である。
【図５】図５（ａ）及び（ｂ）は、それぞれ、ＣＭＰプ
ロセスを説明する模式的基板断面図である。
ロセスを説明する模式的基板断面図である。
１０ 本発明に係る平坦化装置の実施例、１２……反応
チャンバ、１４……抵抗加熱ヒータ、１６……サセプ
タ、１８……押圧板、２０……油圧式昇降機構、２２…
…押圧装置、２４……送入口、２６……吸引口、３０…
…ＢＰＳＧ膜、３２……Ａｌ配線層、３４……プラズマ
ＴＥＯＳ膜、３６……シロキサン系ＳＯＧ、３８……第
２のプラズマＴＥＯＳ膜、４０……第２層のＡｌ配線
層、５０……ＢＰＳＧ膜、５２……第１層のＡｌ配線
層、５４……プラズマＴＥＯＳ膜、５６……ＳＯＧ、５
８……第２のプラズマＴＥＯＳ膜、６０……Ａｌ配線が
密な領域、６２……Ａｌ配線が疎な領域、６４……層間
絶縁膜、６６……配線層、６８……研磨剤、７０……研
磨パッド。
チャンバ、１４……抵抗加熱ヒータ、１６……サセプ
タ、１８……押圧板、２０……油圧式昇降機構、２２…
…押圧装置、２４……送入口、２６……吸引口、３０…
…ＢＰＳＧ膜、３２……Ａｌ配線層、３４……プラズマ
ＴＥＯＳ膜、３６……シロキサン系ＳＯＧ、３８……第
２のプラズマＴＥＯＳ膜、４０……第２層のＡｌ配線
層、５０……ＢＰＳＧ膜、５２……第１層のＡｌ配線
層、５４……プラズマＴＥＯＳ膜、５６……ＳＯＧ、５
８……第２のプラズマＴＥＯＳ膜、６０……Ａｌ配線が
密な領域、６２……Ａｌ配線が疎な領域、６４……層間
絶縁膜、６６……配線層、６８……研磨剤、７０……研
磨パッド。
Claims (4)
- 【請求項１】 シロキサン系ＳＯＧ膜からなる絶縁膜を
基板上に形成するために、基板下地層の段差の高低差以
上の塗布厚さになるようにシロキサン系ＳＯＧを基板下
地層上に塗布する工程と、 シロキサン系ＳＯＧの流動化温度以上の温度でシロキサ
ン系ＳＯＧ塗布膜に熱処理を施してシロキサン系ＳＯＧ
を流動化させると共に、平面状の押圧面でシロキサン系
ＳＯＧ膜面の高所領域を押圧して、高所領域のシロキサ
ン系ＳＯＧを基板下地層上の低所に移動させ、基板面全
面にわたり押圧面と下地層との間にシロキサン系ＳＯＧ
を充満させつつキュアリングする工程とを備えて、基板
のグローバル平坦化を行うようにしたことを特徴とする
基板面の平坦化方法。 - 【請求項２】 熱処理の温度が約４００℃であることを
特徴とする請求項１に記載の基板面の平坦化方法。 - 【請求項３】 半導体基板上に多層配線構造を形成する
際、第１の配線層を形成した後、第１の配線層上に第２
の配線層を形成する前に基板のグローバル平坦化を行う
基板面の平坦化方法であって、 シロキサン系ＳＯＧからなる絶縁膜が、第１の配線層と
その上の第２の配線層との間に設けられる層間絶縁膜で
あることを特徴とする請求項１又は２に記載の基板面の
平坦化方法。 - 【請求項４】 基板を支持するサセプタを内部に備え、
サセプタ上の基板に熱処理を施すようにした反応チャン
バと、 反応チャンバ内の基板を加熱する加熱手段と、 サセプタ上の基板に対面し、基板より大きな平面を有す
る押圧板と、押圧板を基板に対して昇降させる昇降機構
とを有する押圧装置とを備えていることを特徴とする平
坦化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4898397A JPH10247647A (ja) | 1997-03-04 | 1997-03-04 | 基板面の平坦化方法及び平坦化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4898397A JPH10247647A (ja) | 1997-03-04 | 1997-03-04 | 基板面の平坦化方法及び平坦化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10247647A true JPH10247647A (ja) | 1998-09-14 |
Family
ID=12818486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4898397A Pending JPH10247647A (ja) | 1997-03-04 | 1997-03-04 | 基板面の平坦化方法及び平坦化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10247647A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002041381A1 (fr) * | 2000-11-17 | 2002-05-23 | Matsushita Electric Industrial Co.,Ltd. | Procede d'elaboration d'un dispositif semi-conducteur |
| EP1254742A2 (en) * | 2001-05-04 | 2002-11-06 | Chartered Semiconductor Manufacturing Ltd. | Thermal mechanical planarization in intergrated circuits |
| JP2007054798A (ja) * | 2005-08-26 | 2007-03-08 | Tokyo Electron Ltd | 基板の処理方法及び基板の処理装置 |
| JP2008168296A (ja) * | 2008-03-05 | 2008-07-24 | Dainippon Screen Mfg Co Ltd | 薄膜形成装置および方法 |
-
1997
- 1997-03-04 JP JP4898397A patent/JPH10247647A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002041381A1 (fr) * | 2000-11-17 | 2002-05-23 | Matsushita Electric Industrial Co.,Ltd. | Procede d'elaboration d'un dispositif semi-conducteur |
| JP2002158221A (ja) * | 2000-11-17 | 2002-05-31 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7273820B2 (en) | 2000-11-17 | 2007-09-25 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| EP1254742A2 (en) * | 2001-05-04 | 2002-11-06 | Chartered Semiconductor Manufacturing Ltd. | Thermal mechanical planarization in intergrated circuits |
| EP1254742A3 (en) * | 2001-05-04 | 2003-11-12 | Chartered Semiconductor Manufacturing Ltd. | Thermal mechanical planarization in intergrated circuits |
| JP2007054798A (ja) * | 2005-08-26 | 2007-03-08 | Tokyo Electron Ltd | 基板の処理方法及び基板の処理装置 |
| JP4531661B2 (ja) * | 2005-08-26 | 2010-08-25 | 東京エレクトロン株式会社 | 基板の処理方法及び基板の処理装置 |
| JP2008168296A (ja) * | 2008-03-05 | 2008-07-24 | Dainippon Screen Mfg Co Ltd | 薄膜形成装置および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1182275B1 (en) | Method of forming an interlayer insulating film | |
| JP3228183B2 (ja) | 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法 | |
| KR101283837B1 (ko) | 유전체 막의 처리 방법 및 피처 형성 방법 | |
| JP3360350B2 (ja) | 表面平坦化法 | |
| JPH0817812A (ja) | 全体的プレーナ装置及びその方法 | |
| US5893750A (en) | Method for forming a highly planarized interlevel dielectric structure | |
| JP3173426B2 (ja) | シリカ絶縁膜の製造方法及び半導体装置の製造方法 | |
| JPH10247647A (ja) | 基板面の平坦化方法及び平坦化装置 | |
| US20050023691A1 (en) | Semiconductor device and manufacturing method thereof | |
| US6140240A (en) | Method for eliminating CMP induced microscratches | |
| US6232216B1 (en) | Thin film forming method | |
| JPH10163183A (ja) | 薄膜形成装置 | |
| US5955200A (en) | Structure for reducing stress between metallic layer and spin-on-glass layer | |
| US5872066A (en) | Method of forming inter-metal dielectric layer for WVIA process | |
| JP2000036498A (ja) | 半導体素子の層間絶縁膜の形成方法 | |
| JP3492880B2 (ja) | 薄膜形成方法 | |
| JP3626252B2 (ja) | 固体撮像装置の製造方法 | |
| JP2001127064A (ja) | 半導体装置の絶縁膜平坦化方法 | |
| JP4245446B2 (ja) | 半導体素子の製造方法 | |
| JP3353539B2 (ja) | 半導体装置の製造方法 | |
| KR100693785B1 (ko) | 반도체 메모리 소자의 층간절연막 형성 방법 | |
| KR20220005206A (ko) | 반도체 소자의 제조방법 | |
| KR100552807B1 (ko) | 반도체 소자의 절연막 평탄화 방법 | |
| KR100257760B1 (ko) | 이중실리콘 기판 제조 방법 | |
| US20090098734A1 (en) | Method of forming shallow trench isolation structure and method of polishing semiconductor structure |