KR20220005206A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20220005206A
KR20220005206A KR1020200082746A KR20200082746A KR20220005206A KR 20220005206 A KR20220005206 A KR 20220005206A KR 1020200082746 A KR1020200082746 A KR 1020200082746A KR 20200082746 A KR20200082746 A KR 20200082746A KR 20220005206 A KR20220005206 A KR 20220005206A
Authority
KR
South Korea
Prior art keywords
hard mask
layer
etch
mask layer
mask pattern
Prior art date
Application number
KR1020200082746A
Other languages
English (en)
Inventor
최영철
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020200082746A priority Critical patent/KR20220005206A/ko
Publication of KR20220005206A publication Critical patent/KR20220005206A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

하드 마스크를 포함하는 반도체 소자의 제조방법에 관한 기술이다. 본 실시예에 따른 반도체 소자의 제조방법은, 피식각층을 포함하는 반도체 기판 상부에 제 1 하드 마스크층을 형성하는 단계; 상기 제 1 하드 마스크층 상부에 상기 제 1 하드 마스크층을 보호하기 위한, 탄소를 함유하는 식각 개선층을 형성하는 단계; 상기 식각 개선층 상부에 제 2 하드 마스크 패턴을 형성하는 단계; 상기 제 2 하드 마스크 패턴의 측벽에 스페이서 형태의 제 3 하드 마스크 패턴을 형성하는 단계; 및 상기 제 2 하드 마스크 패턴을 제거하는 단계를 포함한다. 상기 제 1 하드 마스크층은 상기 제 2 하드 마스크 패턴에 대해 제 1 식각 선택비를 갖고, 상기 식각 개선층은 상기 제 2 하드 마스크 패턴에 대해 상기 제 1 식각 선택비 보다 큰 제 2 식각 선택비를 가지며, 상기 식각 개선층은 상기 제 1 하드 마스크층을 보호하며, 상기 제 2 하드 마스크층과의 접합력을 향상시킨다.

Description

반도체 소자의 제조방법{Method of Manufacturing Semiconductor Device}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는, 하드 마스크층을 포함하는 반도체 소자의 제조방법에 관한 것이다.
반도체 집적 회로 장치는 수 백만 개의 트랜지스터들, 커패시터들 및 저항 소자들이 하나의 칩에 집적된 반도체 소자를 포함할 수 있다. 이와 같은 반도체 집적 회로 장치는 더욱 더 고속일 것과 고집적화 될 것이 요구되고 있다. 이를 만족하기 위하여, 트랜지스터, 및 저항 소자들의 사이즈가 감소될 것이 요구된다.
현재, 반도체 집적 회로 장치를 구성하는 구성 요소들의 크기가 마이크론(㎛) 이하로 감소되기 때문에, 상기 구성 요소들은 전기적 성능을 확보하면서 노광 장비의 노광 한계 이하의 선폭으로 패터닝될 것이 요구된다.
노광 한계 이하의 선폭을 한정하기 위하여, 현재 이중 또는 다중 패터닝 방식에 의해 하드 마스크 패턴을 형성하고 있다.
도 1 내지 도 3은 일반적인 이중 패터닝 방식에 따른 하드 마스크 패턴 제조방법을 설명하는 단면도들이다.
도 1을 참조하면, 반도체 기판(10) 상부에 피식각층(20)을 형성한다. 피식각층(20)은 예를 들어, 실리콘 산화막을 포함할 수 있다. 피식각층(20) 상부에 제 1 하드 마스크층(30)을 형성한다. 제 1 하드 마스크층(30)은 상기 피식각층(20)과 식각 선택비를 가지는 실리콘 질화막을 이용할 수 있다. 제 1 하드 마스크층(30) 상부에 제 2 하드 마스크층을 증착한다. 상기 제 2 하드 마스크층을 소정 부분 식각하여 제 2 하드 마스크 패턴(40)을 형성한다. 상기 제 2 하드 마스크층은 상기 제 1 하드 마스크층(30)과 식각 선택비를 가지면서, 제거가 용이한 물질, 예를 들어, 비정질 실리콘막이 이용될 수 있다. 제 1 하드 마스크층(30) 및 제 2 하드 마스크 패턴(40) 표면을 따라 제 3 하드 마스크층(50)을 증착한다. 상기 제 3 하드 마스크층(50)은 제 1 하드 마스크층(30) 및 제 2 하드 마스크 패턴(40)과 식각 선택비를 가지는 물질, 예를 들어, 실리콘 산화막으로 형성될 수 있다.
도 2를 참조하여, 상기 제 3 하드 마스크층(50)을 식각하여, 상기 제 2 하드 마스크 패턴(40) 측벽에 스페이서 형태로 상기 제 3 하드 마스크 패턴(50a)을 형성한다. 상기 제 2 하드 마스크 패턴(40) 사이에 상기 제 3 하드 마스크층(50)이 잔류되지 않도록 과도 식각이 요구될 수 있다. 이 과정에서, 상기 제 1 하드 마스크층(30)이 일부 유실될 수 있다.
도 3을 참조하면, 상기 제 2 하드 마스크 패턴(40)을 공지의 방식으로 선택 제거한다. 이에 따라, 제 1 하드 마스크층(30) 상부에 스페이서 형태를 갖는 제 3 하드 마스크 패턴(50a)이 잔류된다. 그후, 제 3 하드 마스크 패턴(50a)의 형태로 제 1 하드 마스크층(30)을 식각하여, 하드 마스크를 형성할 수 있다.
그런데, 상기 도 3에 도시된 바와 같이, 상기 제 3 하드 마스크 패턴(50a)을 생성하는 과정에서 상기 제 1 하드 마스크층(30)의 노출 부분이 1차적으로 유실되고, 상기 제 2 하드 마스크 패턴(40)을 제거하는 과정에서 상기 제 1 하드 마스크층(30)의 노출 부분이 2차적으로 유실될 수 있다. 실제적으로 하드 마스크의 역할을 하는 제 1 하드 마스크층(30)의 부분적인 두께 유실은 결과적으로 하드 마스크의 품질 저하를 초래할 수 있다.
또한, 제 1 하드 마스크층(30)으로 구성되는 실리콘 질화막과 제 2 하드 마스크층으로 구성되는 비정질 실리콘막은 결정립계의 차이등으로 인해 접착력이 낮다. 이로 인해, 제 1 하드 마스크층(30)과 제 2 하드 마스크층 또는 제 2 하드 마스크 패턴(20) 사이에 필링(peeling) 또는 마이크로 버블(micro bubble)등의 현상이 발생될 수 있다. 이와 같은 접착 특성 저하 역시, 초 미세 선폭의 하드 마스크 제작에 불량 요소로 제공된다.
본 발명은 고품질의 하드 마스크를 형성할 수 있는 반도체 소자의 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 소자의 제조방법은, 피식각층을 포함하는 반도체 기판 상부에 제 1 하드 마스크층을 형성하는 단계; 상기 제 1 하드 마스크층 상부에 상기 제 1 하드 마스크층을 보호하기 위한, 탄소를 함유하는 식각 개선층을 형성하는 단계; 상기 식각 개선층 상부에 제 2 하드 마스크 패턴을 형성하는 단계; 상기 제 2 하드 마스크 패턴의 측벽에 스페이서 형태의 제 3 하드 마스크 패턴을 형성하는 단계; 및 상기 제 2 하드 마스크 패턴을 제거하는 단계를 포함한다. 상기 제 1 하드 마스크층은 상기 제 2 하드 마스크 패턴에 대해 제 1 식각 선택비를 갖고, 상기 식각 개선층은 상기 제 2 하드 마스크 패턴에 대해 상기 제 1 식각 선택비 보다 큰 제 2 식각 선택비를 가지며, 상기 식각 개선층은 상기 제 1 하드 마스크층을 보호하며, 상기 제 2 하드 마스크층과의 접합력을 향상시킨다.
본 발명의 실시예에 따르면, 하드 마스크를 구성하는 제 1 하드 마스크층(예를 들어, 실리콘 질화막)과 제 2 하드 마스크층(예를 들어, 비정질 실리콘막) 사이에 실리콘 카바이드로 된 식각 개선층을 개재한다. 이에 따라, 상기 식각 개선층과 상기 제 1 하드 마스크층과 사이에 결합 특성이 우수한 C-N 결합이 발생되고, 식각 개선층과 상기 제 2 하드 마스크층 사이에도 결합 특성이 우수한 Si-C 결합을 발생시키므로, 제 1 하드 마스크층, 식각 개선층 및 제 2 하드 마스크층 사이의 접촉 특성이 개선된다.
또한, 상기 식각 개선층의 개재에 따라, 제 1 하드 마스크층의 유실을 줄일 수 있어, 궁극적으로 제 1 하드 마스크층의 증착 두께를 감소시킬 수 있다. 이에 따라, 하드 마스크의 패턴 불량을 방지할 수 있다.
도 1 내지 도 3은 일반적인 이중 패터닝 방식에 따른 하드 마스크 패턴 제조방법을 설명하는 단면도들이다.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 각 공정 별 단면도이다.
도 8은 본 발명의 일 실시예에 따른 식각 개선층 및 제 2 하드 마스크층(비정질 실리콘막)을 증착하기 위한 기판 처리 장치의 개략적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 각 공정 별 단면도이다.
먼저, 도 4를 참조하면, 반도체 기판(100)을 준비한다. 반도체 기판(100)은 실리콘 기판, 실리콘 저머늄 기판, SOI(Silicon on insulator) 기판 또는 글래스 기판등 다양한 기판이 여기에 이용될 수 있다. 반도체 기판(100) 상부에 하지층으로서 피식각층(110)을 형성한다. 본 실시예에서, 피식각층(110)으로서, 실리콘 산화막 또는 그 밖의 절연막을 이용할 수 있지만, 여기에 한정되는 것만은 아니다. 본 실시예에서, 상기 반도체 기판(100)과 상기 피식각층(110) 사이에 복수의 회로층 및 복수의 절연층이 구비될 수 있다.
피식각층(110) 상부에 제 1 하드 마스크층(120)을 형성한다. 제 1 하드 마스크층(120)은 예를 들어, 상기 피식각층(110)을 식각하기 위한 실질적인 하드 마스크일 수 있다. 제 1 하드 마스크층(120)은 상기 피식각층(110)과 식각 선택비를 가지는 박막, 예컨대, 실리콘 질화막(SiN) 또는 실리콘 질산화막(SiON)을 포함할 수 있다.
제 1 하드 마스크층(120) 상부에 식각 개선층(130)을 형성할 수 있다. 상기 식각 개선층(130)은 상기 제 1 하드 마스크층(120)과 이후 형성될 마스크층들 사이의 접착력을 개선하기 위해 제공될 수 있다. 추가적으로, 식각 개선층(130)은 후속의 하드 마스크층들의 패터닝 시, 상기 제 1 하드 마스크층(120)의 유실을 방지할 수 있도록, 상기 제 1 하드 마스크층(120)에 비해 후속의 하드 마스크층에 대한 식각 선택비가 높은 물질로 형성될 수 있다. 본 실시예의 식각 개선층(130)은 예를 들어, 카바이드(C) 성분을 포함할 수 있다. 예를 들어, 본 실시예의 식각 개선층(130)은 실리콘 카바이드(SiC)를 포함할 수 있다. 이에 따라, 식각 개선층(130)과 질소 성분을 포함하는 제 1 하드 마스크층(120) 사이에 강력한 본딩 포스(bonding force)를 갖는 C-N 결합들이 발생되어, 식각 개선층(130)과 제 1 하드 마스크층(120)의 접착 특성이 개선된다.
상기 식각 개선층(130)은 하드 마스크를 형성하기 위한 구조물들의 높이를 증대시키지 않는 범위에서, 에치 스톱퍼로 작용할 수 있도록, 이후 형성될 제 2 하드 마스크층 두께의 1% 내지 7% 수준인 약 10Å 내지 20Å 두께로 형성될 수 있다. 본 실시예의 식각 개선층(130)은 PECVD(plasma chemical vapor deposition), PEALD(plasma atomic layer deposition) 또는 ALD(atomic layer deposition) 방식으로 형성될 수 있다.
상기 식각 개선층(130) 상부에, 희생층으로서 제 2 하드 마스크층(140)을 증착한다. 제 2 하드 마스크층(140)은 제 1 하드 마스크층(1230)과 식각 선택비를 가지면서, 제거가 용이한 물질, 예를 들어, 비정질 실리콘막이 이용될 수 있다. 이와 같은 제 2 하드 마스크층(140)은 예를 들어, 200Å 내지 400 Å두께로 형성될 수 있다.
상기 식각 개선층(130) 상부에 비정질 실리콘막으로 구성된 제 2 하드 마스크층(140)이 형성되므로써, 상기 식각 개선층(130)과 상기 비정질 실리콘막 사이에 결합이 용이한 Si-Si 결합 및 Si-C 결합이 발생된다. 이에 따라, 식각 개선층(130)과 상기 제 2 하드 마스크층(140) 사이에 결합 특성이 우수해진다. 이는 이전 제 1 하드 마스크층(120)과 상기 제 2 하드 마스크층(140)의 결합력 보다 더 큰 결합력에 해당할 수 있다.
또한, 상기 식각 개선층(130)을 형성하는 단계와, 상기 제 2 하드 마스크층(140)을 형성하는 단계 사이에, 플라즈마 트리트먼트를 진행할 수 있다. 상기 플라즈마 트리트먼트는 불활성 가스 분위기에서 진행될 수 있다. 상기 플라즈마 트리트먼트에 의해, 상기 식각 개선층(130)의 결합기의 콘택 앵글이 변화될 수 있고, 나아가, 상기 식각 개선층(130)의 표면이 경화되어, 식각 선택비를 더욱 개선할 수 있다.
이와 같은 식각 개선층(130) 증착, 플라즈마 트리트먼트 및 상기 제 2 하드 마스크층(140) 증착은 하나의 장치내에서 인시튜로 진행될 수 있다.
도 5에 도시된 바와 같이, 제 2 하드 마스크층(140)은 소정 부분 패터닝되어, 제 2 하드 마스크 패턴(140a)이 한정된다. 본 실시예에서, 상기 제 2 하드 마스크층(140)의 식각 시, 식각 개선층(130)은 에치 스톱퍼로 이용될 수 있다. 상술한 바와 같이, 상기 식각 개선층(130)은 상기 제 2 하드 마스크층(140)에 대해 높은 식각 선택비를 갖기 때문에, 상기 식각 공정시, 식각 개선층(130)이 대부분 잔류되고, 나아가, 식각 개선층(130) 하부에 위치되는 제 1 하드 마스크층(120)이 상기 제 2 하드 마스크층(140)을 식각하기 위한 가스로부터 보호된다.
한편, 상기 제 2 하드 마스크 패턴(140a)의 선폭은 노광 장비로 제작할 수 있는 최소 크기에 해당할 수 있다. 또한, 상기 제 2 하드 마스크 패턴(140a)의 선폭은 이후, 하드 마스크의 간격에 해당할 수 있다.
상기 식각 개선층(130) 및 상기 제 2 하드 마스크 패턴(140a) 표면을 따라 제 3 하드 마스크층(150)을 증착한다. 상기 제 3 하드 마스크층(150)은 제 1 하드 마스크층(120), 식각 개선층(130) 및 제 2 하드 마스크 패턴(140a)과 각각 우수한 식각 선택비를 가지는 물질, 예를 들어, 실리콘 산화막으로 형성될 수 있다. 또한, 상기 식각 개선층(130)은 상기 제 1 하드 마스크층(120)에 비해 상기 제 3 하드 마스크층(150)에 대한 식각 선택비가 더 높을 수 있다. 아울러, 상기 제 3 하드 마스크층(150)의 두께는 하드 마스크의 실질적인 선폭을 결정할 수 있다.
도 6을 참조하면, 상기 제 2 하드 마스크 패턴(140a)의 양측벽에 스페이서 형태로 잔류되도록, 상기 제 3 하드 마스크층(150)을 식각하여, 제 3 하드 마스크 패턴(150a)을 형성한다. 상기 제 3 하드 마스크층(150)은 비등방성 건식 식각 방식을 통해 식각될 수 있다. 상기 제 3 하드 마스크층(150)과 상기 식각 개선층(130) 역시 높은 식각 선택비를 갖기 때문에, 상기 제 3 하드 마스크층(150) 식각 시, 상기 식각 개선층(130)이 유실이 방지되며, 나아가 상기 제 1 하드 마스크층(120)이 보호된다.
도 7을 참조하면, 상기 제 2 하드 마스크 패턴(140a)을 선택적으로 제거한다. 제 2 하드 마스크 패턴(140a)이 제거됨에 따라, 상기 식각 개선층(130) 표면에 스페이서 형태의 제 3 하드 마스크 패턴(150a)이 잔류된다. 상기 제 2 하드 마스크 패턴(140a)의 제거 시에도, 상기 식각 개선층(130)에 의해 제 1 하드 마스크층(120)이 보호된다. 그 후, 제 3 하드 마스크 패턴(150a)의 형태로, 상기 식각 개선층(130) 및 제 1 하드 마스크층(120)을 식각하여, 제 3 하드 마스크 패턴(150a), 식각 개선층 패턴(130a) 및 제 1 하드 마스크 패턴(120a)로 구성된 하드 마스크 패턴(HM)을 형성한다. 경우에 따라, 하드 마스크 패턴(HM)을 구성하는 제 3 하드 마스크 패턴(150a) 및 식각 개선층 패턴(130a)이 제거될 수도 있다. 그 후, 도면에 도시되지는 않았지만, 상기 하드 마스크 패턴(HM)에 의해 상기 피식각층(110)을 제거할 수 있다.
이와 같은 본 발명의 실시예에 따르면, 하드 마스크를 구성하는 제 1 하드 마스크층(120: 예를 들어, 실리콘 질화막)과 제 2 하드 마스크층(140: 예를 들어, 비정질 실리콘막) 사이에 실리콘 카바이드로 된 식각 개선층(130)을 개재한다. 상기 식각 개선층(130)과 상기 제 1 하드 마스크층(120)과 사이에 결합 특성이 우수한 C-N 결합을 발생시키고, 식각 개선층(130)과 상기 제 2 하드 마스크층(140) 사이에도 결합 특성이 우수한 Si-C 결합을 발생시키므로, 제 1 하드 마스크층(120), 식각 개선층(130) 및 제 2 하드 마스크층(140) 사이의 접촉 특성이 개선된다.
또한, 상기 식각 개선층(130)은 상기 제 1 하드 마스크층(120)에 비해 상기 제 2 하드 마스크층(140)에 대한 식각 선택비가 우수하므로, 상기 제 2 하드 마스크층(140)의 패터닝 시(혹은 제거시), 상기 식각 개선층(130)에 의해 상기 제 1 하드 마스크층(120)의 유실이 방지되어, 궁극적으로 제 1 하드 마스크층(120)의 두께를 감소시킬 수 있다.
이에 대해 보다 자세히 설명하면, 종래의 경우, 제 2 하드 마스크층(140)의 패터닝시(또는 제거시), 제 1 하드 마스크층(120)이 유실되는 두께를 고려하여, 제 1 하드 마스크층(120)의 두께를 예정된 하드 마스크의 두께보다 더 두껍게 형성하고 있었다. 예를 들어, 예정된 하드 마스크의 두께가 300Å 이하인 경우라도, 상기 제 1 하드 마스크층(120)은 예정된 하드 마스크막의 두께보다 130% 내지 200% 두껍게 400Å 내지 600Å 으로 형성하고 있었다.
그런데, 상기 하드 마스크를 구성하는 층들의 두께가 증대되면, 위글링(wiggling) 및 패턴 붕괴등의 패턴 불량이 발생될 수 있다.
반면, 본 실시예의 경우, 상기 제 2 하드 마스크층(140)의 두께의 1% 내지 7%에 해당하는 두께를 갖는 식각 개선층(130)을 상기 제 1 하드 마스크층(120) 상부에 증착하므로써, 상기 식각 개선층(130)에 의해 상기 제 1 하드 마스크층(120)의 유실이 방지되므로, 상기 제 1 하드 마스크층(120)을 하드 마스크 두께에 해당하는 300
Figure pat00001
이하로 감소시킬 수 있다. 그러므로, 제 1 하드 마스크층(120)의 두께를 종래 대비 30 내지 50% 이상 감소시킬 수 있으므로, 패턴 불량을 방지할 수 있다.
또한, 상기 제 1 하드 마스크층(120) 보다 제 2 하드 마스크층(140)에 대한 식각 선택비가 우수한 식각 개선층(130)이 상기 제 1 하드 마스크층(120)과 상기 제 2 하드 마스크층(140) 사이에 개재됨으로써, 제 1 하드 마스크층(120)으로 사용될 수 있는 막질의 종류를 확장시킬 수 있다. 기존의 경우, 상부 마스크층(예를 들어, 제 2 및 제 2 하드 마스크층: 140, 150) 및 피식각층(110)과의 식각 선택비 특성을 모두 만족하기 위해 제 1 하드 마스크층(120)으로서 실리콘 질화막이 채용되었다. 하지만, 본 실시예의 경우, 상기 식각 개선층(130)의 채용에 의해, 상기 실리콘 질화막 보다 식각 선택비는 우수하지 않더라도, 상기 비정질 실리콘막과 접착 특성, 막질 스트레스 특성은 물론 리웍(rework) 특성이 우수한 실리콘 질산화막(SiON)을 제 1 하드 마스크층(120)으로 이용할 수 있다. 그러므로, 다양한 물질로 하드 마스크를 제작할 수 있다.
도 8은 본 발명의 일 실시예에 따른 식각 개선층 및 제 2 하드 마스크층(비정질 실리콘막)을 증착하기 위한 기판 처리 장치의 개략적인 단면도이다.
도 8을 참조하면, 본 실시예의 기판 처리 장치(200)는 반응 챔버(201)를 포함할 수 있다. 반응 챔버(201)는 예를 들어, CVD(chemical vapor deposition), ALD(atomic layer deposition), PECVD(plasma chemical vapor deposition) 또는 PEALD(plasma atomic layer deposition) 챔버 중 하나일 수 있다. 반응 챔버(201)는 처리될 기판을 지지하는 기판 지지대, 및 상기 기판 지지대에 안착된 상기 기판에 공정 가스를 제공하는 가스 제공부를 포함할 수 있다. 상기 가스 제공부는 예를 들어, 샤워 헤드 구조체를 포함할 수 있지만, 여기에 한정되는 것만은 아니다. 경우에 따라, 상기 기판 지지대와 상기 가스 제공부에 전원을 공급하여, 상기 반응 챔버(201) 내부에 플라즈마를 발생시킬 수 있다.
상기 기판 처리 장치(200)는 제 1 소스 가스 공급부(211), 제 2 소스 가스 공급부(213), 불활성 가스 공급부(215) 및 탄소 가스 공급부(217)를 포함할 수 있다.
상기 제 1 소스 가스 공급부(211)는 예를 들어, 식각 개선층(130)을 형성하기 위한 소스 가스 공급부일 수 있다. 제 1 소스 가스 공급부(211)는 예를 들어, 3MS (Trimethylsilane) 가스를 포함할 수 있다.
제 2 소스 가스 공급부(213)는 예를 들어, 비정질 실리콘막으로 구성되는 제 2 하드 마스크층(120)을 생성하기 위한 소스 가스 공급부일 수 있다. 제 2 소스 가스 공급부(213)는 예를 들어, 실란(SiH4) 가스를 포함할 수 있다.
불활성 가스 공급부(215)는 반응 챔버(201) 내에 플라즈마를 생성하기 위한 가스를 포함할 수 있으며, 예를 들어, Ar 또는 He 가스를 포함할 수 있다.
탄소 가스 공급부(217)는 예를 들어, CH3 가스를 포함할 수 있다.
이와 같은 반응 챔버(201)내에 제 1 하드 마스크층(120)이 형성된 반도체 기판(100)이 장입된다.
제 1 소스 가스 공급부(210), 탄소 가스 공급부(217) 및 불활성 가스 공급부(215)는 상기 반응 챔버(201)내에 상기 제 1 소스 가스, 탄소 가스 및 불활성 가스를 공급하여, 상기 제 1 하드 마스크층(120) 상부에 실리콘 카바이드 성분으로 된 식각 개선층(230)을 형성한다.
상기 제 1 소스 가스 공급부(210)의 구동을 멈춘 상태에서, 불활성 가스만을 일정 시간 공급하여, 상기 식각 개선층(230) 표면을 플라즈마 트리트먼트 처리할 수 있다.
그후, 제 2 소스 가스 공급부(220)를 구동시켜, 반응 챔버(201)내에 제 2 소스 가스 및 불활성 가스를 공급하여, 상기 식각 개선층(130) 상부에 인 시튜로 비정질 실리콘막으로 구성된 제 2 하드 마스크층을 형성할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
100 : 반도체 기판 110 : 피식각층
120 : 제 1 하드 마스크층 130 : 식각 개선층
140 : 제 2 하드 마스크층 150 : 제 3 하드 마스크층

Claims (9)

  1. 피식각층을 포함하는 반도체 기판 상부에 제 1 하드 마스크층을 형성하는 단계;
    상기 제 1 하드 마스크층 상부에 상기 제 1 하드 마스크층을 보호하기 위한, 탄소를 함유하는 식각 개선층을 형성하는 단계;
    상기 식각 개선층 상부에 제 2 하드 마스크 패턴을 형성하는 단계;
    상기 제 2 하드 마스크 패턴의 측벽에 스페이서 형태의 제 3 하드 마스크 패턴을 형성하는 단계; 및
    상기 제 2 하드 마스크 패턴을 제거하는 단계를 포함하며,
    상기 제 1 하드 마스크층은 상기 제 2 하드 마스크 패턴에 대해 제 1 식각 선택비를 갖고,
    상기 식각 개선층은 상기 제 2 하드 마스크 패턴에 대해 상기 제 1 식각 선택비 보다 큰 제 2 식각 선택비를 가지며,
    상기 식각 개선층은 상기 제 1 하드 마스크층을 보호하며, 상기 제 2 하드 마스크층과의 접합력을 향상시키는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 식각 개선층 형성시, 상기 제 1 하드 마스크층과 상기 식각 개선층의 계면에 결합 특성이 우수한 C-N 결합을 발생시키고,
    상기 제 2 하드 마스크 패턴 형성 시, 상기 식각 개선층과 상기 제 2 하드 마스크 패턴의 계면에, 결합 특성이 우수한 Si-C 결합을 발생시키는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 제 1 하드 마스크층은 실리콘 질화막(SiN) 또는 실리콘 질산화막(SiON)으로 형성하는 반도체 소자의 제조방법.
  4. 제 3 항에 있어서,
    상기 식각 개선층은 실리콘 카바이드(SiC)를 포함하는 반도체 소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 제 2 하드 마스크 패턴은 비정질 실리콘막을 포함하는 반도체 소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 제 2 하드 마스크 패턴을 형성하는 단계는,
    상기 식각 개선층 상부에 제 2 하드 마스크층을 형성하는 단계; 및
    상기 제 2 하드 마스크층의 소정 부분을 식각하여 상기 제 2 하드 마스크 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 식각 개선층을 형성하는 단계와 상기 제 2 하드 마스크층을 형성하는 단계 사이에, 상기 식각 개선층의 표면을 불활성 가스를 이용하여 플라즈마 트리트먼트를 진행하는 단계를 더 포함하는 반도체 소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 식각 개선층을 형성하는 단계, 상기 플라즈마 트리트먼트를 진행하는 단계 및 상기 제 2 하드 마스크층을 형성하는 단계는 하나의 장비에서 인시튜(in-situ)로 진행하는 것을 특징으로 하는 반도체 소자의 제조방법,
  9. 제 1 항에 있어서,
    상기 제 2 하드 마스크 패턴을 제거하는 단계 이후에,
    상기 제 3 하드 마스크 패턴의 형태로, 상기 식각 개선층 및 상기 제 1 하드 마스크층을 패터닝하여 하드 마스크를 형성하는 단계; 및
    상기 하드 마스크를 이용하여 상기 피식각층을 패터닝하는 단계를 더 포함하는 반도체 소자의 제조방법.
KR1020200082746A 2020-07-06 2020-07-06 반도체 소자의 제조방법 KR20220005206A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200082746A KR20220005206A (ko) 2020-07-06 2020-07-06 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200082746A KR20220005206A (ko) 2020-07-06 2020-07-06 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20220005206A true KR20220005206A (ko) 2022-01-13

Family

ID=79341936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200082746A KR20220005206A (ko) 2020-07-06 2020-07-06 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20220005206A (ko)

Similar Documents

Publication Publication Date Title
JP3360350B2 (ja) 表面平坦化法
JP2661089B2 (ja) 材料層の平坦化方法
KR100510558B1 (ko) 패턴 형성 방법
TWI275143B (en) Method for manufacturing semiconductor devices
US6555476B1 (en) Silicon carbide as a stop layer in chemical mechanical polishing for isolation dielectric
JP2008547203A (ja) 加工基板上へのシリコンＣＭＯＳ及びＡｌＧａＮ／ＧａＮ広帯域増幅器を集積する新規方法
JP2009501434A (ja) 電力用途へのウェハーボンディングを介して得られた多層基板
JPH0745616A (ja) 半導体装置の製造方法
JPH11251271A (ja) 絶縁誘電体平面化のための化学的機械的研磨時の停止層としての炭化珪素
KR100518587B1 (ko) 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자
JP3163719B2 (ja) ポリッシュ工程を備えた半導体装置の製造方法
KR100221347B1 (ko) 층간 절연막의 평탄화를 위한 화학적-기계적 연마법에 의한 반도체 장치 제조방법
JPH11150116A (ja) 半導体装置のコンタクトプラグ形成方法
KR20220005206A (ko) 반도체 소자의 제조방법
JPH0661204A (ja) ポリッシュによる平坦化工程を含む電子装置の製造方法
KR100301530B1 (ko) 반도체소자의 층간 절연막 형성방법
US6958276B2 (en) Method of manufacturing trench-type MOSFET
TW202121527A (zh) 以多色選擇性非等向性蝕刻相鄰線的方法
US6544885B1 (en) Polished hard mask process for conductor layer patterning
KR100731090B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US20090098734A1 (en) Method of forming shallow trench isolation structure and method of polishing semiconductor structure
JPH0758104A (ja) 半導体装置の製造方法
JP2002334925A (ja) 平坦化処理方法及び半導体装置の製造方法
KR20220062828A (ko) 하드마스크 제조 방법 및 이를 이용한 반도체 소자 제조 방법
US20010053583A1 (en) Shallow trench isolation formation process using a sacrificial layer