JPH0817812A - 全体的プレーナ装置及びその方法 - Google Patents

全体的プレーナ装置及びその方法

Info

Publication number
JPH0817812A
JPH0817812A JP7013038A JP1303895A JPH0817812A JP H0817812 A JPH0817812 A JP H0817812A JP 7013038 A JP7013038 A JP 7013038A JP 1303895 A JP1303895 A JP 1303895A JP H0817812 A JPH0817812 A JP H0817812A
Authority
JP
Japan
Prior art keywords
wafer
film
dielectric
plate
deformable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7013038A
Other languages
English (en)
Inventor
Ajit Paranjpe
パランジペ アジット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0817812A publication Critical patent/JPH0817812A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/003—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor characterised by the choice of material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/021—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface
    • B29C2043/023—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface having a plurality of grooves
    • B29C2043/025—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface having a plurality of grooves forming a microstructure, i.e. fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 半導体ウェーハに相互接続配線を形成可能な
平担面を作るためにウェーハの表面を全体的及び局部的
にプレーナ化する方法を提供する。 【構成】 半導体ウェーハの表面に形成されたフィーチ
ャ間のスペースを誘電体材料で充填する。次にウェーハ
を変形可能な膜で被覆し、続いてウェーハに対して均一
な圧力を加えて被覆された膜を変形させることによっ
て、全体的及び局部的プレーナ化を達成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は全般的に半導体ウェーハ
のプレーナ法の分野に関し、特に、相互接続配線を形成
可能な平担面を作るためにウェーハの表面をプレーナ加
工する分野に関するものである。
【０００２】
【従来の技術】ＵＬＳＩ回路における多層金属化法の出
現によって、金属化に先立つ表面の平担度に対し、厳し
い要求が成されるようになってきた。実際、金属化され
る介在層間について或る種のプレーナ法が無ければ、そ
れぞれ金属化層を上に形成していくところの表面を作る
絶縁層のトポグラフィ(topography)の時に、下層のトポ
グラフィーが或る程度反射されてしまう。これは、必要
な処理工程が付加されると共に工程を複雑にし、また信
頼性を低下させるという理由から、望ましいものではな
い。
【０００３】局部的および全体的、これら２つのタイプ
の達成されなければならないプレーナ化がある。局部プ
レーナ化においては、密に詰め込まれたフィーチャー(f
eature) 間の空間は中間層の誘電体によって充填されて
いる。理想的には、誘電体は空隙のない充填を行い、か
つ局部プレーナ化された表面を提供している。しかしな
がら、現実は、充填領域の表面はなお下層トポグラフィ
をある程度反射する。露出表面が平担な中間誘電体層に
よって、ウェーハが被覆されている場合、全体的なプレ
ーナ化は達成される。これら２つのタイプのプレーナ化
の要件は全く異なっているので、別々の工程が採用され
る。通常、局部プレーナ化が最初に行なわれ、続いて全
体的プレーナ化が成される。
【０００４】多くの局部プレーナ法が知られており、そ
れらは有用である。その１つの方法は大気圧化学蒸着
（ＡＰＣＶＤ）と大気圧以下でのＴＥＯＳとＯ3 の化学
蒸着（ＳＡＣＶＤ）を含んでいる。これらの方法は、比
較的平担なＴＥＯＳ酸化物膜でサブミクロン空間を空隙
なく充填出来る。この膜は、高い破壊強度と、ピンホー
ルもなく、そして低い比誘電率を有する、という点で良
好な電気的特性を提供している。また、この膜は素子構
造の一部と成る。
【０００５】ある程度欠点はあるが、局部プレーナ法は
電子サイクロトロン共鳴（ＥＣＲ）で付着させた酸化膜
でも達成することができるが、その上面トポロジーは下
層のフィーチャの投影となる。この方法における他の問
題として、付着時に高バイアス電圧を使用するという安
全性の問題と、不良の発生頻度が高過ぎるという問題が
ある。しかしながら、作成された膜は良好な電気的性質
であり、素子構造の一部となる。
【０００６】局部プレーナ法の第３の方法は、低圧化学
蒸着（ＬＰＣＶＤ）又はプラズマで促進した化学蒸着
（ＰＥＣＶＤ）ＴＥＯＳ酸化物と、次ステップとしての
ホウ化リンケイ酸ガラス（ＢＰＳＧ）の付着又は再流入
を包含する。このプロセスは局部プレーナ法には適切で
あるが、完全な全体的プレーナ法に適することは立証さ
れてない。
【０００７】第４の方法は、相互接続を形成するプレー
ナ膜を作る従来のアルミニウムのスパッター付着を包含
する。接点／バイアスにおける膜の段階被覆は、しかし
ながら、良くなく、不完全な充填しか出来ない。この理
由から、高い一致性を有するということから良好な充填
性質を有するＣＶＤタングステンが接点／バイアスを充
填するために使用され、一方、アルミニウムは相互接続
を形成するために利用される。しかしながら、工程順は
複雑であり、接点／バイアスプラグと相互接続を形成す
る単一のアルミニウム付着が好ましい。最近、段階被覆
を改善する高温アルミニウム付着を採用したアルミニウ
ム再流動法が空隙のない接点／バイアス充填用として発
表されている。しかしながら、この方法はウェーハの表
面状態に敏感であって、接点／バイアスに確かには充填
出来ない。
【０００８】局部プレーナ法は、しばしば、全体的プレ
ーナ技術の内の或るものを次工程に入れている。最も一
般的な方法の１つは、犠性誘電体で表面をコーティング
し、次にエッチバックするものである。これは、ＳＯＧ
エッチバック及びレジストエッチバックのようなもので
あり、そこでウェーハは誘電体によってコーティングさ
れる。コーティング処理の間はこの誘電体の表面張力が
低いために、誘電体は低部へ流下し易く、硬化の段階で
は、下層トポグラフィの厳密性を減少させる膜を形成出
来る。このトポグラフィの厳密性の低下は、犠性誘電体
が除去されるエッチバックを介して、下層の誘電体（通
常は酸化物）に伝達される。このサイクルを数度繰返す
ことによって、プレーナ表面が得られる。この方法の最
大の欠点は、所望のプレーナ化を得るために、何度もコ
ーティングとエッチバックのサイクルを繰返すことであ
る。適切なプレーナ化のために、４度以上のサイクル
が、しばしば必要となってしまう。
【０００９】必要なサイクル数を減らすために、ブロッ
キングマスクが使用でき、その場合、トポグラフィ中の
くぼみを満すように犠性誘電体が被覆され次にパターン
化される。犠性誘電体のもう１つの被覆がプレーナ化さ
れた表面を作るために続いて適用される。このプレーナ
トポグラフィーはエッチバックを介して下側の中間層誘
電体に移される。
【００１０】ある程度利用されているその他のプレーナ
法は、化学機械的研摩として知られている。この技術に
おいては、反応スラリー(slurry)と共に研摩パッドが使
用され、表面がプレーナ化されるまでウェーハの研摩が
成される。研摩速度はフィーチャのサイズ、形状比、フ
ィーチャの密度及び材料のタイプを含む多くの変数の関
数である。また、研摩速度はウェーハの巾によって変化
し、また研摩パッドの質に依存する。処理後のウェーハ
の洗浄も関心の範囲である。しかしながら、注意して利
用すれば、この技術は良好である。
【００１１】実験段階ではあるが、良好な隙間充填と電
気的、熱的性質を与え、かつ全体的プレーナ化を与える
回転又は付着された誘電体を包含する他の方法がある。
これらの材料の例は、種々のタイプのフッ化ポリマー、
ポリイミド及びシロキサンを包含する。これら全ての方
法はプレーナ化の大きさを著しく（＞１００μｍ）増加
させるが、なお、真の全体的プレーナ化を実現していな
い。
【００１２】
【課題を解決するための手段】本発明はウェーハの全体
的プレーナ法に関して上記の通り概略的に説明した問題
を解決することである。その方法の第１のステップは、
局部的プレーナ表面を作ることができる中間層誘電体を
用いて、サブミクロン空間を高品質充填するための充分
に発展した技術を利用することを包含する。別の場合、
中間層誘電体の第２の膜が所望の中間層厚を作るために
ウェーハ上に付着されても良く、これで全体的プレーナ
性が改善される。その後、ウェーハは金属又は誘電体の
ような変形可能な材料によってコーティングされる。均
一な圧力をこの膜に加えることにより、膜がウェーハの
上面中の小さい及び大きい凹部の双方に流入して、膜の
上面を超平担にするように、この膜は制御された硬化の
間に機械的に変形される。硬化の後、誘電体は、金属化
層又は他の構造体がその上に形成される平担表面を有す
ることになる。
【００１３】
【実施例】本発明の方法の簡単なフローチャートを第１
図に示す。工程は、例えば典形的にはＴＥＯＳ／Ｏ3 の
ような、酸化物から成る中間層誘電体でサブミクロン空
間を充填することから開始する。ここで誘電体として
は、サブミクロン空間を充填するに有用な他の誘電体も
同様に使用可能である。この酸化物は、大気圧下又は大
気圧以下における化学蒸着（ＣＶＤ）のような適当な付
着方法を用いて付着される。これによって、構造体中の
サブミクロン空間が充填され、局部的にプレーナ化され
た上側表面が作られる。場合によっては、所望の誘電体
厚みを作り、全体的プレーナ性を改善するために、第２
の誘電体の付着工程が必要となることもある。コーティ
ングは、下層構造を映すトポグラフィをしばしば有する
ので、エッチバックは下層構造の映写を最小限にするた
めに使用されてもよい。これらの工程の後の所望の表面
は、好ましくはフィーチャの外形比で約１．５：１まで
のものとなる。
【００１４】局部プレーナ法に用いられる誘電体は最終
素子構造の一部となるので、高い破壊強度、低い比誘電
率、ピンホール無しと言った良好な性質を有するべきで
ある。誘電体が所望の厚さに達し、局部プレーナ化が達
成されると、全体的プレーナ化が開始される。全体的プ
レーナ化の間、ウェーハは、低融点金属又は合金、繊維
ガラス（ＳＯＧ，spun of glass ）、適当な樹脂又は再
流動ガラスのような変形可能な誘電体の膜によって、ま
ずコーティングされる。記載された全ての又は他の有用
な変形可能膜材料は、加熱下で圧力を加えると変形が起
る特性を有している。
【００１５】ウェーハに対し、硬化してない変形可能な
膜が付けられると、それは変形が可能となる通常の室温
以上の温度に保持される。次に、超平行で超平担で温度
制御された物体の間で、この膜がコーティングされたウ
ェーハを圧搾することによって、変形可能な膜は変形さ
れる。ここで、超平担表面とは、平均高さに対する最大
高さ変動が約２５０オングストロームの値のものを言
う。超平行とは、その間でウェーハが圧搾される２つの
物体の表面が、平均分離距離で約２５０オングストロー
ム以上は変動しないものを言う。この変形可能膜の応力
がその耐力を超えると、この膜はそれと接触する２枚の
板の形状に変形する。実際、約２ＭＰａまでの圧力を圧
搾動作の間に加えるが、材料によってはより高い圧力が
要求されるかもしれない。
【００１６】物体の温度は、変形可能な膜の硬化制御を
達成するために、制御されてもよい。代表的には、圧
搾、操作の開始時に、物体の温度を急激に上げる。変形
可能な膜が化学的に硬化する場合、温度を上げることに
よって、硬化は一般的に加速される。これによって、生
産工程のサイクルタイムを上げることが出来る。ガラス
材の場合、これは、ある加熱温度と加圧下で変形可能と
なる。しかしながら、材料が変形可能となると、変形速
度が速過ぎる場合にその変形可能膜にクラックが生じる
こともあるので、圧力を減少させることもある。また、
変形可能膜のほとんどを圧搾によって板の一方に接触さ
せることを防止するために、減圧も必要である。変形可
能膜が硬化した後は、板の温度を下げて、ウェーハを取
除き、新しいウェーハを圧搾装置に装填出来るようにす
る。
【００１７】ある場合には、ウェーハの膜コーティング
された表面を、膜に対して圧搾した物体の表面に対して
望ましい所まで一致させるために、圧搾開放サイクルを
多重サイクルとすることも要求される。さらに、圧搾工
程の完了時において、ある場合には、膜厚を所望の値に
減少させるために、エッチングが望ましいかもしれな
い。
【００１８】図２は変形可能な膜を硬化させる間にウェ
ーハを圧搾する装置を示している。圧搾装置は密封室５
９中に置かれ、ウェーハ３２がセットされる上面を有す
る超平担温度制御チャック３０を有する。チャック３０
は、３本の装脱着指３４が所望の時に通せるように３個
の垂直孔を有している。両方向の矢３８で示す方向に適
当な機構で上下動出来る板３６に対して、この指３４は
取付けられる。図２に示すように、指３４が下端位置に
ある時に、ウェーハ３２がチャック３０の上面に装着さ
れる。しかしながら、板３６が上昇すると（図示せ
ず）、全ての指３４がチャック３０の上面の上方へ伸び
て、チャック３０の上面の上部でウェーハ３２を下から
支持する。指３４によってウェーハ３２がそのように支
持されている間に、図示ではドア４０によって閉じられ
ている室５９の開口３９を通して、ウェーハ可動アーム
（図示せず）が室内に入って来て、ウェーハ３２を指３
４から持ち上げる。同様にして、ウェーハは図２の組立
体中に装填される。
【００１９】図２の装置は、チャック３０に平行に配置
された超平担下側表面を有する温度制御板４２を有す
る。板４２は、好ましくはフッ化ポリマー例えばテフロ
ンのような張り付かない材料でコーティングされ、これ
によって、ウェーハ３２の上面に形成された変形可能な
膜が、板４２からの圧力を取除いた時に、ウェーハから
分離してしまうことを防止する。板４２は、その上面に
取付けられた３個のジンバルマウント４４を有してい
る。ジンバルマウント４４は板４６の下面に取付けられ
た圧電アクチュエータ５１に結合される。板４６は軸４
７の回りを回転するか上下矢４８の方向に上下動する。
板４２とチャック３０間の間隙は３個の位置センサ５０
（２個を図示）によってモニターされる。
【００２０】板４２はチャック３０の方向に下降され
る。板４２がチャック上の所望の距離にあると、センサ
ー５０は対応する圧電アクチュエータ５１を起動させ、
ウェーハ３２に対し所望の加圧力になるよう圧搾力を調
整する。
【００２１】本発明の好適実施例はウェーハ上の変形可
能な膜と接触させられる平担板４２を有することによっ
て、膜に平担面を形成するが、上述の装置は平担でない
表面を形成してもよい。これは、板４２の下面に形成さ
れた所望の表面トポグラフィを有することによって達成
される。板４２は次に軸４７を中心とした回転によって
回転的に位置決めされ、膜が被覆されたウェーハと圧接
されるように下降される。この板がウェーハの上面の硬
化してない変形可能な膜に押圧されると、膜の上面は板
４２の下面のトポグラフィに一致する。
【００２２】チャック３０及び板４２の両方共に、従来
の温度制御技術を使って温度制御される。チャック３０
及び板４２両方共にその中に抵抗加熱素子を埋め込み、
外部温度制御回路によって加熱素子に制御電力を加え
て、チャック３０及び板４２を所定の温度まで昇温して
もよい。別の方法として、チャック３０及び板４２双方
をその中の流体通路を介して送られる熱媒体によって加
熱することが出来る。実際、チャック３０及び板４２
は、抵抗加熱素子により又流体通路を介して送られる熱
媒体の両方によって温度制御することが出来る。加圧下
で誘電体が変形を起すに充分な高温を選択出来る限り、
他の制御加熱法及び装置も採用可能である。
【００２３】上述の装置は、外壁６０によって大部分仕
切られた密閉室５９内に置かれた組立体から成る。閉じ
た位置で図示されたドア４０は、それが開放した時に、
開口３９を介して密閉室５９への流通路を提供する。室
５９内の空気圧を制御するスロットルバルブ６２は、壁
６０で仕切られた室５９と、矢６４で示す方向に室５９
からの空気を抜く真空ポンプ（図示せず）との間に配置
される。これによって、機器のオペレータは、大気圧以
下の環境中で変形可能な膜を硬化させるために室５９内
を所望の圧力に選定することが出来る。逆に、もし誘電
体膜の硬化を大気圧以上で行うことが望ましかったなら
ば、圧力源をスロットルバルブ６２に接続し、室５９内
にガスを導入して所定圧力を得ることも出来る。
【００２４】例 ウェーハの表面が局部的にプレーナ化されると、繊維ガ
ラス（ＳＯＧ）のような変形可能な誘電体の膜がウェー
ハ上に付着される。この膜材料は、例えば、ウェーハを
回転させておきながら液状ウェーハ上に膜材料を滴下す
ると言ったような種々の方法で、ウェーハ上に付着させ
ることができる。この材料はウェーハの表面上を急速に
流れる。変形可能な金属膜の場合、これはスパッタリン
グ又はＣＶＤによって付着される。そして、代表的なそ
の材料としては、アルミニウム、スズ又は他の低融点金
属から成るグループから選択される。この時、ウェーハ
は硬化工程が可能な状態にあり、硬化工程間に膜は平担
化される。
【００２５】変形可能な誘電体の硬化の間、ウェーハは
図２に示すタイプの装置内に置かれている。板４２とチ
ャック３０間でウェーハをその上の硬化してない誘電体
膜で圧搾することによって、誘電体膜は変形し、平担な
板４２の形状に一致する。この膜は被覆されている素子
の表面中の間隙又は空隙中に押し込められ、それによっ
て同様に局部プレーナ化を達成している繊維ガラスのよ
うな誘電体のこのような圧搾工程の間、硬化工程の間維
持される圧力は１−１０ＭＰａの値である。他の誘電体
及び金属膜については、硬化の間に維持される圧力は、
多分、繊維ガラスに用いられた圧力とは相違しており、
最適圧力は実験によって決定されねばならない。誘電体
が硬化した後、その上面は硬化工程で板４２の形状とな
っていると共に、平担となる。
【００２６】誘電体膜の硬化工程は温度に影響される。
それ故、本装置の好適実施例においては、チャック３０
と板４２は温度制御される。ＳＯＧから成る膜の硬化の
間、例えば、チャック３０及び板４２の温度は約７００
℃まで上げられ、約２分間その温度に保持される。この
昇温された温度はチャック３０及び板４２に埋設された
抵抗加熱素子に制御電流を流すことによって最っとも容
易に達成されるが、チャック３０及び板４２を加熱する
他の方法を用いてもよい。その後、チャック３０及び板
４２の双方の中に設けた冷却通路を介して冷却液を流す
ことによって、温度を低下させる。冷却液はチャック３
０と板４２を急激に冷却するために利用するが、しかし
ながら、もしより遅い又は異なる冷却速度が望まれる場
合は、放熱冷却、抵抗加熱素子への電流の低減制御、又
は所望の冷却速度を得る他の方法等別の冷却法を用いる
ことが出来る。
【００２７】図３に、図２の装置の他の実施例を示す。
本図において、図２と同一要素は図３においても同一番
号を有する。図２と図３間の根本的な相違は、図２で板
４２がウェーハ表面上の膜に圧接されるように膜上に均
一な圧力が加えられるのに対し、図３においては、高圧
の流体７０が板７２とウェーハ３２間に存在して、均一
圧力をウェーハ３２上の膜に加えることである。
【００２８】図３の装置は二重矢７４で示すように上下
方向に可動な圧力板７２を有する。図３に概略的に示す
板７２は上から見ると円板状となっている。板７２はピ
ストンのように動き、シャフト７３に結合されたモータ
ー又は適当な動力装置（図示せず）によって下方へ動か
される。板７２の下方動作によって、板７２とウェーハ
３２間の流体７０が押圧される。これによって変形可能
な膜をプレーナ化し、また隙間及び空隙を充填する。図
２の装置と同様、板３０、板７２及び流体７０を適切な
硬化温度に維持することによって、ウェーハ３２は適切
な硬化温度に維持される。被覆されたウェーハ３２の上
面に加わる流体７０の圧力は、図２の装置に関して説明
した範囲の硬化の間、維持される。
【００２９】流体７０は液体、気体又は超臨界流体のい
ずれかでよい。超臨界流体は低圧においては気体のよう
な性質を有し、高圧においては気体と液体の中間のよう
な性質を有する。流体７０は、概略的に図示した導管７
６，７８によって板３０と板７２間のキャビティへ導入
又は排出される。弁６２及び取付られたポンプ６４は、
ウェーハが装填又は脱着されている時又は導管７６，７
８による排出が望ましい程度に完全に成されない時に、
装置から流体７０を排出するために利用する。
【００３０】図３の装置は、板７２と３０を取囲む垂直
壁８４中に設けた開口８２を封止するドア８０を有して
おり、これによってウェーハ３２が圧力流体７０に従う
ようになる密閉室を形成している。適当な圧力封止リン
グ８６が板７２と壁８４間に設けられ、加圧下におい
て、流体７０が壁８４と板３０及び７２間に形成される
室から漏れてしまうことを防止する。もし、板３０と装
置の外壁９０間の室８８を満さないことが望まれる場
合、適当な別の封止リングが板３０と壁８４間に必要か
もしれない。
【００３１】図２と同様な方法で、ウェーハ３２は図３
の装置に着脱される。装置内の環境は最初外側のドア４
０によって外側の環境に調整される。次に、両方のドア
４０及び８０を開く。柱３４が持ち上げられ、ウェーハ
３２を板３０の上方へ持ち上げ、外部の腕（図示せず）
が室に入ってウェーハ３２を柱３４から持ち上げる。そ
の後、ウェーハ３２は引出され、別の物がプレーナ化の
ために導入される。
【００３２】上記説明は、図に示す本発明の実施例に向
けられているが、当業者は、この特定の実施例が、特許
請求の範囲に記載された本発明の精神及び範囲を逸脱す
ることなく、上に概説したような多くの方法で、又は他
の方法に変更されても良いことは理解されるであろう。
【００３３】以上の説明に関して、更に以下の項を開示
する。 （１） フィーチャが上に形成される半導体ウェーハの
表面を全体的及び局部的にプレーナ化する方法であっ
て、 イ） 前記フィーチャ間の空間を中間層の誘電体材料で
充填し、 ロ） ウェーハを変形可能な膜で被覆し、そして ハ） 被覆されたウェーハに均一な圧力を加えて前記膜
を変形させてプレーナ表面を形成する工程を有する前記
の方法。
【００３４】（２） 第（１）項に記載の方法におい
て、前記中間層誘電体は、前記ウェーハ上に形成された
フィーチャ間のサブミクロン空間を充填するための材料
である前記方法。
【００３５】（３） 第（１）項に記載の方法におい
て、前記変形可能な膜は、昇温された温度と圧力の下で
変形する材料から成る前記方法。
【００３６】（４） 第（１）項に記載の方法におい
て、前記変形可能な膜が圧力下で変形出来る温度に前記
変形可能な膜を維持する工程をさらに有する前記方法。
【００３７】（５） フィーチャが上に形成される半導
体ウェーハの表面を全体的及び局部的にプレーナ化する
方法であって、 イ） 変形可能な膜で前記ウェーハを被覆し、 ロ） 実質的に平担なそして平行な表面を有する２つの
物体の温度を制御し、そして ハ） 前記平行な表面間で前記ウェーハを圧搾して前記
膜を変形させ、プレーナ表面を形成する工程を有する前
記の方法。
【００３８】（６） 第（５）項に記載の方法におい
て、前記変形可能な膜が硬化してしまうまで、前記ウェ
ーハを圧搾し続ける工程をさらに有する前記方法。
【００３９】（７） 第（５）項に記載の方法におい
て、前記制御する工程は、前記変形可能な膜の硬化前に
前記膜の温度を昇温させ、前記膜が硬化した後に温度を
低下させる工程を有する前記方法。
【００４０】（８） 第（５）項に記載の方法におい
て、前記充填工程では、ウェーハ上のフィーチャの形状
比が約１．５／１以上にはならない前記方法。
【００４１】（９） 第（５）項に記載の方法におい
て、前記変形可能な膜は、繊維ガラス、低融点金属、低
融点合金、樹脂及び再流動可能なガラスからなるグルー
プから選択された材料から成る前記方法。
【００４２】（１０） フィーチャが上に形成される半
導体ウェーハの表面を全体的及び局部的にプレーナ化す
る方法であって、 イ） 前記フィーチャ間の空間を中間層の誘電体材料で
充填し、 ロ） 硬化中に変形可能な膜でウェーハを被覆し、 ハ） 実質的に平担な温度制御チャック上に被覆された
ウェーハを支持し、そして ニ） 実質的に平担な温度制御板を、前記膜で被覆した
ウェーハの表面上に、その硬化過程中に所定の力で押し
付けることによって前記膜が硬化した時に実質的に平担
な表面を形成する工程を有する前記方法。
【００４３】（１１） 第（１０）項に記載の方法にお
いて、前記充填工程の後の前記ウェーハ上のフィーチャ
の形状比が約１．５／１以上ではない前記方法。
【００４４】（１２） 第（１０）項に記載の方法にお
いて、前記中間層誘電体は前記ウェーハ上に形成された
フィーチャ間のサブミクロン空間を充填する材料である
前記方法。
【００４５】（１３） 第（１０）項に記載の方法にお
いて、前記変形可能な膜は、昇温された温度及び圧力に
おいて変形する材料から成る前記方法。
【００４６】（１４） 第（１０）項に記載の方法にお
いて、前記変形可能な膜が圧力下で変形出来る温度に前
記変形可能な膜を維持する工程をさらに有する前記方
法。
【００４７】（１５） 半導体ウェーハの表面を全体的
及び局部的にプレーナ化する方法であって、 イ） 硬化中に変形する膜をウェーハに被覆し、 ロ） 実質的に平担なチャック上に被覆されたウェーハ
を支持し、そして ハ） 前記膜の硬化中に前記チャックと板の間で前記ウ
ェーハを所定の力で圧搾し、前記板のトポグラフィに一
致する表面を、被覆されたウェーハ上に形成する工程を
有する前記方法。
【００４８】（１６） 第（１５）項に記載の方法にお
いて、ウェーハの温度を所望の膜硬化温度に維持するよ
うな温度に、前記板とチャックを維持する工程をさらに
有する。
【００４９】（１７） 所望のトポグラフィに一致する
半導体ウェーハ表面を作る装置であって、変形可能な膜
材料で被覆された半導体ウェーハを支持する手段であっ
て、ウェーハが置かれる実質的に平担な表面を支持する
前記手段と、前記ウェーハの被覆された表面に均一な圧
力を加えて、この被覆されたウェーハ上に平担な表面を
形成する手段とを有する前記方法。
【００５０】（１８） 第（１７）項に記載の装置であ
って、前記板及び前記支持する手段の温度を制御する手
段をさらに有する前記方法。
【００５１】（１９） フィーチャが上に形成される半
導体ウェーハの表面をプレーナ化する方法であって、 イ） 前記フィーチャ間の空間を中間層誘電体材料で充
填し、 ロ） 硬化中に変形可能な膜でウェーハを被覆し、 ハ） 実質的に平担な温度制御されたチャック上に被覆
されたウェーハを支持し、そして ニ） 前記膜の硬化中に、前記膜で被覆されたウェーハ
の表面に所定の力で実質的に均一な流体圧力を加えるこ
とによって、前記膜が硬化した時に実質的に平担な表面
を形成する工程を有する前記の方法。
【００５２】（２０） 第（１９）項に記載の方法であ
って、前記充填工程後に前記ウェーハ上のフィーチャの
形状比が約１．５／１である前記方法。
【００５３】（２１） 第（１９）項に記載の方法であ
って、前記中間層誘電体は前記ウェーハ上に形成された
フィーチャ間のサブミクロン空間を充填する材料である
前記方法。
【００５４】（２２） 第（１９）項に記載の方法にお
いて、前記変形可能な膜は、昇温された温度及び圧力で
変形する材料から成る前記方法。
【００５５】（２３） 第（１９）項に記載の方法にお
いて、前記変形可能な膜が圧力の下で変形出来るような
温度に、前記変形可能な膜を維持する工程をさらに有す
る前記方法。
【００５６】（２４） 第（１）項に記載の方法におい
て、前記変形可能な膜は、昇温された温度と圧力の下で
変形する金属から成る前記方法。
【００５７】（２５） 第（２４）項に記載の方法にお
いて、前記金属はスズとアルミニウムを有する金属のグ
ループから選択される前記方法。
【００５８】（２６） 半導体ウェーハの上側表面のプ
レーナ化を行う装置及び方法。フィーチャがその上に形
成されたウェーハが、中間層誘電体で被覆された後に、
装置に装填される。その後、ウェーハは均一圧力を加え
ると共に適当な高い温度の下に置かれる。温度及び圧力
状態が膜の耐力を越えると、膜は流れ、ウェーハ表面上
の微細なそして全体的な凹部を充填する。その後、膜が
再び固まるように、温度と圧力を低下させ、それによっ
てウェーハ上に平担な上側表面を形成する前記方法。
【図面の簡単な説明】
【図１】本発明のプレーナ法を示す簡単なフローチャー
ト図。
【図２】ウェーハの表面上にプレーナ化される変形可能
な膜に対して均一な圧力を加えるための本発明の方法に
使用する装置の概略図。
【図３】ウェーハの表面上にプレーナ化される変形可能
な膜に対して均一な圧力を加えるための本発明の方法に
使用する別の装置の概略図。
【符号の説明】
３０ チャック ３２ ウェーハ ４２ 板 ５９ 室 ６０ 壁 ７０ 流体 ７２ 板 ８４ 垂直壁

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 フィーチャ(feature) が上に形成される
    半導体ウェーハの表面を全体的及び局部的にプレーナ化
    する方法であって、 イ） 前記フィーチャ間の空間を中間層の誘電体材料で
    充填し、 ロ） ウェーハを変形可能な膜で被覆し、そして ハ） 被覆されたウェーハに均一な圧力を加えて前記膜
    を変形させてプレーナ表面を形成する工程を有する前記
    の方法。
JP7013038A 1994-01-28 1995-01-30 全体的プレーナ装置及びその方法 Pending JPH0817812A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US188498 1994-01-28
US08/188,498 US5434107A (en) 1994-01-28 1994-01-28 Method for planarization

Publications (1)

Publication Number Publication Date
JPH0817812A true JPH0817812A (ja) 1996-01-19

Family

ID=22693403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7013038A Pending JPH0817812A (ja) 1994-01-28 1995-01-30 全体的プレーナ装置及びその方法

Country Status (5)

Country Link
US (1) US5434107A (ja)
EP (1) EP0665580A3 (ja)
JP (1) JPH0817812A (ja)
KR (1) KR950034586A (ja)
TW (1) TW299483B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487518B1 (en) 1999-06-24 2002-11-26 Hitachi, Ltd. Thickness reducing management system for pipes in pipe lines
JP2008168296A (ja) * 2008-03-05 2008-07-24 Dainippon Screen Mfg Co Ltd 薄膜形成装置および方法
JP2013163846A (ja) * 2012-02-10 2013-08-22 Denso Corp 成膜装置及び成膜方法
KR20200051493A (ko) * 2018-11-05 2020-05-13 캐논 가부시끼가이샤 평탄화층 형성 장치 및 물품 제조 방법

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736424A (en) * 1987-02-27 1998-04-07 Lucent Technologies Inc. Device fabrication involving planarization
US5679610A (en) * 1994-12-15 1997-10-21 Kabushiki Kaisha Toshiba Method of planarizing a semiconductor workpiece surface
TW291589B (ja) * 1995-03-30 1996-11-21 Ftl Co Ltd
US5679211A (en) * 1995-09-18 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Spin-on-glass etchback planarization process using an oxygen plasma to remove an etchback polymer residue
US7758794B2 (en) * 2001-10-29 2010-07-20 Princeton University Method of making an article comprising nanoscale patterns with reduced edge roughness
US6518189B1 (en) * 1995-11-15 2003-02-11 Regents Of The University Of Minnesota Method and apparatus for high density nanostructures
US20040036201A1 (en) * 2000-07-18 2004-02-26 Princeton University Methods and apparatus of field-induced pressure imprint lithography
US20040137734A1 (en) * 1995-11-15 2004-07-15 Princeton University Compositions and processes for nanoimprinting
US6309580B1 (en) * 1995-11-15 2001-10-30 Regents Of The University Of Minnesota Release surfaces, particularly for use in nanoimprint lithography
US5967030A (en) 1995-11-17 1999-10-19 Micron Technology, Inc. Global planarization method and apparatus
US6413870B1 (en) 1996-09-30 2002-07-02 International Business Machines Corporation Process of removing CMP scratches by BPSG reflow and integrated circuit chip formed thereby
US5848615A (en) * 1996-12-04 1998-12-15 Ingersoll-Rand Company Check valve cartridge for fluid pump
US6316363B1 (en) 1999-09-02 2001-11-13 Micron Technology, Inc. Deadhesion method and mechanism for wafer processing
US6331488B1 (en) * 1997-05-23 2001-12-18 Micron Technology, Inc. Planarization process for semiconductor substrates
GB9714531D0 (en) * 1997-07-11 1997-09-17 Trikon Equip Ltd Forming a layer
US6060386A (en) * 1997-08-21 2000-05-09 Micron Technology, Inc. Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices
US6103638A (en) 1997-11-07 2000-08-15 Micron Technology, Inc. Formation of planar dielectric layers using liquid interfaces
EP0948035A1 (en) * 1998-03-19 1999-10-06 Applied Materials, Inc. Method for applying a dielectric cap film to a dielectric stack
US6036586A (en) * 1998-07-29 2000-03-14 Micron Technology, Inc. Apparatus and method for reducing removal forces for CMP pads
KR100491465B1 (ko) 1998-08-31 2005-05-25 히다치 가세고교 가부시끼가이샤 금속용 연마액 및 연마 방법
US6333264B1 (en) 1998-09-02 2001-12-25 Micron Technology, Inc. Semiconductor processing method using high pressure liquid media treatment
US6642140B1 (en) * 1998-09-03 2003-11-04 Micron Technology, Inc. System for filling openings in semiconductor products
US6218316B1 (en) 1998-10-22 2001-04-17 Micron Technology, Inc. Planarization of non-planar surfaces in device fabrication
MXPA02002594A (es) * 1999-09-09 2002-08-30 Allied Signal Inc Aparato y metodo mejorados para la planarizacion de circuitos integrados.
US6589889B2 (en) * 1999-09-09 2003-07-08 Alliedsignal Inc. Contact planarization using nanoporous silica materials
US6165911A (en) * 1999-12-29 2000-12-26 Calveley; Peter Braden Method of patterning a metal layer
DE10022656B4 (de) * 2000-04-28 2006-07-06 Infineon Technologies Ag Verfahren zum Entfernen von Strukturen
US7211214B2 (en) * 2000-07-18 2007-05-01 Princeton University Laser assisted direct imprint lithography
KR100750018B1 (ko) * 2000-07-26 2007-08-16 동경 엘렉트론 주식회사 반도체 기판의 처리를 위한 고압 챔버 및 반도체 기판의고압 처리를 위한 장치
US6518172B1 (en) 2000-08-29 2003-02-11 Micron Technology, Inc. Method for applying uniform pressurized film across wafer
JP3927768B2 (ja) * 2000-11-17 2007-06-13 松下電器産業株式会社 半導体装置の製造方法
US20020164875A1 (en) * 2001-05-04 2002-11-07 Leong Lup San Thermal mechanical planarization in integrated circuits
US20030080472A1 (en) * 2001-10-29 2003-05-01 Chou Stephen Y. Lithographic method with bonded release layer for molding small patterns
US6716767B2 (en) * 2001-10-31 2004-04-06 Brewer Science, Inc. Contact planarization materials that generate no volatile byproducts or residue during curing
US7455955B2 (en) * 2002-02-27 2008-11-25 Brewer Science Inc. Planarization method for multi-layer lithography processing
US7387868B2 (en) * 2002-03-04 2008-06-17 Tokyo Electron Limited Treatment of a dielectric layer using supercritical CO2
US6932934B2 (en) 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
US7077992B2 (en) 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US7225820B2 (en) * 2003-02-10 2007-06-05 Tokyo Electron Limited High-pressure processing chamber for a semiconductor wafer
US7186656B2 (en) * 2004-05-21 2007-03-06 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7323417B2 (en) * 2004-09-21 2008-01-29 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7179396B2 (en) 2003-03-25 2007-02-20 Molecular Imprints, Inc. Positive tone bi-layer imprint lithography method
US7396475B2 (en) 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
US7270137B2 (en) 2003-04-28 2007-09-18 Tokyo Electron Limited Apparatus and method of securing a workpiece during high-pressure processing
US7790231B2 (en) * 2003-07-10 2010-09-07 Brewer Science Inc. Automated process and apparatus for planarization of topographical surfaces
US7163380B2 (en) * 2003-07-29 2007-01-16 Tokyo Electron Limited Control of fluid flow in the processing of an object with a fluid
US20050067002A1 (en) * 2003-09-25 2005-03-31 Supercritical Systems, Inc. Processing chamber including a circulation loop integrally formed in a chamber housing
US7547504B2 (en) 2004-09-21 2009-06-16 Molecular Imprints, Inc. Pattern reversal employing thick residual layers
US7205244B2 (en) * 2004-09-21 2007-04-17 Molecular Imprints Patterning substrates employing multi-film layers defining etch-differential interfaces
US7252777B2 (en) * 2004-09-21 2007-08-07 Molecular Imprints, Inc. Method of forming an in-situ recessed structure
US7241395B2 (en) * 2004-09-21 2007-07-10 Molecular Imprints, Inc. Reverse tone patterning on surfaces having planarity perturbations
US7041604B2 (en) * 2004-09-21 2006-05-09 Molecular Imprints, Inc. Method of patterning surfaces while providing greater control of recess anisotropy
US20060102282A1 (en) * 2004-11-15 2006-05-18 Supercritical Systems, Inc. Method and apparatus for selectively filtering residue from a processing chamber
US7357876B2 (en) * 2004-12-01 2008-04-15 Molecular Imprints, Inc. Eliminating printability of sub-resolution defects in imprint lithography
US7767145B2 (en) * 2005-03-28 2010-08-03 Toyko Electron Limited High pressure fourier transform infrared cell
US20060225772A1 (en) * 2005-03-29 2006-10-12 Jones William D Controlled pressure differential in a high-pressure processing chamber
US20060226117A1 (en) * 2005-03-29 2006-10-12 Bertram Ronald T Phase change based heating element system and method
US20060225769A1 (en) * 2005-03-30 2006-10-12 Gentaro Goshi Isothermal control of a process chamber
US7494107B2 (en) * 2005-03-30 2009-02-24 Supercritical Systems, Inc. Gate valve for plus-atmospheric pressure semiconductor process vessels
US7256131B2 (en) * 2005-07-19 2007-08-14 Molecular Imprints, Inc. Method of controlling the critical dimension of structures formed on a substrate
US7259102B2 (en) * 2005-09-30 2007-08-21 Molecular Imprints, Inc. Etching technique to planarize a multi-layer structure
US7803308B2 (en) 2005-12-01 2010-09-28 Molecular Imprints, Inc. Technique for separating a mold from solidified imprinting material
US7906058B2 (en) * 2005-12-01 2011-03-15 Molecular Imprints, Inc. Bifurcated contact printing technique
US7670530B2 (en) 2006-01-20 2010-03-02 Molecular Imprints, Inc. Patterning substrates employing multiple chucks
US7670529B2 (en) 2005-12-08 2010-03-02 Molecular Imprints, Inc. Method and system for double-sided patterning of substrates
US7802978B2 (en) 2006-04-03 2010-09-28 Molecular Imprints, Inc. Imprinting of partial fields at the edge of the wafer
US8850980B2 (en) 2006-04-03 2014-10-07 Canon Nanotechnologies, Inc. Tessellated patterns in imprint lithography
US8142850B2 (en) 2006-04-03 2012-03-27 Molecular Imprints, Inc. Patterning a plurality of fields on a substrate to compensate for differing evaporation times
JP5306989B2 (ja) * 2006-04-03 2013-10-02 モレキュラー・インプリンツ・インコーポレーテッド 複数のフィールド及びアライメント・マークを有する基板を同時にパターニングする方法
US8012395B2 (en) 2006-04-18 2011-09-06 Molecular Imprints, Inc. Template having alignment marks formed of contrast material
US7547398B2 (en) 2006-04-18 2009-06-16 Molecular Imprints, Inc. Self-aligned process for fabricating imprint templates containing variously etched features
US7775785B2 (en) * 2006-12-20 2010-08-17 Brewer Science Inc. Contact planarization apparatus
US8865599B2 (en) * 2011-11-08 2014-10-21 Brewer Science Inc. Self-leveling planarization materials for microelectronic topography
TWM473078U (zh) 2013-10-07 2014-03-01 Lin Chen Ind Co Ltd 以相同布材縫製的褲子
JP7299685B2 (ja) 2018-10-11 2023-06-28 キヤノン株式会社 膜形成装置、膜形成方法および物品製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4894706A (en) * 1985-02-14 1990-01-16 Nippon Telegraph And Telephone Corporation Three-dimensional packaging of semiconductor device chips
JPS6245032A (ja) * 1985-08-22 1987-02-27 Nec Corp 半導体装置の製造方法
JPS6245045A (ja) * 1985-08-22 1987-02-27 Nec Corp 半導体装置の製造方法
GB2212332A (en) * 1987-11-11 1989-07-19 Gen Electric Co Plc Fabrication of electrical circuits
EP0430040A3 (en) * 1989-11-27 1992-05-20 Micron Technology, Inc. Method of forming a conductive via plug or an interconnect line of ductile metal within an integrated circuit using mechanical smearing
US5073518A (en) * 1989-11-27 1991-12-17 Micron Technology, Inc. Process to mechanically and plastically deform solid ductile metal to fill contacts of conductive channels with ductile metal and process for dry polishing excess metal from a semiconductor wafer
DE69219529T2 (de) * 1991-08-06 1997-12-11 Nec Corp Verfahren zum Aufbringen einer Metall- oder Passivierenschicht mit hoher Haftung über einem isolierten Halbleitersubstrat
JP3233664B2 (ja) * 1991-09-13 2001-11-26 土肥 俊郎 デバイス付きウェーハのプラナリゼーションポリッシング方法及びその装置
US5326243A (en) * 1992-06-25 1994-07-05 Fierkens Richard H J Compression-cavity mold for plastic encapsulation of thin-package integrated circuit device
US5348615A (en) * 1992-10-21 1994-09-20 Advanced Micro Devices, Inc. Selective planarization method using regelation
US5302233A (en) * 1993-03-19 1994-04-12 Micron Semiconductor, Inc. Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP)
GB9321900D0 (en) * 1993-10-23 1993-12-15 Dobson Christopher D Method and apparatus for the treatment of semiconductor substrates

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487518B1 (en) 1999-06-24 2002-11-26 Hitachi, Ltd. Thickness reducing management system for pipes in pipe lines
JP2008168296A (ja) * 2008-03-05 2008-07-24 Dainippon Screen Mfg Co Ltd 薄膜形成装置および方法
JP2013163846A (ja) * 2012-02-10 2013-08-22 Denso Corp 成膜装置及び成膜方法
KR20200051493A (ko) * 2018-11-05 2020-05-13 캐논 가부시끼가이샤 평탄화층 형성 장치 및 물품 제조 방법
JP2020077671A (ja) * 2018-11-05 2020-05-21 キヤノン株式会社 平坦化層形成装置、および、物品製造方法

Also Published As

Publication number Publication date
EP0665580A2 (en) 1995-08-02
KR950034586A (ko) 1995-12-28
EP0665580A3 (en) 1997-03-05
US5434107A (en) 1995-07-18
TW299483B (ja) 1997-03-01

Similar Documents

Publication Publication Date Title
JPH0817812A (ja) 全体的プレーナ装置及びその方法
US6237483B1 (en) Global planarization method and apparatus
US5516729A (en) Method for planarizing a semiconductor topography using a spin-on glass material with a variable chemical-mechanical polish rate
US4806504A (en) Planarization method
US6653722B2 (en) Method for applying uniform pressurized film across wafer
US5849640A (en) In-situ SOG etchback and deposition for IMD process
KR100413139B1 (ko) 반도체 기판의 평탄화 방법
US20050056963A1 (en) Automated process and apparatus for planarization of topographical surfaces
US6530340B2 (en) Apparatus for manufacturing planar spin-on films
US6532772B1 (en) Formation of planar dielectric layers using liquid interfaces
US6317642B1 (en) Apparatus and methods for uniform scan dispensing of spin-on materials
US6387825B2 (en) Solution flow-in for uniform deposition of spin-on films
US5234860A (en) Thinning of imaging device processed wafers
US6124215A (en) Apparatus and method for planarization of spin-on materials
US6316363B1 (en) Deadhesion method and mechanism for wafer processing
US20070178712A1 (en) Planarization for Integrated Circuits
US6727184B1 (en) Method for coating a thick spin-on-glass layer on a semiconductor structure
KR20090037259A (ko) 스핀 코팅 장치 및 반도체 소자의 절연막 형성방법
JPH10163183A (ja) 薄膜形成装置
EP1644965B1 (en) Automated process and apparatus for planarization of topographical surfaces
US20150206794A1 (en) Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes
JPH10247647A (ja) 基板面の平坦化方法及び平坦化装置
JP4245446B2 (ja) 半導体素子の製造方法
JP2007088374A (ja) 半導体装置の製造方法
JPH1140663A (ja) 多層配線の形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040706