TW299483B - - Google Patents

Download PDF

Info

Publication number
TW299483B
TW299483B TW084102223A TW84102223A TW299483B TW 299483 B TW299483 B TW 299483B TW 084102223 A TW084102223 A TW 084102223A TW 84102223 A TW84102223 A TW 84102223A TW 299483 B TW299483 B TW 299483B
Authority
TW
Taiwan
Prior art keywords
wafer
film
temperature
deformable
patent application
Prior art date
Application number
TW084102223A
Other languages
English (en)
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW299483B publication Critical patent/TW299483B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/003Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor characterised by the choice of material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/021Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface
    • B29C2043/023Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface having a plurality of grooves
    • B29C2043/025Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface having a plurality of grooves forming a microstructure, i.e. fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

A7 B7 299483 五、發明説明(/ ) 本發明大致係有關將由半導晶體晶圓予Μ平面化之領 域,特別是有關將晶圓表面予以平面化,Κ製造可在其上 形成互接導線之平坦表面的技術領域。 ULSI電路中之多層金屬層的形成對於表面在進行金屬 化之前的平整性有嚴苛的限制。確實,在不對金屬化層之 間的插入層作某種形式的平面化處理的情況下,下層的表 面形貌或多或少或反映出絕緣層@表面形貌,該絕緣層形 成一在其上形成各附加金鼷層的表面。由於它會增加所需 的處理步驟、提高流程的複雜性且可能導致裝置之可靠性 的降低,因此這是吾人所不樂見的。 有兩種型式的平面化作業必須完成-局部與整體。在 局部平面化中,靠近封裝零件之間的空間充填中間層絕緣 體。最理想的是,該絕緣體可提供無空隙充填局部平面化 的表面。然而,實際上,充填區域的表面仍會反映出某些 下層形貌。當晶圓覆Μ外露表面平坦的中間絕緣體時,即 達成整體平面化。通常,先執行局部平面化而隨後進行整 體平面化。 有許多種局部平面化的方法為已知且經證明為成功者 。其中一種方法涉及TEOS與03之氣壓化學蒸氣沈積法(A PCVD)與低氣壓化學蒸氣沈積法(SACVD)。這些方法提 供次微米空間的無空隙充填而具有相當平整的TE0S氧化膜 ,但無法達成整體平面化。這些膜提供良好的電氣特性, 所此薄膜具有高破裂強度、無針孔且具有低介電常數。此 膜成為該裝置結構的一部分。 -λ- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝. 線 ¾齊部中夹瞟隼曷員X消費合作社印製 80. 10. 平 Μ Α7 ^ Β7 _ 專利申請案第84102223號 ROC Patent Λρρίη. No.84102223 說明書修正頁中文本-附件一 Amended Pages of Specification in Chinese - Enel. I (民國年ΙϋΜ j曰送呈) (Submitted on October s , 1996) 雖然有某些缺點•局部平面化亦可M電子迴旋加速器 諧振沈積氧化膜來達成*然而,上表面的形貌會反映出下 層部件的形貌。此方法的其他問題包括沈積期間所用之高 偏壓電壓的安全性考量及令人無法接受的故障頻率。然而 ,所製成之薄膜具有良好的電氣特性且成為裝置结構的一 部分。 用於局部平面化的第三種方法涉及在硼磷矽酸玻璃( BPSG)沈積與軟熔之後的低壓化學蒸氣沈積法 (LPCVD) 或電漿強化化學蒸氣沈積法(PECVD)沈積TE0S氧化層 。哗過程適用於局部平面化,但無法證明適用於完整的整 體平面化。 ; 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 第四種方法涉及傳統的鋁濺射沈積,其中鋁材料可產 生用Μ—形成互接的平面膜。薄膜在接頭/接點上的梯鈒 覆層的品質不佳,因而造成不完整的充填。基於此原因, CVD鎢(由於其具有高順應性而具有良好的間隙充填特性 )被用以充填接頭/接點,而鋁被用以形成互接。然而本 方法的程序複雜,且最好有單一的鋁沈積層以形成接頭/ 接點銷並形成互接。近來,應用高溫鋁沈積層來改良梯级 覆層的鋁軟熔法已證實可用於無空隙接頭/接點充填。然 而,本方法對晶圓表面的狀態相當敏感,且無法可靠地充 填接萠/接點。 局部平面化通常伴隨有整體平面化技術。最常見的方 法之一涉及在表面上塗覆絕緣^,而稍後由深蝕刻法予W 蝕刻的技術。這包括諸如S0G深蝕刻法與抗深蝕刻法’其 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) 經濟部中央標準局員工消費合作社印製 A7 ___ B7_ 五、發明説明(¾ ) 中晶圓覆Μ絕緣體。由於絕緣體在塗覆期間具有低表面張 力,因此絕緣體傾向於流入晶圓上的較低區域中,該晶圓 在凝固期間形成一可降低下層表面形貌之突出性的薄膜。 表面形貌之突出性的降低随後經由深蝕刻法傳達至下層絕 緣體中,在深而蝕刻法中,不要的絕緣體被除去。重覆此 循環數次後即可獲得平面化的衷面。然而,本方法最大的 缺點為,需施Μ多重塗覆與深蝕刻循環才能獲得可接受的 平面化效果。通常需要多於四次的循環才能獲致適當的平 面化。 可利用阻隔罩來減少循環的次數,被蝕刻的絕緣體塗 覆於其中並隨後被圖形化,以使其在表面形貌上充滿浸液 。隨後塗覆另一層被蝕刻的絕緣體·Μ產生平面化的表面 。此平坦表面形貌藉由深蝕刻法傳達至下層絕緣體。 另一種普及的整體平面化方法為化學機械拋光法。在 此技術中,拋光墊與活性赍劑共用以將晶圓拋光,直到其 表面被平面化為止。然而,此技術有多種限制。拋光率為 多種變數的函數,包括元件尺寸、外觀比、元件密度與材 料型式。拋光率在晶圓之間亦有所不同,並取決於拋光墊 之品質。後製程序中的晶圓清潔亦為考慮之要點。然而, 若小心地應用,本技術堪稱為成功的技術。 有些方法仍在實驗階段,並涉及鋪造技術或沈積絕緣 體的技術,Μ提供提供良好的空隙充填、電性及熱性並提 供良好的整體平面化的絕緣體fej技術。這些材料的例子包 括各種型式的氟化聚合物、聚醯亞胺及矽氧化物。這些方 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂· 線 本紙張尺度適用中國國家掙準(CNS)A4規格(210X297公釐) i ΟΓ . >5 -p" I O^· I:·:', · ί 丨' A7 i ! B7 l _ _ 五、發明説明(4 ) 法都可知增加了平面化的尺寸長度(大於100微米),但 仍無法提提供真正的整體平面化。 本發明試圖克服前述有關晶圓上表面之平面化的問題 。本發明的第一步驟利用已經發展成熟的技術,Μ中間絕 緣體達成高品質的次微米空間的充填,Μ產生局部平面化 表面。在某些實例中,可沈積第二層中間絕緣體以產生所 需的中間層厚度並提高整體平面性。之後,晶圓覆以諸如 金屬或絕緣體材料之類的可變形材料所製成的可變形膜。 該膜在一受控的凝固期間機械變形,此係藉由施加一均勻 壓力於該膜Μ使該膜流入晶圓上表面中之大型與小型凹陷 中,並使該膜之上表面超平坦表面而達成。在凝固之後, 可變形膜具有一平坦表面,在該平坦表面上可形成諸如金 屬層或其他结構層。 第1圖為本發明之平面化方法的流程簡圖; 第2圖為用於本發明之方法之裝置的示意圖,用κ施 加均勻壓力至一可變形膜上,該膜正在一晶圓之表面被平 面化; 經濟部中央標準局員工·消費合作衽印製 1-----^--訂 (請先閲讀背面之注意事項再填寫本頁) 第3圖;為本發明之方法之另一裝置的示意圖,用以 施加均勻壓力至一可變形膜上,該膜正在一晶圓之表面被 平面化; 本發明之方法的流程簡圜顯示於第1圖。起始步驟為 ’在次微米空間中充填中間層絕緣體,雖然諸如高密度 電漿沈積氧化物等其他絕緣材料亦可用於該中間層絕緣體 ’但該絕緣體典型地包括諸如TE0S/ Ο 3等氧化物。該氧 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央橾準局員工消費合作社印製 五、發明説明u ) 化物可利用任何適當的沈積方法加Μ沈積,例如常壓或低 壓化學蒸氣沈積法 (CVD)。這將使结構中的次微米空間 被充填,而形成被局部平面化的上表面。在某些實例中, 堪需要第二絕緣體沈積層的步驟以產生所須的絕緣厚度並 增進整體平面化的效果。由於該覆層通常會反映出下層结 構的形貌,因此通常須採行深蝕刻步驟來使下層结構的反 映極小化。該深蝕刻與覆膜的步驟可重覆進行。在該等步 驟後所獲得的所需表面的外形比例(零件的梯級高度對横 向寬度之比)最好小於1.反三丄2 該用於局部平面化的絕緣層需具有良好的特性,例如 具有高破裂強度、低介電常數、無針孔等特性,此乃由於 該絕緣層將成為完成之裝置結構的一部分。 一旦該絕緣層達到所需的厚度且局部平面化已完成即 .— ------------------- — 可開始整體平面化的程序。在整體平面化期間,晶圓首先 覆Μ可變形材料膜,例如低熔點金屬或合金、SOG、適當 - - —*-—...···——.....- 的樹脂甚或軟熔玻璃。前述及其他用於可變形膜的材料具 有Κ下特性:通常是在溫度上升時發生,其中該材料會在 壓力下變形。 一旦該未硬化之可變形膜覆於晶圓上,即被保持在通 常高於室溫而可產生變形的溫度上。隨後在兩個超平行、 —1 — _ 超平坦的座體間擠壓該覆膜晶圓以使該可變形膜變形。在 ------------- 本文中,超平坦表面係指其相對於平均高度的最大高度變 化在250Α的層級之内。超平行k指擠壓該晶圓之兩座體的 表面距離變量在平均間距附近250A之內。當可變形膜上的 一 7一 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公嫠) ......................^…… (請先閲讀背面之注意事項再填寫本頁) 訂 線 299483 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(U ) 應力超過其彎曲應力,該膜將會變形Μ順應與該可變形膜 接觸之板片的形狀。在實務中,在擠壓期間施加一最高為 2Mpa的壓力,雖然對某些材料而言需要更高的壓力才能產 生變形。 可控制座體的溫度K控制該可變形膜的凝固。典型地 ,座體之溫度會在擠壓操作開始時急速地上升。在可變形 膜化學凝固的情況下,溫度上升通常可加速凝固。這將加 速製程的循環時間。對玻璃類的材料而言,它們會在所施 加的壓力下,於上升的溫度具有可變形性。然而,當該材 料可變形時,即可降低壓力,此乃由於變形率太大時可變 形膜會碎裂。此外,必需降壓K防止將大部分的可變形膜 擠出而不與板片接觸。一旦可變形膜凝固,板片溫度可降 低K便取出該晶圓,而新的晶圓可再載入擠壓裝置中。 在某些實例中可能需要多重擠壓與釋放的循環,K使 壓抵該薄膜之座體表面上的晶圓表面上所覆的薄膜具有所 此外,為完成擠壓步驟,在某些情況下可能需要蝕刻使該 膜的厚度降低至所需的厚度。 第2圖顯示一用Μ在可變形膜凝固期間擠壓晶圓的裝 置。該擠壓裝置位於一封閉室59內,並包括一具有可在其 上置放晶圓32的控溫盤30。盤30具有三個垂直定位的孔洞 ,Κ使三根上載/下載指34可在需要時通過其中。該等指 34附接於可由任何適當的機件在雙箭號38的方向上將其升 起或下降的平板36。當指34在^ 2圖中所示的下部位置時 ,該晶圓32將置於盤30之上表面。然而,當板36上升時( (請先閲讀背面之注意事項再填寫本頁) 裝 、π. 線 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 里齊邹中!*!:溧华笱員1消費合作fi印製 A7 __B7__ 五、發明説明) 未顯示),所有的指34會從盤30之上表面上的位置下方穿 過盤30的上表面並支撐晶圓32。由於晶圓32亦由指34支撐 ,一晶圓移動臂(未顯示)可穿過室59中的開口 39 (通常 由圖中所示之位於關閉位置的門40加Μ覆蓋),並將晶圓 32從指34上舉起。晶圓可以同樣的方式載入第2圖的裝置 中。 第2圖之裝置包括具有平行於盤30而裝置之超平坦下 表面的控溫板42。板42最好覆Μ諸如氟化聚合物(亦即, 筚氡襲)之類的非黏著材料43,其可防止形成於晶圓32上 表面的可變形膜在板42的壓力收回時與晶圓剝離。板42具 有三個安裝於其上表面的常平架44。該等常平架44耦接於 安裝在板46之下表面的壓電傳動器51,其中板46可環繞軸 47旋轉或在雙箭號48的方向上升起或下降。板42與盤30之 間的間隙由三個位置感測器50 (其中兩個未顯示)加以監 控。板42向下朝盤30而操作。當板42位於盤30上方所需的 位置時,感測器50將啟動耦接於其中的壓電傳動器51,Κ 調節施加於晶圓32上的擠壓壓力至所需的壓力值。 雖然本發明之較佳實施例具有與晶圓上的可變形膜接 觸的平板42Κ在膜上產生平坦的表面,前述裝置亦可用以 製造不平坦的表面。這可藉由在之下表面形成所需之 表面形貌而達成。板42隨後繞軸47旋轉而被可旋轉地安裝 ,並被降下K施壓於覆膜晶圓。當該板被壓入晶圓頂部之 未凝固可變形膜時,膜的上表to將會順應板42之下表面而 成形。 (請先閲讀背面之注意事項再蜞寫本頁) 裝· .ΤΓ- 線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經齊邹中夬漂隼局員工消費合作社印製 A7 B7 五、發明説明(分) 盤30與板42此二者應用傳統控溫技術而為控溫型式。 盤30與板42可具有埋置於其中而外接至控溫電路的熱阻元 件•該控制電路提供經控制之電力至熱元件中,俾使盤30 與板42可被加熱至一選定的上升溫度。或者,盤30與板42 可由抽送通過其中之流體通道的加熱流體予Μ加熱。其他 控熱方法與裝置亦可使用,只要其可維持所選定之可使該 膜變形之足夠溫度即可。 上述裝置由置於主要由外牆60所界定之封閉室59内的 設備所組成。示於其闞閉位置的門40在開啟時提供通過開 口 39而進入室59的通道。控制室59之内部壓力的節流閥62 裝置於由牆60所界定之室59與真空泵(未顯示)之間,該 真空泵將空氣Μ箭號64所示的方向抽出室59。這使得設備 操作員可選擇室59中所需的壓力,而使可變形膜在低壓環 境上凝固。相反地,若要使膜在高於大氣壓力的壓力下凝 固*則需要有一壓力源耦接至節流閥62, Μ使氣體在所需 壓力下進入室59。 一旦晶圓之表面已經局部平面化,諸如S0G或可變形 金靥之類的可變形材料膜即可沈積於晶圓上。該膜材料可 以不同方法沈積於晶圓上,例如,可在晶圓_成時將膜材 料以液態型式噴滴於晶圓上。在可變形金靥膜的情況下, 可將其經由濺射法或CVD法加Μ沈積,且其通常由包括鋁 、錫或其他低熔點金屬的組合中選出。在此點,晶圓準備 要進行凝固程序,而在此程序¥該膜被平坦化。 膜之凝固受溫度影響。因此,在本裝置之較佳實施例 (請先閲讀背面之注意事項再填寫本頁) 裝 、-SJ· 線 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 經齊郎中失漂準局貝工消費合作社印製 A7 _B7_ 五、發明説明(1 ) 中,盤30與板42為控溫式。例如,在由BPSG製成之膜的凝 固期間*盤30與板42之溫度將升高至攝氏700度並維持此 溫度約兩分鐘。雖然可應用其他的方法來加熱盤30與板42 ,但達成此種溫度上升最簡單的方法為,使一受控電流流 過埋置於盤30與板42的熱阻性元件。該溫度随後利用被送 入盤30與板42中之冷卻通道的液態冷媒予Μ降低。該液態 冷媒用以將盤30與板42快速冷卻,然而,若需要較低或不 同的冷卻率,吾人亦可使用其他时冷卻方法,例如幅射冷 卻、控制通過熱阻元件之電流的減少量,或任何其他可達 到所需之冷卻率的方法。 現在參考第3圖,其中顯示第2圖之裝置的另一個實 施例。在此圖式中,第3圖中與第2圖之元件相同的元件 在第3圖中具有與第2圖相同的管線標記。第2圖與第3 圖之裝置的主要異差為,在第2圖中,薄膜表面上的與均 勻壓力是由與晶圓表面之薄膜互相接觸的板42所提供,而 在第3圖中,高壓流體70被裝置於平72與晶圓32之間Μ對 晶圓32上的膜施加均匀壓力。 第3圖之裝置包括可在雙箭號74所標示的方向中上下 移動的壓力板72。板72在第3圖中概略地繪示,而由上向 下看時側包括一碟形體。板72之作用有如一活塞,並可由 一耦接至軸73的馬達或其他適合的動力產生裝置(未顯示 )下壓。板72的下移對置於板72與晶圓32之間的流體70施 壓。這將使可變形膜平面化,k充填間隙與空隙。如第2 圖之裝置,吾人可藉由維持板30、板72與流體70之溫度於 (請先閲讀背面之注意事項再填寫本頁) 裝- 訂 線 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 經濟部中央慄準局員工消費合作社印製 A7 B7 五、發明説明(丨<〇 一適合的凝固溫度* Μ使晶圓32維持在適當的凝固溫度。 在覆膜晶圓32之上表面上之流體70的壓力在凝固期間維持 在有關第2圖之裝置的說明中所述的範圍内。流體70亦可 為液體、氣體或超臨界流體。超臨界流體在低壓下具有與 氣體相似的特性而在高壓下具有介於氣流與液體之間的特 性。流體70圖中概示的導管76與78導入板30與板72之間的 空腔並由其中被汲出。閥62與附接之泵64用以在晶圓上載 或下載時,或者在導管76、78未能如所期望地將流體排出 時,將所有的流體70從裝置中排出。 第3圖之裝置包括將垂直壁84上的孔洞82加以密封的 80,該垂直壁84環繞板72與30,Μ形成晶圓32在其中遭遇 加壓流體70的封閉室。適當的壓力密封環86裝置於板72與 壁84之間以防止流體70在受壓時從形成於壁84、板30與72 之間的室中溢出。若吾人不希望充填板30與外牆90之間的 室88,則可能需要適當的外加密封環。在此變化中,可能 在柱34與板30之間亦需要密封件。 晶圓32Κ類Μ於第2圖中的方法從第3圖之裝置中上 載與下載。將置中的氣壓首先調整至門40外的環境壓力。 柱34上升Μ舉起板30與外部臂(未顯示)上的晶圓32,並 進入室中,且將晶圓32從柱34上擧起。隨後,晶圓被取出 而置入另一片晶圓Μ將其平面化。 雖然Κ上敘述係針對圖式中所示之本發明實施例作說 明,然一般熟習此技術之人士k可瞭解,特定形式的實施 例可Μ前面所略述的許多方式,Μ及在不悖離下列申請專 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) .......................裝................訂................線 (請先閲讀背面之注意事項再填寫本頁) A7 B7 經齊部中夬瞟华局員X消費合作杜印製 五、發明説明(\丨> 利範圍所界定之本發明之精神與範嚼的其他方法加K改變 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 線 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)

Claims (1)

  1. 3 8 4 0J 9 2 8 8 8 8 ABCD 申請專利範圍 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中囷國家標準(CMS > A4現格(210X297公釐) 專利申請案第84102223號 ROC Patent Λρρίη. No.84102223 修正之申請專利範圍中文本-附件二 Amended Claims in Chinese - Enel.11 (民國肋年1U月t曰送呈) (Submitted on October f , 1996) 1. 一種用M在上面形成有零件的半導體晶圓表面上進行 整體與局部平面化的方法,該方法包括以下步驟: a. 在該等零件間的空隙中充填中間絕緣材料; b. 在晶圓上塗覆可變形膜; c. 在覆膜晶圓上施以均勻壓力以使該膜變形, 俾形成平坦表面。 2. 如申請專利範圍第1項之方法,其中該中間絕緣體為 用Μ充填形成於晶圓上的零伴間的空隙的材料。 3. 如申請專利範圍第1項之方法,其中該可變形膜係Κ 可在高溫與高壓中變形的材料製成。 4. 如申請專利範圍第1項之方法,其中還包括Κ下步驟 :將該可變形膜維持於該可變形膜可在壓力下變形的 溫度。 5. —種半導體晶圓表面之整體與局部平面化的方法,該 方法包括Μ下步驟: a. 在晶圓上塗覆可變形膜; b. 控制兩個具有相當平坦且平行之表面的機座 的溫度; c. 在該等平行表面間擠壓該晶圓,以使該膜變 形而在其上形成平坦表面。 6. 如申請專利範圍第5項之方法,其中還包括以下步驟 :繼績擠壓該晶圓直到該可變形膜凝固。 7. 如申請專利範圍第5項^方法,其中該控制步驟包括 在可變形膜凝固之前提高其溫度,而一旦該可變形膜 14 (請先閲讀背面之注意事項再填寫本頁)
    經濟部中央標準局員工消費合作衽印製 A8 .S ______ D8 六、申請專利範圍 凝固即降低該溫度。 8. 如申請專利範圍第5項之方法,其中該充填步驟使晶 圓上的零件的外觀比不大於約1.5/ 1。 9. 如申請專利範圍第5項之方法,其中該可變形膜包括 由鑲形玻璃、低熔點金屬、低熔點合金、樹脂與軟熔 坡璃的組合中所選出的一種材料。 1〇.—種用以在上面形成有零件的半導體晶圓表面上進行 整體與局部平面彳b的方法,該方法包括Μ下步驟: a. 在該等零件間的空隙中充填中間絕緣材料; b. 在晶圓上塗覆可在凝固期間變形的可變形膜 > c. 將該覆膜i圓置於相當平坦的控溫盤中; d. 在該膜凝固期間Μ—選定之壓力將一相當平 坦的控溫板壓在覆有該膜的晶圓表面上*以在該膜凝 固時形成相當平坦的表面。 Π·如申請專利範圍第10項之方法,其中在該充填步驟後 ,該晶圓上零件的外觀比不大於約1.5/1。 12. 如申請專利範圍第1〇項之方法,其中該中間絕緣體為 用以充填形成於晶圓上的零件間的空隙的材料。 13. 如申請專利範圍第1〇項之方法,其中該可變形膜係以 可在高溫與高壓中變形的材料製成。 14. 如申請專利範圍第10項之方法,其中遷包括以下步驟 :將該可變形膜維持於該'可變形膜可在壓力下變形的 溫度。 ____ - 15 - 本紙張適用十國國家標準(CNS ) Α(2|〇χ297公釐) (請先閱讀背面之注意事項再填寫本頁) 、?τ A8 B8 C8 __ D8 六、申請專利範圍 15. —種半導體晶圓表面之整體與局部平面化的方法,該 方法包括以下步驟: a. 在晶圓上塗覆可在凝固期間變形的可變形膜 9 b. 將該覆膜晶圓置於相當平坦的控溫盤中; C. 在該膜凝固期間以一選定之壓力在該盤與一 板中擠壓該晶圓,以在該覆膜晶圓上形成順應該板之 表面形貌的表面。 " 16. 如申請專利範圍第15項之方法,其中還包括Κ下步驟 :將該板與盤的溫度維持在可使晶圓溫度保持在所需 的凝固溫度上。 17. —種在晶圓表面上形成順應於所需之表面形狀之表面 的裝置,其組件包括: 用以支撐一.塗覆可變形膜材料之半導體晶圓的裝 置,該支撐裝置具有相當平坦的表面,晶圓即置於該 表面上; 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 用Μ施加均勻壓力至該晶圓之覆膜表面,俾在該 覆膜晶圓上形成平坦表面的裝置。 18. 如申請專利範圍第17項之裝置,還包括用Μ控制該板 與該支撐裝置之溫度的裝置。 19. 一種用Κ在上面形成有零件的半導體晶圓表面上進行 ' 整體與局部平面化的方法,該方法包括以下步驟: a. 在該等零件間^空隙中充填中間絕緣材料; b .在晶圓上塗覆可在凝固期間變形的可變形膜 -16 - 本紙張尺度^中關家標準(CNS )八4胁(210X297公釐) Α8 Β8 C8 D8 經濟部中央標準局員工消費合作社印製 、申請專利範圍 C.將該覆膜晶圓置於相當平坦的控溫盤中; d.在該膜凝固期間以一選定之力施加一相當均 勻的流體壓力在覆有該膜的晶圓表面上,以在該膜凝 固時形成相當平坦的表面。 2〇.如申請專利範圍第19項之方法,其中在該充填步驟後 ,該晶圓上零件的外觀比不大於約1.5/1。 21. 如申請專利範圍第19項之方法,其中該中間絕緣體為 用以充填形成於晶圓上的零件間的空隙的材料。 22. 如申請專利範圍第19項之方法,其中該可變形膜係以 可在高溫與高壓中變形的材料製成。 23. 如申請專利範圍第化項之方法,其中還包括以下步驟 :將該可變形膜維持於該可變形膜可在壓力下變形的 溫度。 24. 如申請專利範圍第1或19項之方法,其中該可變形膜係Μ 可在高溫與高壓中變形的金屬製成。 25. 如申請專利範圍第24項之方法,其中該金屬係從包括 錫與鋁的金屬組合中所選出。 -17 - 本紙張尺度適用中國國家標準(CNS > Α4規格(2〖ΟΧ297公釐) -----.-----^〈----Μ丨1 訂-------1 (請先聞讀背面之注$項再填寫本頁)
TW084102223A 1994-01-28 1995-03-09 TW299483B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/188,498 US5434107A (en) 1994-01-28 1994-01-28 Method for planarization

Publications (1)

Publication Number Publication Date
TW299483B true TW299483B (zh) 1997-03-01

Family

ID=22693403

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084102223A TW299483B (zh) 1994-01-28 1995-03-09

Country Status (5)

Country Link
US (1) US5434107A (zh)
EP (1) EP0665580A3 (zh)
JP (1) JPH0817812A (zh)
KR (1) KR950034586A (zh)
TW (1) TW299483B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202014104784U1 (de) 2013-10-07 2014-10-22 Lin Chen Industrial Co., Ltd. Hose aus demselben Stoffmaterial

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736424A (en) * 1987-02-27 1998-04-07 Lucent Technologies Inc. Device fabrication involving planarization
US5679610A (en) * 1994-12-15 1997-10-21 Kabushiki Kaisha Toshiba Method of planarizing a semiconductor workpiece surface
TW291589B (zh) * 1995-03-30 1996-11-21 Ftl Co Ltd
US5679211A (en) * 1995-09-18 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Spin-on-glass etchback planarization process using an oxygen plasma to remove an etchback polymer residue
US20030080471A1 (en) * 2001-10-29 2003-05-01 Chou Stephen Y. Lithographic method for molding pattern with nanoscale features
US20040036201A1 (en) * 2000-07-18 2004-02-26 Princeton University Methods and apparatus of field-induced pressure imprint lithography
US7758794B2 (en) * 2001-10-29 2010-07-20 Princeton University Method of making an article comprising nanoscale patterns with reduced edge roughness
US20040137734A1 (en) * 1995-11-15 2004-07-15 Princeton University Compositions and processes for nanoimprinting
US6309580B1 (en) * 1995-11-15 2001-10-30 Regents Of The University Of Minnesota Release surfaces, particularly for use in nanoimprint lithography
US6518189B1 (en) * 1995-11-15 2003-02-11 Regents Of The University Of Minnesota Method and apparatus for high density nanostructures
US5967030A (en) 1995-11-17 1999-10-19 Micron Technology, Inc. Global planarization method and apparatus
US6413870B1 (en) 1996-09-30 2002-07-02 International Business Machines Corporation Process of removing CMP scratches by BPSG reflow and integrated circuit chip formed thereby
US5848615A (en) * 1996-12-04 1998-12-15 Ingersoll-Rand Company Check valve cartridge for fluid pump
US6316363B1 (en) 1999-09-02 2001-11-13 Micron Technology, Inc. Deadhesion method and mechanism for wafer processing
US6331488B1 (en) 1997-05-23 2001-12-18 Micron Technology, Inc. Planarization process for semiconductor substrates
GB9714531D0 (en) * 1997-07-11 1997-09-17 Trikon Equip Ltd Forming a layer
US6060386A (en) * 1997-08-21 2000-05-09 Micron Technology, Inc. Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices
US6103638A (en) * 1997-11-07 2000-08-15 Micron Technology, Inc. Formation of planar dielectric layers using liquid interfaces
EP0948035A1 (en) * 1998-03-19 1999-10-06 Applied Materials, Inc. Method for applying a dielectric cap film to a dielectric stack
US6036586A (en) * 1998-07-29 2000-03-14 Micron Technology, Inc. Apparatus and method for reducing removal forces for CMP pads
EP1137056B1 (en) * 1998-08-31 2013-07-31 Hitachi Chemical Company, Ltd. Abrasive liquid for metal and method for polishing
US6333264B1 (en) 1998-09-02 2001-12-25 Micron Technology, Inc. Semiconductor processing method using high pressure liquid media treatment
US6642140B1 (en) * 1998-09-03 2003-11-04 Micron Technology, Inc. System for filling openings in semiconductor products
US6218316B1 (en) 1998-10-22 2001-04-17 Micron Technology, Inc. Planarization of non-planar surfaces in device fabrication
JP3832142B2 (ja) 1999-06-24 2006-10-11 株式会社日立製作所 配管系の減肉管理システム
AU7367400A (en) * 1999-09-09 2001-04-10 Allied-Signal Inc. Improved apparatus and methods for integrated circuit planarization
US6589889B2 (en) * 1999-09-09 2003-07-08 Alliedsignal Inc. Contact planarization using nanoporous silica materials
US6165911A (en) * 1999-12-29 2000-12-26 Calveley; Peter Braden Method of patterning a metal layer
DE10022656B4 (de) * 2000-04-28 2006-07-06 Infineon Technologies Ag Verfahren zum Entfernen von Strukturen
US7211214B2 (en) * 2000-07-18 2007-05-01 Princeton University Laser assisted direct imprint lithography
WO2002009147A2 (en) * 2000-07-26 2002-01-31 Tokyo Electron Limited High pressure processing chamber for semiconductor substrate
US6518172B1 (en) * 2000-08-29 2003-02-11 Micron Technology, Inc. Method for applying uniform pressurized film across wafer
JP3927768B2 (ja) * 2000-11-17 2007-06-13 松下電器産業株式会社 半導体装置の製造方法
TW513736B (en) * 2001-05-04 2002-12-11 Chartered Semiconductor Mfg Thermal mechanical planarization in integrated circuits
US6716767B2 (en) * 2001-10-31 2004-04-06 Brewer Science, Inc. Contact planarization materials that generate no volatile byproducts or residue during curing
US7455955B2 (en) * 2002-02-27 2008-11-25 Brewer Science Inc. Planarization method for multi-layer lithography processing
US7387868B2 (en) * 2002-03-04 2008-06-17 Tokyo Electron Limited Treatment of a dielectric layer using supercritical CO2
US6932934B2 (en) 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
US7077992B2 (en) 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US7225820B2 (en) * 2003-02-10 2007-06-05 Tokyo Electron Limited High-pressure processing chamber for a semiconductor wafer
US7179396B2 (en) 2003-03-25 2007-02-20 Molecular Imprints, Inc. Positive tone bi-layer imprint lithography method
US7186656B2 (en) * 2004-05-21 2007-03-06 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7323417B2 (en) * 2004-09-21 2008-01-29 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7396475B2 (en) 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
US7270137B2 (en) 2003-04-28 2007-09-18 Tokyo Electron Limited Apparatus and method of securing a workpiece during high-pressure processing
US7790231B2 (en) * 2003-07-10 2010-09-07 Brewer Science Inc. Automated process and apparatus for planarization of topographical surfaces
US7163380B2 (en) * 2003-07-29 2007-01-16 Tokyo Electron Limited Control of fluid flow in the processing of an object with a fluid
US20050067002A1 (en) * 2003-09-25 2005-03-31 Supercritical Systems, Inc. Processing chamber including a circulation loop integrally formed in a chamber housing
US7547504B2 (en) 2004-09-21 2009-06-16 Molecular Imprints, Inc. Pattern reversal employing thick residual layers
US7252777B2 (en) * 2004-09-21 2007-08-07 Molecular Imprints, Inc. Method of forming an in-situ recessed structure
US7041604B2 (en) * 2004-09-21 2006-05-09 Molecular Imprints, Inc. Method of patterning surfaces while providing greater control of recess anisotropy
US7205244B2 (en) * 2004-09-21 2007-04-17 Molecular Imprints Patterning substrates employing multi-film layers defining etch-differential interfaces
US7241395B2 (en) * 2004-09-21 2007-07-10 Molecular Imprints, Inc. Reverse tone patterning on surfaces having planarity perturbations
US20060102282A1 (en) * 2004-11-15 2006-05-18 Supercritical Systems, Inc. Method and apparatus for selectively filtering residue from a processing chamber
US7357876B2 (en) * 2004-12-01 2008-04-15 Molecular Imprints, Inc. Eliminating printability of sub-resolution defects in imprint lithography
US7767145B2 (en) * 2005-03-28 2010-08-03 Toyko Electron Limited High pressure fourier transform infrared cell
US20060225772A1 (en) * 2005-03-29 2006-10-12 Jones William D Controlled pressure differential in a high-pressure processing chamber
US20060226117A1 (en) * 2005-03-29 2006-10-12 Bertram Ronald T Phase change based heating element system and method
US20060225769A1 (en) * 2005-03-30 2006-10-12 Gentaro Goshi Isothermal control of a process chamber
US7494107B2 (en) * 2005-03-30 2009-02-24 Supercritical Systems, Inc. Gate valve for plus-atmospheric pressure semiconductor process vessels
US7256131B2 (en) * 2005-07-19 2007-08-14 Molecular Imprints, Inc. Method of controlling the critical dimension of structures formed on a substrate
US7259102B2 (en) * 2005-09-30 2007-08-21 Molecular Imprints, Inc. Etching technique to planarize a multi-layer structure
US7803308B2 (en) 2005-12-01 2010-09-28 Molecular Imprints, Inc. Technique for separating a mold from solidified imprinting material
US7906058B2 (en) * 2005-12-01 2011-03-15 Molecular Imprints, Inc. Bifurcated contact printing technique
US7670530B2 (en) 2006-01-20 2010-03-02 Molecular Imprints, Inc. Patterning substrates employing multiple chucks
MY144847A (en) 2005-12-08 2011-11-30 Molecular Imprints Inc Method and system for double-sided patterning of substrates
US8850980B2 (en) 2006-04-03 2014-10-07 Canon Nanotechnologies, Inc. Tessellated patterns in imprint lithography
US8142850B2 (en) 2006-04-03 2012-03-27 Molecular Imprints, Inc. Patterning a plurality of fields on a substrate to compensate for differing evaporation times
US7802978B2 (en) 2006-04-03 2010-09-28 Molecular Imprints, Inc. Imprinting of partial fields at the edge of the wafer
KR20090003153A (ko) * 2006-04-03 2009-01-09 몰레큘러 임프린츠 인코퍼레이티드 다수의 필드와 정렬 마크를 갖는 기판을 동시에 패턴화하는방법
US7547398B2 (en) 2006-04-18 2009-06-16 Molecular Imprints, Inc. Self-aligned process for fabricating imprint templates containing variously etched features
US8012395B2 (en) 2006-04-18 2011-09-06 Molecular Imprints, Inc. Template having alignment marks formed of contrast material
US7775785B2 (en) * 2006-12-20 2010-08-17 Brewer Science Inc. Contact planarization apparatus
JP4754595B2 (ja) * 2008-03-05 2011-08-24 大日本スクリーン製造株式会社 薄膜形成装置および方法
US8865599B2 (en) * 2011-11-08 2014-10-21 Brewer Science Inc. Self-leveling planarization materials for microelectronic topography
JP2013163846A (ja) * 2012-02-10 2013-08-22 Denso Corp 成膜装置及び成膜方法
JP7299685B2 (ja) * 2018-10-11 2023-06-28 キヤノン株式会社 膜形成装置、膜形成方法および物品製造方法
JP7129315B2 (ja) * 2018-11-05 2022-09-01 キヤノン株式会社 平坦化層形成装置、平坦化方法、および、物品製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993013557A1 (en) * 1985-02-14 1993-07-08 Yoshiyuki Sato Structure for mounting the semiconductor chips in a three-dimensional manner
JPS6245045A (ja) * 1985-08-22 1987-02-27 Nec Corp 半導体装置の製造方法
JPS6245032A (ja) * 1985-08-22 1987-02-27 Nec Corp 半導体装置の製造方法
GB2212332A (en) * 1987-11-11 1989-07-19 Gen Electric Co Plc Fabrication of electrical circuits
EP0430040A3 (en) * 1989-11-27 1992-05-20 Micron Technology, Inc. Method of forming a conductive via plug or an interconnect line of ductile metal within an integrated circuit using mechanical smearing
US5073518A (en) * 1989-11-27 1991-12-17 Micron Technology, Inc. Process to mechanically and plastically deform solid ductile metal to fill contacts of conductive channels with ductile metal and process for dry polishing excess metal from a semiconductor wafer
EP0526889B1 (en) * 1991-08-06 1997-05-07 Nec Corporation Method of depositing a metal or passivation fabric with high adhesion on an insulated semiconductor substrate
JP3233664B2 (ja) * 1991-09-13 2001-11-26 土肥 俊郎 デバイス付きウェーハのプラナリゼーションポリッシング方法及びその装置
US5326243A (en) * 1992-06-25 1994-07-05 Fierkens Richard H J Compression-cavity mold for plastic encapsulation of thin-package integrated circuit device
US5348615A (en) * 1992-10-21 1994-09-20 Advanced Micro Devices, Inc. Selective planarization method using regelation
US5302233A (en) * 1993-03-19 1994-04-12 Micron Semiconductor, Inc. Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP)
GB9321900D0 (en) * 1993-10-23 1993-12-15 Dobson Christopher D Method and apparatus for the treatment of semiconductor substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202014104784U1 (de) 2013-10-07 2014-10-22 Lin Chen Industrial Co., Ltd. Hose aus demselben Stoffmaterial

Also Published As

Publication number Publication date
EP0665580A3 (en) 1997-03-05
EP0665580A2 (en) 1995-08-02
US5434107A (en) 1995-07-18
KR950034586A (ko) 1995-12-28
JPH0817812A (ja) 1996-01-19

Similar Documents

Publication Publication Date Title
TW299483B (zh)
US4806504A (en) Planarization method
US5516729A (en) Method for planarizing a semiconductor topography using a spin-on glass material with a variable chemical-mechanical polish rate
TW449898B (en) Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
US6060386A (en) Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices
TW302513B (zh)
US6532772B1 (en) Formation of planar dielectric layers using liquid interfaces
JPH01185947A (ja) 半導体装置製造方法
TW454301B (en) Manufacturing method of dual metal damascene structure
JP3713869B2 (ja) 半導体装置の製造方法
JP3575448B2 (ja) 半導体装置
US5918152A (en) Gap filling method using high pressure
JP2950029B2 (ja) 半導体装置の製造方法
JPH03246937A (ja) 半導体装置の製造方法
JP3493656B2 (ja) 半導体装置の製造方法と半導体装置の製造装置とその製造方法
JP3159134B2 (ja) 半導体集積回路装置
JPH08250397A (ja) レジスト塗布方法
JP4245446B2 (ja) 半導体素子の製造方法
JP3353539B2 (ja) 半導体装置の製造方法
US6767822B2 (en) Method of forming metallic film and method of producing semiconductor system
KR100801846B1 (ko) 액정표시소자 제조 방법
JP2557916B2 (ja) 半導体装置の製造方法
JP3146780B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
TW416119B (en) Manufacturing method of low-k inter-metal dielectric layer having a hybrid structure
KR100209703B1 (ko) 웨이퍼 가압 장치 및 그를 이용한 금속 배선 형성 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees