JPH0590228A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0590228A JPH0590228A JP25230391A JP25230391A JPH0590228A JP H0590228 A JPH0590228 A JP H0590228A JP 25230391 A JP25230391 A JP 25230391A JP 25230391 A JP25230391 A JP 25230391A JP H0590228 A JPH0590228 A JP H0590228A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- step portion
- film
- semiconductor device
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 狭い配線パターン部分の平坦化は勿論、高低
落差の大きな広い配線パターン部分の平坦化も確実にで
きることを目的とする。 【構成】 凹凸を有する半導体基板１０１の所望領域上
を凹凸の高さより高い段差部１０４により囲む工程と、
段差部１０４により囲まれた所望領域上に流動性材料１
０５を堆積して平坦化する工程とを含む。
落差の大きな広い配線パターン部分の平坦化も確実にで
きることを目的とする。 【構成】 凹凸を有する半導体基板１０１の所望領域上
を凹凸の高さより高い段差部１０４により囲む工程と、
段差部１０４により囲まれた所望領域上に流動性材料１
０５を堆積して平坦化する工程とを含む。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、詳しくは半導体装置の平坦化法に関する。
係り、詳しくは半導体装置の平坦化法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化及び微細化
が進み、半導体装置の平坦化法がますます重要視されて
いる。特に、リソグラフィに用いられる露光波長とパタ
ーン加工サイズとがほぼ同じ超ＬＳＩでは、露光領域で
十分の数ミクロンの高低落差の凹凸が存在するだけで、
焦点ボケを起こしパターン形成が不可能となってしま
う。
が進み、半導体装置の平坦化法がますます重要視されて
いる。特に、リソグラフィに用いられる露光波長とパタ
ーン加工サイズとがほぼ同じ超ＬＳＩでは、露光領域で
十分の数ミクロンの高低落差の凹凸が存在するだけで、
焦点ボケを起こしパターン形成が不可能となってしま
う。
【０００３】従来、この種の平坦化法では、図４に示す
ように、所望の素子（図示略す）が形成されたシリコン
単結晶基板４０１上に二酸化硅素絶縁膜４０２，配線４
０３が順次形成されたＬＳＩ多層配線の層間絶縁膜４０
４として、ＢＰＳＧ（ボロン及びリンを添加した二酸化
硅素膜）などの熱流動性ガラスやＳＯＧ（スピンオンガ
ラス：溶剤に溶かしたガラス材料）などを用いて平坦化
したり、レジストエッチバック法により平坦化してい
た。
ように、所望の素子（図示略す）が形成されたシリコン
単結晶基板４０１上に二酸化硅素絶縁膜４０２，配線４
０３が順次形成されたＬＳＩ多層配線の層間絶縁膜４０
４として、ＢＰＳＧ（ボロン及びリンを添加した二酸化
硅素膜）などの熱流動性ガラスやＳＯＧ（スピンオンガ
ラス：溶剤に溶かしたガラス材料）などを用いて平坦化
したり、レジストエッチバック法により平坦化してい
た。
【０００４】
【発明が解決しようとする課題】然し乍ら、上述した従
来の平坦化法においては、狭い配線パターン部分Ａ，Ｃ
では熱流動性ガラスまたはＳＯＧの層間絶縁膜４０４が
凹凸部に流動し平坦化されるが、高低落差の大きな広い
配線パターン部分Ｂでは粘性を有する層間絶縁膜４０４
が下地のうねりに追随してしまい、高低落差が残る。そ
こで、層間絶縁膜４０４の粘性を低下させると、層間絶
縁膜４０４がシリコン単結晶基板４０１の表面から流れ
落ち、層間絶縁膜４０４の厚膜塗布ができなくなるた
め、高低落差は解消されない。また、レジストエッチバ
ック法でもレジストの粘性や流動性を用いるので、高低
落差の大きな広い配線パターン部分Ｂでの高低落差が解
消されない。このように、従来例では局所的な狭い配線
パターン部分Ａ，Ｃの平坦化はできるものの、高低落差
の大きな広い配線パターン部分Ｂの平坦化ができないと
いう問題点があった。
来の平坦化法においては、狭い配線パターン部分Ａ，Ｃ
では熱流動性ガラスまたはＳＯＧの層間絶縁膜４０４が
凹凸部に流動し平坦化されるが、高低落差の大きな広い
配線パターン部分Ｂでは粘性を有する層間絶縁膜４０４
が下地のうねりに追随してしまい、高低落差が残る。そ
こで、層間絶縁膜４０４の粘性を低下させると、層間絶
縁膜４０４がシリコン単結晶基板４０１の表面から流れ
落ち、層間絶縁膜４０４の厚膜塗布ができなくなるた
め、高低落差は解消されない。また、レジストエッチバ
ック法でもレジストの粘性や流動性を用いるので、高低
落差の大きな広い配線パターン部分Ｂでの高低落差が解
消されない。このように、従来例では局所的な狭い配線
パターン部分Ａ，Ｃの平坦化はできるものの、高低落差
の大きな広い配線パターン部分Ｂの平坦化ができないと
いう問題点があった。
【０００５】本発明の目的は、上述した問題点に鑑み、
狭い配線パターン部分の平坦化は勿論、高低落差の大き
な広い配線パターン部分の平坦化も確実にできる半導体
装置の製造方法を提供するものである。
狭い配線パターン部分の平坦化は勿論、高低落差の大き
な広い配線パターン部分の平坦化も確実にできる半導体
装置の製造方法を提供するものである。
【０００６】
【課題を解決するための手段】本発明は、上述した目的
を達成するため、凹凸を有する半導体基板の所望領域上
を前記凹凸の高さより高い段差部により囲む工程と、こ
の段差部により囲まれた前記所望領域の少なくとも一領
域上に流動性材料を堆積して平坦化する工程とを含むも
のである。
を達成するため、凹凸を有する半導体基板の所望領域上
を前記凹凸の高さより高い段差部により囲む工程と、こ
の段差部により囲まれた前記所望領域の少なくとも一領
域上に流動性材料を堆積して平坦化する工程とを含むも
のである。
【０００７】また、凹凸を有する半導体基板の所望領域
を前記凹凸の高さより高い段差部により囲む工程と、こ
の段差部により囲まれた前記所望領域の少なくとも一領
域上に層間膜を形成する工程と、この層間膜をエッチバ
ック法または研磨により平坦化する工程とを含むもので
あり、前記段差部と前記層間膜とを同一の材料により形
成すると好ましいものである。
を前記凹凸の高さより高い段差部により囲む工程と、こ
の段差部により囲まれた前記所望領域の少なくとも一領
域上に層間膜を形成する工程と、この層間膜をエッチバ
ック法または研磨により平坦化する工程とを含むもので
あり、前記段差部と前記層間膜とを同一の材料により形
成すると好ましいものである。
【０００８】
【作用】本発明においては、所望領域上を凹凸の高さよ
り高い段差部で囲むので、層間膜または低粘性の流動性
材料が所望領域の少なくとも一領域上に凹凸の高さより
厚膜に形成される。また、層間膜上に塗布される膜、例
えばレジストは段差部により囲まれるので、レジストは
厚膜に塗布され、その表面は容易に平坦化される。さら
に、段差部と層間膜とを同一材料により形成することに
より、より一様なエッチング又は研磨が行われる。
り高い段差部で囲むので、層間膜または低粘性の流動性
材料が所望領域の少なくとも一領域上に凹凸の高さより
厚膜に形成される。また、層間膜上に塗布される膜、例
えばレジストは段差部により囲まれるので、レジストは
厚膜に塗布され、その表面は容易に平坦化される。さら
に、段差部と層間膜とを同一材料により形成することに
より、より一様なエッチング又は研磨が行われる。
【０００９】
【実施例】以下、本発明半導体装置の平坦化法に係わる
実施例を図１乃至図３に基づいて説明する。
実施例を図１乃至図３に基づいて説明する。
【００１０】先ず、シリコン単結晶基板１０１上に所望
の素子（図示略す）を形成し、全面に二酸化硅素絶縁膜
１０２を堆積する。続いて、前記二酸化硅素絶縁膜１０
２上に配線１０３を形成する。このとき、シリコン単結
晶基板１０１上の凹凸は最大で２．７μｍである（図１
ａ）。
の素子（図示略す）を形成し、全面に二酸化硅素絶縁膜
１０２を堆積する。続いて、前記二酸化硅素絶縁膜１０
２上に配線１０３を形成する。このとき、シリコン単結
晶基板１０１上の凹凸は最大で２．７μｍである（図１
ａ）。
【００１１】次に、全面にプラズマＣＶＤにより窒化硅
素膜を約４μｍ堆積する。その後、この窒化硅素膜に対
してフォトリソグラフィ及び反応性イオンエッチングを
行い、下地の凹凸の高さより高い段差部１０４を下地の
凹凸を囲むようにシリコン単結晶基板１０１の端部にお
ける二酸化硅素絶縁膜１０２上に形成する（図１ｂ）。
素膜を約４μｍ堆積する。その後、この窒化硅素膜に対
してフォトリソグラフィ及び反応性イオンエッチングを
行い、下地の凹凸の高さより高い段差部１０４を下地の
凹凸を囲むようにシリコン単結晶基板１０１の端部にお
ける二酸化硅素絶縁膜１０２上に形成する（図１ｂ）。
【００１２】続いて、前記段差部１０４により囲まれる
領域上にスピンコータを用い、層間絶縁膜として、流動
性材料、例えば粘度０．３ｃｐのシロキサン系スピンオ
ンガラス１０５を塗布する。この場合、スピンコータは
５００ｒｐｍで１５秒間回転した後、３５００ｒｐｍで
回転させる。その後、前記スピンオンガラス１０５を１
５０℃の窒素ガス雰囲気で３０秒間ベークした後、４０
０℃の窒素ガス雰囲気で１８００秒間ベークし、固化す
る。さらに、このような塗布及びベークを繰り返し行
い、約３μｍ厚のスピンオンガラス１０５を形成する。
これにより、シリコン単結晶基板１０１の裏面と平行な
平坦面が形成される（図１ｃ）。
領域上にスピンコータを用い、層間絶縁膜として、流動
性材料、例えば粘度０．３ｃｐのシロキサン系スピンオ
ンガラス１０５を塗布する。この場合、スピンコータは
５００ｒｐｍで１５秒間回転した後、３５００ｒｐｍで
回転させる。その後、前記スピンオンガラス１０５を１
５０℃の窒素ガス雰囲気で３０秒間ベークした後、４０
０℃の窒素ガス雰囲気で１８００秒間ベークし、固化す
る。さらに、このような塗布及びベークを繰り返し行
い、約３μｍ厚のスピンオンガラス１０５を形成する。
これにより、シリコン単結晶基板１０１の裏面と平行な
平坦面が形成される（図１ｃ）。
【００１３】尚、本実施例においては、スピンオンガラ
スに限定されず、凝縮性ＣＶＤ膜など堆積時に流動形状
の得られるものやＢＰＳＧなど堆積後の加熱によりフロ
ーする熱流動性ガラスなどを用いても良い。
スに限定されず、凝縮性ＣＶＤ膜など堆積時に流動形状
の得られるものやＢＰＳＧなど堆積後の加熱によりフロ
ーする熱流動性ガラスなどを用いても良い。
【００１４】次に、半導体装置の他の平坦化法について
説明する。
説明する。
【００１５】先ず、シリコン単結晶基板２０１上に所望
の素子（図示略す）を形成し、全面に二酸化硅素絶縁膜
２０２を堆積する。続いて、前記二酸化硅素絶縁膜２０
２上に配線２０３を形成する。このとき、シリコン単結
晶基板２０１上の凹凸は最大で２．５μｍである（図２
ａ）。
の素子（図示略す）を形成し、全面に二酸化硅素絶縁膜
２０２を堆積する。続いて、前記二酸化硅素絶縁膜２０
２上に配線２０３を形成する。このとき、シリコン単結
晶基板２０１上の凹凸は最大で２．５μｍである（図２
ａ）。
【００１６】その後、減圧ＣＶＤによりシリコン単結晶
基板２０１の全面にタングステンを約２μｍ厚堆積す
る。そして、このタングステンに対してフォトリソグラ
フィ及び反応性イオンエッチングを行い、下地の凹凸の
高さより高い段差部２０４を下地の凹凸を囲むようにシ
リコン単結晶基板２０１の端部における二酸化硅素絶縁
膜２０２上に形成する。しかる後、全面に配線２０３の
層間絶縁膜としての二酸化硅素絶縁膜２０５をプラズマ
ＣＶＤにより約０．８μｍ厚堆積する（図２ｂ）。
基板２０１の全面にタングステンを約２μｍ厚堆積す
る。そして、このタングステンに対してフォトリソグラ
フィ及び反応性イオンエッチングを行い、下地の凹凸の
高さより高い段差部２０４を下地の凹凸を囲むようにシ
リコン単結晶基板２０１の端部における二酸化硅素絶縁
膜２０２上に形成する。しかる後、全面に配線２０３の
層間絶縁膜としての二酸化硅素絶縁膜２０５をプラズマ
ＣＶＤにより約０．８μｍ厚堆積する（図２ｂ）。
【００１７】次いで、スピンコータを用いて、前記二酸
化硅素絶縁膜２０５上に粘度０．２ｃｐのフォトレジス
ト２０６を約１．５μｍ厚塗布する。この場合、スピン
コータは５００ｒｐｍで１５秒間回転した後、１８００
ｒｐｍで３０秒間回転させる。その後、フォトレジスト
２０６を１５０℃の窒素ガス雰囲気で３０秒間ベーク
し、固化する。このとき、シリコン単結晶基板２０１の
裏面を静電気や真空を用いて平板に貼り付け、反らない
ようにする。これにより、フォトレジスト２０６の表面
はシリコン単結晶基板２０１の裏面と平行な平坦面とな
る（図２ｃ）。
化硅素絶縁膜２０５上に粘度０．２ｃｐのフォトレジス
ト２０６を約１．５μｍ厚塗布する。この場合、スピン
コータは５００ｒｐｍで１５秒間回転した後、１８００
ｒｐｍで３０秒間回転させる。その後、フォトレジスト
２０６を１５０℃の窒素ガス雰囲気で３０秒間ベーク
し、固化する。このとき、シリコン単結晶基板２０１の
裏面を静電気や真空を用いて平板に貼り付け、反らない
ようにする。これにより、フォトレジスト２０６の表面
はシリコン単結晶基板２０１の裏面と平行な平坦面とな
る（図２ｃ）。
【００１８】しかる後、四弗化炭素及び水素を用いた反
応性イオンエッチングによりフォトレジスト２０６と二
酸化硅素絶縁膜２０５とを一様にエッチングする。かく
して、二酸化硅素絶縁膜２０５を厚くすることなく、シ
リコン単結晶基板２０１の裏面に平行な平坦面が得られ
る（図２ｄ）。
応性イオンエッチングによりフォトレジスト２０６と二
酸化硅素絶縁膜２０５とを一様にエッチングする。かく
して、二酸化硅素絶縁膜２０５を厚くすることなく、シ
リコン単結晶基板２０１の裏面に平行な平坦面が得られ
る（図２ｄ）。
【００１９】ところで、本実施例においては、層間絶縁
膜のエッチングに代えて、層間絶縁膜の研磨により平坦
面を形成しても良く、段差部２０４や凹凸の表面を層間
絶縁膜と同一の材料により形成すれば、より一様なエッ
チング又は研磨が行われ、平坦化がより確実になる。
膜のエッチングに代えて、層間絶縁膜の研磨により平坦
面を形成しても良く、段差部２０４や凹凸の表面を層間
絶縁膜と同一の材料により形成すれば、より一様なエッ
チング又は研磨が行われ、平坦化がより確実になる。
【００２０】また、図３に示すように、段差部３０３を
シリコン基板３０１のスクライブライン３０２上に形成
すると、流動性材料が狭いチップ上毎に塗布されること
になり、チップ上の流動性材料に対するシリコン基板３
０１の反りの影響が抑えられて、平坦面の形成が容易と
なる。
シリコン基板３０１のスクライブライン３０２上に形成
すると、流動性材料が狭いチップ上毎に塗布されること
になり、チップ上の流動性材料に対するシリコン基板３
０１の反りの影響が抑えられて、平坦面の形成が容易と
なる。
【００２１】さらにまた、段差部の形成はシリコン基板
の全領域を囲むようにして行ってもよいし、一部領域を
囲むようにして行ってもよい。
の全領域を囲むようにして行ってもよいし、一部領域を
囲むようにして行ってもよい。
【００２２】その他、本発明の要旨を逸脱しない範囲で
種々変形して実施できる。
種々変形して実施できる。
【００２３】
【発明の効果】以上説明したように本発明によれば、流
動性材料が凹凸の高さより厚膜に形成され、或いはレジ
ストの表面が容易に平坦になるので、高低落差の大きな
広い配線パターンでの平坦化が容易にできる。また、層
間膜が厚膜に形成されるので、高低落差の大きな広い配
線パターンの研磨による平坦化が容易にできる。さら
に、段差部と層間膜とを同一材料により形成することに
より、より一様なエッチング又は研磨が行われ、平坦化
がより確実にできる。
動性材料が凹凸の高さより厚膜に形成され、或いはレジ
ストの表面が容易に平坦になるので、高低落差の大きな
広い配線パターンでの平坦化が容易にできる。また、層
間膜が厚膜に形成されるので、高低落差の大きな広い配
線パターンの研磨による平坦化が容易にできる。さら
に、段差部と層間膜とを同一材料により形成することに
より、より一様なエッチング又は研磨が行われ、平坦化
がより確実にできる。
【図１】本発明の平坦化方法を説明する工程断面図であ
る。
る。
【図２】本発明の他の平坦化方法を説明する工程断面図
である。
である。
【図３】本発明基板の鳥かん図である。
【図４】従来の平坦化例を示す断面図である。
１０１，２０１ シリコン単結晶基板 １０２，２０２，２０５ 二酸化硅素絶縁膜 １０３，２０３ 配線 １０４，２０４ 段差部 １０５ スピンオンガラス ２０６ フォトレジスト
Claims (3)
- 【請求項１】 凹凸を有する半導体基板の所望領域を前
記凹凸の高さより高い段差部により囲む工程と、この段
差部により囲まれた前記所望領域の少なくとも一領域上
に流動性材料を堆積して平坦化する工程とを含むことを
特徴とする半導体装置の製造方法。 - 【請求項２】 凹凸を有する半導体基板の所望領域上を
前記凹凸の高さより高い段差部により囲む工程と、この
段差部により囲まれた前記所望領域の少なくとも一領域
上に層間膜を形成する工程と、この層間膜をエッチバッ
ク法または研磨により平坦化する工程とを含むことを特
徴とする半導体装置の製造方法。 - 【請求項３】 前記段差部と前記層間膜とは同一の材料
により形成されることを特徴とする請求項２記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25230391A JPH0590228A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25230391A JPH0590228A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590228A true JPH0590228A (ja) | 1993-04-09 |
Family
ID=17235375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25230391A Pending JPH0590228A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590228A (ja) |
-
1991
- 1991-09-30 JP JP25230391A patent/JPH0590228A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4451326A (en) | Method for interconnecting metallic layers | |
| US5296092A (en) | Planarization method for a semiconductor substrate | |
| US5747381A (en) | Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback | |
| JPH04253322A (ja) | ３つのレジスト層を利用した平坦化方法 | |
| JPS63114213A (ja) | 平担化方法 | |
| US5804503A (en) | Method and structure for reducing microelectronic short circuits using spin-on glass as part of the interlayer dielectric | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| US5366850A (en) | Submicron planarization process with passivation on metal line | |
| US6211050B1 (en) | Fill pattern in kerf areas to prevent localized non-uniformities of insulating layers at die corners on semiconductor substrates | |
| US5068207A (en) | Method for producing a planar surface in integrated circuit manufacturing | |
| JP3077990B2 (ja) | 半導体装置の製造方法 | |
| JPH0590228A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH0645313A (ja) | 半導体装置の製造方法 | |
| US5920791A (en) | Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices | |
| JPH11111683A (ja) | 半導体装置の製造方法 | |
| JPH04245628A (ja) | 絶縁膜の形成方法 | |
| JP2570154B2 (ja) | 半導体装置の製造方法 | |
| JP4245446B2 (ja) | 半導体素子の製造方法 | |
| US20040198035A1 (en) | Method of damascene process flow | |
| JPH04234123A (ja) | 半導体装置の製造方法 | |
| KR100693785B1 (ko) | 반도체 메모리 소자의 층간절연막 형성 방법 | |
| JPH0653189A (ja) | 成膜層の平坦化方法 | |
| JPH0621043A (ja) | 半導体装置の製造方法 | |
| JPH10199971A (ja) | 半導体装置の接続孔形成方法 |