JPH1140663A - 多層配線の形成方法 - Google Patents

多層配線の形成方法

Info

Publication number
JPH1140663A
JPH1140663A JP19081997A JP19081997A JPH1140663A JP H1140663 A JPH1140663 A JP H1140663A JP 19081997 A JP19081997 A JP 19081997A JP 19081997 A JP19081997 A JP 19081997A JP H1140663 A JPH1140663 A JP H1140663A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
interlayer insulating
substrate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19081997A
Other languages
English (en)
Inventor
Satoshi Ikeda
智 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19081997A priority Critical patent/JPH1140663A/ja
Publication of JPH1140663A publication Critical patent/JPH1140663A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体基体の局所段差、グローバル段差によ
り、リソグラフィー工程でレジスト膜へマスクパターン
が正確に転写されない問題、下地の材質によるハレーシ
ョンの問題等によって、高精度なパターン形成が困難で
あった。 【解決手段】 下層配線21を形成した基体11を用意し、
その一方で基板31上に上層配線と接続孔との型となる第
1,第2のパターン41,42 を形成する。次いでそれらを
覆う層間絶縁膜51を流動性を持つ絶縁材料で形成する。
次に層間絶縁膜51を基体11に押圧して下層配線21間にそ
の一部を埋め込み、そして層間絶縁膜51を硬化させてそ
れを基体11に貼りあわせる。その後基板31、第1,第2
のパターン41,42 を除去して、配線溝52と接続孔53とを
形成し、さらに接続孔53が下層配線21に達するまで層間
絶縁膜51を異方性エッチングした後、接続孔53と配線溝
52とに上層配線材料を埋め込み、上層配線61と接続プラ
グ62とを形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層配線の形成方
法に関し、詳しくはいわゆるデュアルダマシン法を応用
した多層配線の形成方法に関する。
【0002】
【従来の技術】LSIの高速化が進行するなかで、配線
抵抗を低減するために配線材料をアルミニウムから銅へ
置き換える開発が進められている。現状のアルミニウム
配線は、半導体基体上にアルミニウム膜を成膜し、この
アルミニウム膜を反応性イオンエッチング〔以下、RI
E(Reactive Ion Etching)という〕によってパターニ
ングすることで形成される。銅配線を現状のアルミニウ
ム配線と同様の工程(半導体基体上への銅膜の成膜とそ
のRIE)によって形成する場合、銅膜のRIE技術が
確立されていない問題がある。この問題を解決する手段
として、いわゆるダマシンプロセスが提案されている。
【0003】このダマシンプロセスは、図3の(1)に
示すように、基体121に下層配線122を形成した
後、この基体121上に下層配線122を覆う下層の層
間絶縁膜123を形成する。そして図3の(2)に示す
ように、リソグラフィー技術とエッチング技術とにより
下層の層間絶縁膜123に上記下層配線122に達する
接続孔124を開口した後、この接続孔124を導電性
材料で埋め込むことでプラグ125を形成する。
【0004】次いで図3の(3)に示すように、下層の
層間絶縁膜123上に上層の層間絶縁膜126を形成し
た後、図3の(4)に示すように、リソグラフィー技術
とエッチング技術とにより上記プラグ125に達する配
線溝127を形成する。その後図3の(5)に示すよう
に、上層配線材料として銅膜を形成することで上記配線
溝127を埋め込む。その後化学的機械研磨技術(以下
CMPという、CMPはChemical Mechanical Polishin
g の略)により、上層の層間絶縁膜126上に形成され
た銅膜を除去して、配線溝127の内部に埋め込まれた
銅膜でプラグ125に接続する上層配線128を形成す
る。
【0005】一方、ダマシンプロセスより工程数を削減
したデュアルダマシンプロセスが提案されている。この
プロセスは、CVDで成膜する銅膜のカバリッジの良さ
を利用している。
【0006】すなわち、図4の(1)に示すように、基
体131に下層配線132を形成した後、この基体13
1上に下層配線132を覆う層間絶縁膜133を形成す
る。そして図4の(2)に示すように、リソグラフィー
技術とエッチング技術とにより層間絶縁膜133に上記
下層配線132に達する接続孔134を開口した後、さ
らに図4の(3)に示すように、リソグラフィー技術と
エッチング技術とにより層間絶縁膜133に、接続孔1
34の途中まで配線溝135を形成する。
【0007】その後図4の(4)に示すように、上層配
線材料として銅膜を形成することで上記配線溝135お
よび接続孔134を埋め込む。その後CMPによって、
配線溝135および接続孔134の内部に埋め込まれた
銅膜で上層配線136および上層配線136と下層配線
132とに接続するプラグ137を形成する。
【0008】また、最近では、感光性のSOG(Spin o
n glass )膜を用いた新しいデュアルダマシンプロセス
〔Proc.3rd Dielectrics For ULSI Malutilevel Interc
onnection Conferece(DUMIC)の予稿集 (1997) p93-97
参照] が提案されている。感光性のSOG膜を用いるこ
とでSOG膜をレジスト膜のように用いることができ
る。そのため、RIE技術を使わずにデュアルダマシン
プロセスによる多層配線の形成が可能になる。
【0009】
【発明が解決しようとする課題】しかしながら、上記ダ
マシンプロセスおよびデュアルダマシンプロセスでは、
レジスト膜を用いたリソグラフィー技術による配線溝、
接続孔等を開口しているため、半導体基体上に局所段
差、グローバル段差によって最適な露光条件は基体表面
内で異なり、レジスト膜へマスクパターンが正確に転写
されない問題がある。これらの段差が大きくなると、最
悪の場合、パターンが転写されない可能性もある。さら
にレジスト膜の露光では、レジスト下地の材質によって
露光の光を反射し、その反射光がレジスト膜を露光す
る、いわゆるハレーションの問題が起こる。これによっ
て、高精度なパターン形成が困難になる。
【0010】また、感光性SOGを用いたプロセスでも
レジスト膜のリソグラフィー技術と同様の問題を生じ
る。特にSOG膜は基体上のパターン依存性が大きいた
め、SOG塗布後の基体上には塗布前の段差と同程度の
段差が存在する。そのため、感光性SOG膜でも上記の
ような段差の問題が生じることになる。さらにSOG膜
の場合も、レジスト膜と同様にハレーションの問題が起
こる。
【0011】上記ハレーションを防止するために反射防
止膜を用いる方法もあるが、反射防止膜を形成するため
に工程増となる問題が生じる。さらにデュアルダマシン
プロセスでは、接続孔開口時(接続孔+配線溝)のアス
ペクト比が高くなるため、接続孔を開口する際のRIE
時にエッチング残りが問題となる。
【0012】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた多層配線の形成方法である。すな
わち、下層配線が形成された基体を用意する。その一方
で基板上に上層配線の型となる第1のパターンと、この
第1のパターン上に下層配線の位置に対応する接続孔の
型となる第2のパターンとを形成する。次いで基板上
に、第1,第2のパターンとを覆う層間絶縁膜を流動性
を有する絶縁材料で形成する。続いて下層配線に第2の
パターンを対応させて基体の下層配線が形成された側に
層間絶縁膜表面を押しつけるとともに、この層間絶縁膜
の流動性を利用して下層配線間に層間絶縁膜の一部を埋
め込み、その後層間絶縁膜を硬化させて基体とこの層間
絶縁膜とを貼りあわせる。その後基板を除去して層間絶
縁膜を露出させるとともに第1,第2のパターンを除去
して、配線溝と接続孔とを形成する。そして接続孔が下
層配線に達するまで層間絶縁膜を異方性エッチングした
後、接続孔と配線溝とに上層配線材料を埋め込むことに
より多層配線を形成する。
【0013】上記多層配線の形成方法では、下層配線が
形成された基体とは別の基板上に上層配線の型となる第
1のパターンとこの第1のパターン上に接続孔の型とな
る第2のパターンとを下層配線の位置に対応させて形成
することから、下地段差による影響を受けることなく、
すなわち、ハレーションを起こすことなく第1,第2の
パターンが形成される。
【0014】また、下層配線が形成された側に層間絶縁
膜表面を押しつけるとともに、この層間絶縁膜の流動性
を利用して下層配線間に層間絶縁膜の一部を埋め込むこ
とから、下層配線が形成されている基体に局所段差やグ
ローバル段差が存在していても、それらの段差を層間絶
縁膜が吸収して、層間絶縁膜が基体に接着する。その
際、第1,第2のパターンが基板に形成されていること
から、層間絶縁膜の流動性によってパターン位置がずれ
ることはない。
【0015】その後基板を除去して層間絶縁膜を露出さ
せるとともに第1,第2のパターンを除去して、配線溝
と接続孔とを形成する。しかしこの状態では、接続孔と
下層配線との間には層間絶縁膜が存在している。そこで
接続孔が下層配線に達するまで層間絶縁膜を異方性エッ
チングする。その結果、接続孔は下層配線に到達する。
その一方、配線溝の底部、層間絶縁膜の表面も、接続孔
の底部と同様に異方性エッチングされるため、第1,第
2のパターンを転写した初期の接続孔および配線溝の形
状は維持される。
【0016】そして、接続孔と配線溝とに上層配線材料
を埋め込むことにより上層配線を形成することから、こ
の上層配線は、下層配線が形成されている基体の局所段
差、グローバル段差の影響を受けることなく形成され
る。
【0017】
【発明の実施の形態】本発明の多層配線の形成方法に係
わる実施形態の一例を、図1の製造工程図によって説明
する。
【0018】図1の(1)に示すように、下層配線21
が形成された基体11を用意する。この基体11は、図
示はしないが、例えば半導体基板に半導体素子として、
トランジスタ、キャパシタ等が形成され、それらを覆う
状態に絶縁膜が形成されている。そしてその絶縁膜上に
上記下層配線21が形成されているものである。
【0019】また上記基体11を用意する一方では、図
1の(2)に示すように、基板31上に第1レジスト膜
を形成した後、リソグラフィー技術によって第1レジス
ト膜をパターニングして第1のパターン41を形成す
る。この基板31は、例えばシリコン基板32上に選択
エッチング膜33が形成されているものを用いる。この
選択エッチング膜33には、後に説明する層間絶縁膜に
対して選択的にエッチングされる材料、例えばポリイミ
ド、ポリパラキシリレン等の比較的耐熱性を有する樹
脂、またはポリシリコン、窒化シリコン等の無機材料で
形成する。
【0020】さらに上記基板31上に、上記第1パター
ン41を覆う第2レジスト膜を形成した後、リソグラフ
ィー技術によって第2レジスト膜をパターニングし、上
記第1のパターン41上に接続孔の型となる第2のパタ
ーン42を上記下層配線21〔図の(1)参照〕の位置
に対応させて形成する。上記第1,第2パターン41,
42をレジストで形成する代わりに、後に説明する層間
絶縁膜に対して選択的にエッチングされるようなポリシ
リコン、窒化シリコン等の無機材料で形成することも可
能である。
【0021】次いで図1の(3)に示すように、上記基
板31上に上記第1のパターン41と第2のパターン4
2とを覆う層間絶縁膜51を流動性を有する絶縁材料、
例えばSOG(Spin on glass )で形成する。このSO
Gは、例えば回転塗布法により形成した水素化シリコン
酸化膜からなり、回転塗布後、例えば100℃〜250
℃、好ましくは100℃〜200℃でプリベーキングを
行う。ここでは、一例として、120℃で3分間のプリ
ベーキングを行っている。
【0022】上記層間絶縁膜51には、上記SOGのよ
うな、シリコン(Si)と酸素(O)との結合で骨格構
造が構成され、置換基に少なくとも水素を有する材料が
用いられる。または層間絶縁膜51に、置換基にフッ
素、アルキル基および芳香族炭化水素のうちの少なくと
も1種を有するものが用いられる。このように置換基に
フッ素、アルキル基および芳香族炭化水素のうちの少な
くとも1種を有する場合には、層間絶縁膜51の誘電率
が酸化シリコン(比誘電率≒4.2)よりも低減され
る。
【0023】例えば層間絶縁膜51には、シリコン(S
i)と酸素(O)との結合で骨格構造が構成され、置換
基に水素とフッ素とを有するポリシロキサン系ポリマー
を用いる。またはシリコンと酸素との結合で骨格構造が
構成され、置換基に水素とアルキル基とを有するポリシ
ロキサン系ポリマーを用いる。またはシリコン(Si)
と酸素(O)との結合で骨格構造が構成され、置換基に
水素と芳香族炭化水素とを有するポリシロキサン系ポリ
マーを用いる。
【0024】次に図1の(4)に示すように、上記下層
配線21に上記第2のパターン42を対応させて上記基
体11の下層配線21が形成された側に層間絶縁膜51
を押しつける。その際、層間絶縁膜51の流動性を利用
して、上記下層配線21,21間に層間絶縁膜51の一
部を埋め込む。その際の加圧条件としては、例えば圧力
を400Paの減圧下にし、加圧時間を5分間に設定す
る。そして上記基体11の裏面側よりヒータによって3
00℃程度に加熱する。その加熱によって層間絶縁膜5
1を硬化させて、基体11と層間絶縁膜51とを貼りあ
わせる。
【0025】その後、ウエットエッチングにより上記選
択エッチング膜33を選択的にエッチングすることによ
り基板32を取り去り、図1の(5)に示すように、層
間絶縁膜51を露出させる。その後、例えば窒素
(N2 )雰囲気で400℃、30分間の加熱処理を層間
絶縁膜51の膜質改善のために行う。さらに層間絶縁膜
51に対して選択的に第1,第2のパターン41,42
〔図(4)参照〕をエッチングにより除去して、配線溝
52と接続孔53とを形成する。
【0026】続いて図1の(6)に示すように、接続孔
53が下層配線21に達するまで層間絶縁膜51を異方
性エッチングする。その際、層間絶縁膜51の表面、配
線溝52の底部等もエッチングされる。
【0027】その後、図1の(7)に示すように、配線
溝52および接続孔53とに上層配線材料を埋め込む。
そして層間絶縁膜51上の上層配線材料を除去して、配
線溝52および接続孔53の内部に上層配線材料を残し
て、上層配線61と、この上層配線61と上記下層配線
21とに接続する接続プラグ62とを形成する。
【0028】上記多層配線の形成方法では、上記層間絶
縁膜51を以下のような低誘電率材料で形成することも
可能である。
【0029】例えば、ポリテトラフルオロエチレン系樹
脂で層間絶縁膜51を形成する方法である。このポリテ
トラフルオロエチレン系樹脂として、アモルファステフ
ロン〔デュポン社製:テフロンAF(商品名)〕(ガラ
ス転移温度=160℃、熱分解温度=450℃)が知ら
れている。この膜形成は、まずポリテトラフルオロエチ
レン系樹脂をフルオロカーボン系の溶剤に溶かし、粘度
を30cpに調整する。それを回転塗布法により基板3
1上に塗布して低誘電率を有する有機膜からなる層間絶
縁膜51を形成する。その後、不活性な雰囲気である例
えば窒素ガスの雰囲気(1気圧)中で、例えば100
℃、2分間のベーキングを行う。上記フルオロカーボン
系の溶剤としては、例えばフロリナートと呼ばれている
物が知られている。
【0030】または、環状フッ素樹脂・シロキサン共重
合体で層間絶縁膜51を形成する方法である。具体的に
は、まず環状フッ素樹脂・シロキサン共重合体をフルオ
ロカーボン系の溶剤に溶かし、粘度を30cpに調整す
る。それを回転塗布法により基板31上に塗布して低誘
電率を有する有機膜からなる層間絶縁膜51を形成す
る。その後、不活性な雰囲気として例えば窒素ガスの1
気圧の雰囲気中で、例えば100℃、2分間のベーキン
グを行う。上記フルオロカーボン系の溶剤としては、例
えばフロリナートと呼ばれている物が知られている。
【0031】または、シクロポリマライズドフロリネー
テッドポリマー系樹脂で層間絶縁膜51を形成する方法
である。このシクロポリマライズドフロリネーテッドポ
リマー系樹脂〔例えばサイトップ(商品名)〕(ガラス
転移温度=120℃、熱分解温度=420℃)が知られ
ている。この膜形成は、まずシクロポリマライズドフロ
リネーテッドポリマー系樹脂をフルオロカーボン系の溶
剤に溶かし、粘度を30cpに調整する。それを回転塗
布法により基板31上に塗布して低誘電率を有する有機
膜からなる層間絶縁膜51を形成する。その後、不活性
な雰囲気である例えば窒素ガスの雰囲気(1気圧)中
で、例えば100℃、2分間のベーキングを行う。上記
フルオロカーボン系の溶剤としては、例えばフロリナー
トと呼ばれている物が知られている。
【0032】または、フッ化ポリアリルエーテル系樹脂
で層間絶縁膜51を形成する方法である。このフッ化ポ
リアリルエーテル系樹脂〔例えばFLARE(商品
名)〕(ガラス転移温度=260℃、熱分解温度=46
0℃)が知られている。この膜形成は、まずフッ化ポリ
アリルエーテル系樹脂をフルオロカーボン系の溶剤に溶
かし、粘度を30cpに調整する。それを回転塗布法に
より基板31上に塗布して低誘電率を有する有機膜から
なる層間絶縁膜51を形成する。その後、不活性な雰囲
気である例えば窒素ガスの雰囲気(1気圧)中で、例え
ば100℃、2分間のベーキングを行う。上記フルオロ
カーボン系の溶剤としては、例えばフロリナートと呼ば
れている物が知られている。
【0033】または、フッ化ポリイミド樹脂で層間絶縁
膜51を形成する方法である。この膜形成は、まずフッ
化ポリイミド樹脂をフルオロカーボン系の溶剤に溶か
し、粘度を30cpに調整する。それを回転塗布法によ
り基板31上に塗布して低誘電率を有する有機膜からな
る層間絶縁膜51を形成する。その後、不活性な雰囲気
である例えば窒素ガスの雰囲気(1気圧)中で、例えば
100℃、2分間のベーキングを行う。上記フルオロカ
ーボン系の溶剤としては、例えばフロリナートと呼ばれ
ている物が知られている。
【0034】上記低誘電率有機膜の場合、貼り合わせ時
には、不活性な雰囲気として例えば窒素ガス雰囲気中で
350℃程度の加熱(アニーリング)を行う。
【0035】また、上記多層配線の形成方法では、層間
絶縁膜51を下層配線21を形成した基体11に貼り合
わせる前に下層配線21を覆う状態に絶縁膜(図示省
略)を形成することも可能である。その絶縁膜には、上
記層間絶縁膜51を形成した材料を用いることが可能で
ある。
【0036】上記多層配線の形成方法では、下層配線2
1が形成された基体11とは別の基板31上に上層配線
の型となる第1のパターン41とこの第1のパターン4
1上に接続孔の型となる第2のパターン42とを下層配
線の位置に対応させて形成することから、下地段差によ
る影響を受けることなく、すなわち、ハレーションを起
こすことなく第1,第2のパターン41,42が形成さ
れる。
【0037】また、下層配線21が形成された側に層間
絶縁膜51の表面を押しつけるとともに、この層間絶縁
膜51の流動性を利用して下層配線21,21間に層間
絶縁膜51の一部を埋め込むことから、下層配線21が
形成されている基体11に局所段差やグローバル段差が
存在していても、それらの段差を層間絶縁膜51が吸収
して、層間絶縁膜51が基体11に接着する。その際、
第1,第2のパターン41,42が基板31に直接に形
成されていることから、層間絶縁膜51の流動性によっ
てパターン位置がずれることはない。
【0038】その後基板31を取り除いて層間絶縁膜5
1を露出させるとともに第1,第2のパターン41,4
2を除去して、配線溝52と接続孔53とを形成する。
しかしこの状態では、接続孔53と下層配線21との間
には層間絶縁膜51が存在している。そこで接続孔53
が下層配線21に達するまで層間絶縁膜51を異方性エ
ッチングする。その結果、接続孔53は下層配線21に
到達する。その一方、配線溝52の底部、層間絶縁膜5
1の表面も、接続孔53の底部と同様に異方性エッチン
グされるため、第1,第2のパターン41,42を転写
した初期の接続孔53および配線溝52の形状は維持さ
れる。
【0039】そして、接続孔53と配線溝52とに上層
配線材料を埋め込むことにより上層配線61を形成する
ことから、この上層配線61および接続プラグ62は、
下層配線21が形成されている基体11の局所段差、グ
ローバル段差の影響を受けることなく形成される。
【0040】次に、上記層間絶縁膜51と基体11とを
貼り合わせる装置を、図2の概略構成図によって説明す
る。
【0041】図2に示すように、処理室71の内部にお
ける上部には基体固定定盤72が設けられている。この
基体固定定盤72の内部にはヒータ73が設置され、基
体固定定盤72の基体固定面の全体が加熱されるように
なっている。また、処理室71の内部における基体固定
定盤72に対抗する位置には、基板固定定盤74が昇降
自在に設けられ、この基板固定定盤74にはこれを上記
基体固定定盤72に押圧する駆動手段75が設けられて
いる。したがって、上記基板固定定盤74は駆動手段7
5によって昇降される。また、上記処理室71には、上
記基体固定定盤72に上記基板固定定盤74が押圧され
たときの圧力を測定する圧力測定手段76が設置されて
いる。さらに上記処理室71には、この処理室71内の
気体を排気するための排気装置77排気管78を介して
接続されている。また、図示はしないが、上記処理室7
1には、処理室71内の雰囲気を形成するガスを導入す
るガス導入部が接続れている。
【0042】なお、上記基体固定定盤72と上記基板固
定定盤74とは上記説明した配置に限定されることはな
く、基体固定定盤72と基板固定定盤74とが押圧され
る関係にあればいかようなる位置に設けても差し支えは
ない。
【0043】上記上記貼り合わせ装置70は、基体固定
定盤72側に下層配線を形成した基体11を固定し、上
記基板固定定盤74側に層間絶縁膜を形成した基板31
を固定する。そして、駆動手段74により基板固定定盤
74を基体固定定盤72側に押圧するとともに、ヒータ
73により基体11を加熱して、層間絶縁膜を硬化させ
るとともに基体11に接着させる。その際、基板固定定
盤74を基体固定定盤72側に押圧する圧力を圧力測定
手段76により測定して、基板固定定盤74の押圧力を
調整する。
【0044】
【発明の効果】以上、説明したように本発明によれば、
下層配線が形成された基体とは別の基板上に上層配線と
接続孔との型を形成した層間絶縁膜の表面を上記基体に
押しつけるとともに、この層間絶縁膜の流動性を利用し
て下層配線間に層間絶縁膜の一部を埋め込むので、基体
に局所段差やグローバル段差が存在していても、それら
の段差を層間絶縁膜に吸収させて、層間絶縁膜と基体と
を接着することができる。したがって、層間絶縁膜中の
第1,第2のパターンを除去して形成される配線溝と接
続孔とに形成される上層配線は、下層配線が形成されて
いる基体の局所段差やグローバル段差の影響を受けるこ
となく形成できる。また、配線溝と接続孔の型となる第
1,第2のパターンを平坦な基板上に形成することがで
きるため、ハレーションを発生しない条件でそれらのパ
ターンを形成することが可能になる。そのため、高精度
なパターン形成が可能になり、配線溝や接続孔を高精度
に形成することが可能になる。
【図面の簡単な説明】
【図1】本発明の多層配線の形成方法に係わる実施形態
の一例の製造工程図である。
【図2】貼り合わせ装置の概略構成図である。
【図3】従来のダマシンプロセスの製造工程図である。
【図4】従来のデュアルダマシンプロセスの製造工程図
である。
【符号の説明】
11…基体、21…下層配線、31…基板、41…第1
のパターン、42…第2のパターン、51…層間絶縁
膜、52…配線溝、53…接続孔

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 下層配線が形成された基体を用意する工
    程と、 基板上に上層配線の型となる第1のパターンと、該第1
    のパターン上に前記下層配線の位置に対応する接続孔の
    型となる第2のパターンとを形成する工程と、 前記基板上に前記第1のパターンと前記第2のパターン
    とを覆う層間絶縁膜を流動性を有する絶縁材料で形成す
    る工程と、 前記下層配線に前記第2のパターンを対応させて前記基
    体の下層配線が形成された側に前記層間絶縁膜表面を押
    しつけるとともに該層間絶縁膜の流動性を利用して前記
    下層配線間に該層間絶縁膜の一部を埋め込み、その後該
    層間絶縁膜を硬化させて該基体と該層間絶縁膜とを貼り
    あわせる工程と、 前記基板を除去して層間絶縁膜を露出させるとともに第
    1のパターンおよび第2のパターンを除去して、配線溝
    と接続孔とを形成する工程と、 前記接続孔が前記下層配線に達するまで前記層間絶縁膜
    を異方性エッチングする工程と、 前記接続孔と前記配線溝とに上層配線材料を埋め込む工
    程とを備えたことを特徴とする多層配線の形成方法。
  2. 【請求項2】 請求項1記載の多層配線の形成方法にお
    いて、 前記第1のパターンと前記第2のパターンとには前記層
    間絶縁膜に対して選択的にエッチングされる材料を用い
    ることを特徴とする多層配線の形成方法。
  3. 【請求項3】 請求項1記載の多層配線の形成方法にお
    いて、 前記層間絶縁膜にはシリコンと酸素との結合で骨格構造
    を構成し置換基に少なくとも水素を有する材料を用いる
    ことを特徴とする多層配線の形成方法。
  4. 【請求項4】 請求項2記載の多層配線の形成方法にお
    いて、 前記層間絶縁膜にはシリコンと酸素との結合で骨格構造
    を構成し置換基に少なくとも水素を有する材料を用いる
    ことを特徴とする多層配線の形成方法。
  5. 【請求項5】 請求項1記載の多層配線の形成方法にお
    いて、 前記層間絶縁膜には置換基にフッ素、アルキル基および
    芳香族炭化水素のうちの少なくとも1種を有することを
    特徴とする多層配線の形成方法。
  6. 【請求項6】 請求項2記載の多層配線の形成方法にお
    いて、 前記層間絶縁膜には置換基にフッ素、アルキル基および
    芳香族炭化水素のうちの少なくとも1種を有することを
    特徴とする多層配線の形成方法。
JP19081997A 1997-07-16 1997-07-16 多層配線の形成方法 Pending JPH1140663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19081997A JPH1140663A (ja) 1997-07-16 1997-07-16 多層配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19081997A JPH1140663A (ja) 1997-07-16 1997-07-16 多層配線の形成方法

Publications (1)

Publication Number Publication Date
JPH1140663A true JPH1140663A (ja) 1999-02-12

Family

ID=16264294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19081997A Pending JPH1140663A (ja) 1997-07-16 1997-07-16 多層配線の形成方法

Country Status (1)

Country Link
JP (1) JPH1140663A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294631A (ja) * 1999-04-05 2000-10-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4498502B2 (ja) * 1999-10-22 2010-07-07 大日本印刷株式会社 薄板で被覆された基板の製造方法、及びその製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294631A (ja) * 1999-04-05 2000-10-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4498502B2 (ja) * 1999-10-22 2010-07-07 大日本印刷株式会社 薄板で被覆された基板の製造方法、及びその製造装置

Similar Documents

Publication Publication Date Title
US7256136B2 (en) Self-patterning of photo-active dielectric materials for interconnect isolation
US5877076A (en) Opposed two-layered photoresist process for dual damascene patterning
EP1182275B1 (en) Method of forming an interlayer insulating film
EP0212149B1 (en) Planarization process for semiconductor structures
TWI260684B (en) Method of manufacturing semiconductor device
US20100244201A1 (en) Semiconductor device
JP3501280B2 (ja) 半導体装置の製造方法
JP2001077196A (ja) 半導体装置の製造方法
JPH07118007A (ja) 半導体装置の製造方法
JP2004508712A (ja) 多孔性誘電性層及びエアギャップを有する半導体装置の製造方法
US5710460A (en) Structure for reducing microelectronic short circuits using spin-on glass as part of the interlayer dielectric
US7598172B2 (en) Method for manufacturing semiconductor device by using dual damascene process and method for manufacturing article having communicating hole
US7129159B2 (en) Integrated dual damascene RIE process with organic patterning layer
JP2000349152A (ja) 半導体装置の製造方法
US7300868B2 (en) Damascene interconnection having porous low k layer with a hard mask reduced in thickness
JP2003163265A (ja) 配線構造およびその製造方法
US20070232062A1 (en) Damascene interconnection having porous low k layer followed by a nonporous low k layer
US6716741B2 (en) Method of patterning dielectric layer with low dielectric constant
KR100219562B1 (ko) 반도체장치의 다층 배선 형성방법
JPH1140663A (ja) 多層配線の形成方法
JPH10189715A (ja) 半導体装置およびその製造方法
KR20030000137A (ko) 반도체소자의 제조방법
JP2001345380A (ja) 半導体装置の製造方法および半導体装置
US6596623B1 (en) Use of organic spin on materials as a stop-layer for local interconnect, contact and via layers
JP3493656B2 (ja) 半導体装置の製造方法と半導体装置の製造装置とその製造方法