JP2000349152A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000349152A
JP2000349152A JP11181229A JP18122999A JP2000349152A JP 2000349152 A JP2000349152 A JP 2000349152A JP 11181229 A JP11181229 A JP 11181229A JP 18122999 A JP18122999 A JP 18122999A JP 2000349152 A JP2000349152 A JP 2000349152A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating film
etching
film
opening pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP11181229A
Other languages
English (en)
Inventor
Koji Miyata
幸児 宮田
Toshiaki Hasegawa
利昭 長谷川
Mitsuru Taguchi
充 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11181229A priority Critical patent/JP2000349152A/ja
Priority to TW089105054A priority patent/TW460976B/zh
Priority to US09/533,726 priority patent/US6333258B1/en
Priority to KR1020000016037A priority patent/KR100717695B1/ko
Publication of JP2000349152A publication Critical patent/JP2000349152A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 層間絶縁膜中に接続孔を形成するためのエッ
チングマスクを形成することなく、層間絶縁膜の実効的
誘電率を低減したデュアルダマシン構造を形成する製造
方法を提供する。 【解決手段】 層間絶縁膜１２上にエッチングマスク２
１となる無機膜１３を形成し、その上層に配線溝２４を
形成するための第１の開口パターン１６を形成し、第１
の開口パターン１６に少なくとも一部が重なるように接
続孔２２を形成するための第２の開口パターン１９を形
成する工程を備えた製造方法であり、さらに上記無機膜
１３のエッチングマスク２１を用いて層間絶縁膜１２に
接続孔１２を形成した後、無機膜１３をエッチングして
第１の開口パターン１６を転写した第３の開口パターン
２３のみを形成した状態にし、その無機膜１３をエッチ
ングマスク２１として、層間絶縁膜１２に配線溝２４を
形成する製造方法である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくは０．２５μｍ世代以降のデバイス
プロセスに用いられる多層配線構造を有する半導体装置
の製造方法に関する。
【０００２】
【従来の技術】半導体装置の微細化にともなって、半導
体装置内部の配線の微細化、配線ピッチの縮小化が必要
となっている。また、半導体装置の低消費電力化および
高速化などの要求にともない、層間絶縁膜の低誘電率化
および配線の低抵抗化が必要になっている。それを達成
するために、配線材料に銅、配線層間および配線間の材
料にフッ素樹脂等の有機材料もしくはキセロゲルのよう
な誘電率が３．０以下となる低誘電率絶縁材料を用いる
ことが必要になってきている。
【０００３】一方、銅のエッチング技術が確率されてい
ない現在では、配線材料に銅を適用するためにはダマシ
ンプロセスを採用することが不可欠となっている。とこ
ろが、単に、配線とプラグとを個別に作製するシングル
ダマシンプロセスの組み合わせでは、工程数が増大し、
生産コスト、リードタイムともに増加して、生産上、大
変不利となる。
【０００４】そこで、絶縁材料に配線溝と接続孔とを同
時に形成し、金属等の導電体の埋め込みと化学的機械研
磨（以下、ＣＭＰという、ＣＭＰはChemical Mechanica
l Polishing の略）により、１層分の配線とプラグとを
同時に作製するデュアルダマシンプロセスの確率が望ま
れている。特に、配線容量を低減できる低誘電率材料を
配線間および配線層間の絶縁材料に用いたデュアルダマ
シンプロセスの確率が求められている。
【０００５】低誘電率材料のデュアルダマシンプロセス
を実現する上では、低誘電率材料のエッチング技術が重
要である。特に有機系の低誘電率材料は、レジストマス
クと似たエッチング特性を有するため、低誘電率材料の
マスクにレジストを用いることが困難となっている。そ
のため、レジストで作製したパターンを無機材料膜に転
写して、いわゆるハードマスクを作製し、そのハードマ
スクをエッチングマスクとして低誘電率材料をエッチン
グする。また、低誘電率材料のＣＭＰ技術が十分に開発
されていない現在、ハードマスクはＣＭＰ工程での削り
しろの役割も兼ねている。そのため、ハードマスク材料
には、主にシリコン酸化膜が用いられている。
【０００６】従来の製造方法により、デュアルダマシン
構造を形成する場合には、以下のような方法が提案され
ている。
【０００７】その方法は、図４の（１）に示すように、
半導体素子（図示省略）、第１の配線１１１、バリア層
１１２等が形成された基板１１０上に、接続孔が形成さ
れる層間絶縁膜部分となる接続層１１３を形成した後、
接続孔パターン１１４を設けたハードマスク（中間層）
１１５を形成し、その上に第２の配線が形成される層間
絶縁膜部分となる配線層１１６を形成する。さらに配線
溝パターンが形成されるハードマスク１１７を形成す
る。
【０００８】次いで、配線溝パターン１１８を形成した
レジストマスク１１９を用いて、ハードマスク１１７を
エッチングする。そして図４の（２）に示すように、ハ
ードマスク１１７に配線溝を形成するための開口部１２
０を形成する。続いてハードマスク１１７をエッチング
マスクにして配線層１１６をエッチングし、配線溝１２
１を形成する。さらにエッチングを進めて、図４の
（３）に示すように、ハードマスク１１５をエッチング
マスクにして接続層１１３に接続孔１２２を形成する。
【０００９】次に、図４の（４）に示すように、接続孔
１２２の底部のバリア層１１２をエッチングして第１の
配線１１を露出させる。その後、既知の銅の埋め込み技
術により、配線溝１２１、接続孔１２２の内壁にバリア
層１２３を形成し、さらに銅めっき等の銅の成膜技術に
より、配線溝１２１に第２の配線１２４を形成し、接続
孔１２２にプラグ１２５を形成して、配線構造が完成す
る。
【００１０】
【発明が解決しようとする課題】しかしながら、上記製
造方法では、中間層は、エッチングにより接続孔を形成
する際にエッチングマスクとして機能することが必要で
あるため、５０ｎｍ以上の膜厚が必要となっている。そ
のため、中間層の膜厚を５０ｎｍ未満に減らすことは困
難となっている。また層間絶縁膜に有機材料を用いた場
合、中間層には無機膜を用いる必要がある。この無機膜
は材料の特質から誘電率が比較的高い。例えば酸化シリ
コン膜では４．２程度の誘電率を持つ。そのため、従来
の技術による方法では、中間層の膜厚を薄くして配線構
造全体の実効誘電率を低くすることは困難となってい
る。
【００１１】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法であって、
すなわち、層間絶縁膜を備えた半導体装置の製造方法に
おいて、層間絶縁膜上にこの層間絶縁膜をエッチングす
る際のエッチングマスクとなる無機膜を形成する工程
と、その無機膜の上層に、層間絶縁膜に配線溝を形成す
るための第１の開口パターンを形成する工程と、その無
機膜に、層間絶縁膜に接続孔を形成するための第２の開
口パターンを前記第１の開口パターンに少なくとも一部
が重なるように形成する工程とを備えていることを特徴
とする。
【００１２】さらに、第１の開口パターンと第２の開口
パターンとを形成した無機膜をエッチングマスクに用い
て、層間絶縁膜に接続孔を形成する工程と、無機膜をエ
ッチングして第１の開口パターンを転写した第３の開口
パターンのみを形成した状態にする工程と、第３の開口
パターンを形成した無機膜をエッチングマスクに用い
て、層間絶縁膜に配線溝を形成する工程とを備えてい
る。
【００１３】上記半導体装置の製造方法では、層間絶縁
膜上に無機膜を形成し、その無機膜の上層に配線溝を形
成するための第１の開口パターンを形成し、その無機膜
に接続孔を形成するための第２の開口パターンを形成す
ることから、エッチングマスクを１層の無機膜で形成す
ることになる。そのため、従来のように接続孔を形成す
る際のエッチングマスクとして機能する中間層を設ける
必要がないので、その中間層を形成する工程が省略でき
る。
【００１４】さらに配線溝を形成するためのエッチング
時間を制御して配線溝の深さを決定するようにすれば、
中間層を全く必要としなくなる。このため、従来の方法
と比較して、実効的な誘電率を低くすることができる利
点がある。
【００１５】また、第１の開口パターンを形成する工程
および第２の開口パターンを形成する工程でレジストプ
ロセスを用いた際に、そのレジストプロセスは層間絶縁
膜が露出していない状態で行うことが可能となる。すな
わち、無機膜に第１の開口パターンを形成する際のレジ
ストプロセスでは、無機膜が層間絶縁膜を覆っているた
め、また無機膜に第２の開口パターンを形成する際のレ
ジストプロセスでは、下地に無機膜が形成された状態と
なっているために、各レジストプロセスの再生処理を行
うことが可能になる。
【００１６】上記半導体装置の製造方法において、層間
絶縁膜は、第１の層間絶縁膜を形成する工程と、第１の
層間絶縁膜上に絶縁膜からなるエッチングストッパ層を
形成する工程と、エッチングストッパ層上に第２の層間
絶縁膜を形成する工程とを行うことにより形成され、エ
ッチングストッパ層はエッチングマスクとなる無機膜と
同種の材料で形成されてもよい。
【００１７】さらに第１の開口パターンと第２の開口パ
ターンとを形成した無機膜をエッチングマスクに用い
て、第２の層間絶縁膜に孔を形成する工程と、エッチン
グにより、無機膜をエッチングして第１の開口パターン
を転写した第３の開口パターンのみを形成した状態にす
るとともに、その孔の底部のエッチングストッパ層をエ
ッチングして開口部を形成する工程と、第３の開口パタ
ーンのみを形成した無機膜をエッチングマスクに用い
て、第２の層間絶縁膜に配線溝を形成するとともに、第
１の層間絶縁膜に接続孔を形成する工程とを備えていて
もよい。
【００１８】上記層間絶縁膜を第１の層間絶縁膜と第２
の層間絶縁膜とで形成する製造方法では、第１の開口パ
ターンと第２の開口パターンとを形成した無機膜をエッ
チングマスクに用いて第２の層間絶縁膜をエッチングす
ることにより、まず接続孔が形成される領域上に孔が形
成される。そしてエッチングにより第１の開口パターン
を転写した第３の開口パターンのみを形成した状態の無
機膜をエッチングマスクに用いて第２、第１の層間絶縁
膜をエッチングすることから、第２の層間絶縁膜には配
線溝が形成されると同時に、孔が形成された第２の層間
絶縁膜をエッチングマスクにして第１の層間絶縁膜に接
続孔が形成される。または、第１の開口パターンと第２
の開口パターンとを形成した無機膜をエッチングマスク
に用いて第２の層間絶縁膜から第１の層間絶縁膜までを
エッチングすることにより、まず接続孔が形成される。
そしてエッチングにより第１の開口パターンを転写した
第３の開口パターンのみを形成した状態の無機膜をエッ
チングマスクに用いて第２の層間絶縁膜をエッチングす
ることから、第２の層間絶縁膜に配線溝が形成される。
【００１９】このように、エッチングストッパ層は、第
２の層間絶縁膜をエッチングして孔を形成したときのエ
ッチングストッパとしての機能のみで十分なため、第２
の層間絶縁膜をエッチングした際にエッチングストッパ
となる膜厚以上５０ｎｍ未満の膜厚で形成することが可
能となる。そのため、第１の層間絶縁膜と第２の層間絶
縁膜との間にエッチングストッパ層を形成しても、層間
絶縁膜全体の実効的な誘電率を大幅に上昇させることは
なく、従来の層間絶縁膜中に無機膜からなる中間層を設
けたものより誘電率が低いものとなる。
【００２０】なお、第２の層間絶縁膜に配線溝が形成さ
れたときに、接続孔が完成していない場合には、エッチ
ングストッパ層をマスクとして接続孔のエッチングを行
ってもよい。この場合、接続孔を完成させるためのエッ
チング時間はわずかであるため、エッチングストッパ層
の膜厚を従来の中間層のような膜厚にする必要はない。
【００２１】また、無機膜に第１の開口パターンを形成
する工程および第２の開口パターンを形成する工程でレ
ジストプロセスを用いた際に、そのレジストプロセスは
層間絶縁膜が露出していない状態で行うことが可能であ
る。すなわち、無機膜に第１の開口パターンを形成する
際のレジストプロセスでは、無機膜が層間絶縁膜を覆っ
ているため、また無機膜に第２の開口パターンを形成す
る際のレジストプロセスでは、下地に無機膜が形成され
た状態にあるために、各レジストプロセスの再生処理を
行うことが可能になる。
【００２２】
【発明の実施の形態】本発明の半導体装置の製造方法に
係わる第１の実施の形態を、図１の製造工程図によって
説明する。
【００２３】図１の（１）に示すように、下地基板１１
は、一例として、基板５１上にトランジスタ（図示省
略）が形成され、それを覆う層間絶縁膜５２中に配線５
３が形成されたものである。この層間絶縁膜５２上には
配線５３を形成する銅の拡散を防止するための拡散防止
層５４が例えばシリコン窒化膜で形成されている。
【００２４】上記下地基板１１上に層間絶縁膜１２を、
例えばポリアリールエーテルと総称される有機ポリマー
を用いて、例えば８００ｎｍの厚さに形成する。このポ
リアリールエーテルには、例えばアライドシグナル社製
のＦＬＡＲＥ、ダウケミカル社製のＳｉＬＫ、シューマ
ッカー社製のＶＥＬＯＸ等がある。その他には、ＢＣＢ
膜、ポリイミド膜、アモルファスカーボン膜などを配線
間絶縁膜として用いることが可能である。
【００２５】上記有機ポリマーの形成には、例えば、前
駆体を回転塗布により下地基板１１上に成膜し、その
後、３００℃〜４５０℃でキュアを行って形成した。
【００２６】次に、上記層間絶縁膜１２上に、無機マス
クを形成するための無機膜１３を、例えば３００ｎｍの
厚さのシリコン酸化膜で形成する。この無機膜１３の成
膜では、一例として、一般的なＣＶＤ装置を用い、原料
ガスにモノシラン（ＳｉＨ4）と一酸化二窒素（Ｎ
2 Ｏ）とを用い、基板温度を３５０℃、成膜雰囲気の圧
力を１ｋＰａに設定して、成膜を行った。上記無機膜１
３は、シリコン酸窒化膜もしくはシリコン窒化膜で形成
することも可能である。
【００２７】次に、上記無機膜１３上に通常のレジスト
塗布技術（例えば回転塗布法）を用いてレジスト膜１４
を成膜する。その後、リソグラフィー技術により、レジ
スト膜１４をパターニングして、配線溝を形成するため
の開口部１５を形成する。上記リソグラフィー技術で
は、ＫｒＦ露光機を用い、最小線幅を０．３４μｍ、最
小配線間隔を０．４０μｍとした。また、ＡｒＦ露光機
を用いることにより、最小線幅を０．１８μｍ、最小配
線間隔を０．１８μｍのパターンを形成することも可能
になる。さらに電子線露光技術を用いることにより、最
小線幅、最小配線間隔ともに０．１０μｍ以下のパター
ンを得ることも可能になる。
【００２８】続いて、上記レジスト膜１４をエッチング
マスクに用いて、上記無機膜１３を例えば２５０ｎｍの
深さまでエッチングし、配線溝を形成するための第１の
開口パターン１６を形成する。したがって、第１の開口
パターン１６の底部には、５０ｎｍの厚さに無機膜１３
が残っていることになる。このエッチングでは、例えば
一般的なプラズマエッチング装置を用い、エッチングガ
スにテトラフルオロメタン（ＣＦ4 ）とアルゴン（Ａ
ｒ）とを用い、エッチング条件を、一例として、ＲＦ電
力を１．５ｋＷ、エッチング雰囲気の圧力を１０Ｐａに
設定した。なお、上記無機膜１３のエッチングでは、エ
ッチング時間を制御することによりエッチング深さを制
御した。このときに形成する第１の開口パターン１６の
深さは、エッチング速度のウエハ面内均一性を考慮し
て、ウエハ全面で配線間絶縁膜となる層間絶縁膜１２の
上層が露出しないように決定する必要がある。
【００２９】その後、上記レジスト膜１４を例えばアッ
シングにより除去する。このアッシングでは、一般的な
アッシング装置を用い、アッシングガスに酸素（Ｏ2 ）
とヘリウム（Ｈｅ）とを用い、基板温度を２５０℃に設
定した。なお、このアッシング中、層間絶縁膜１２は無
機膜１３に被覆された状態となっているため、層間絶縁
膜１２が有機膜で形成されていても、上記アッシングに
よって層間絶縁膜１２が劣化することはない。
【００３０】次に図１の（２）に示すように、上記無機
膜１３上に通常のレジスト塗布技術（例えば回転塗布
法）を用いてレジスト膜１７を成膜する。その後、リソ
グラフィー技術により、レジスト膜１７をパターニング
して、接続孔を形成するための開口部１８を、例えばレ
ジスト膜１７を平面視的にみて上記第１の開口パターン
１６内に収まるように形成する。上記リソグラフィー技
術では、前記説明したのと同様に、ＫｒＦ露光機を用
い、最小線幅を０．３４μｍ、最小配線間隔を０．４０
μｍとした。また、ＡｒＦ露光機を用いることにより、
最小線幅を０．１８μｍ、最小配線間隔を０．１８μｍ
のパターンを形成することも可能になる。さらに電子線
露光技術を用いることにより、最小線幅、最小配線間隔
ともに０．１０μｍ以下のパターンを得ることも可能に
なる。なお、上記開口部１８は第１の開口パターン１６
よりはみ出す状態に形成されても許容される。
【００３１】続いて、上記レジスト膜１７をエッチング
マスクに用いて、上記無機膜１３をエッチングし、層間
絶縁膜１２に接続孔を形成するための第２の開口パター
ン１９を形成する。このエッチングでは、例えば一般的
なプラズマエッチング装置を用い、エッチングガスにオ
クタフルオロブテン（Ｃ4 Ｆ8 ）とアルゴン（Ａｒ）と
一酸化炭素（ＣＯ）とを用い、エッチング条件を、一例
として、ＲＦ電力を１．５ｋＷ、エッチング雰囲気の圧
力を６Ｐａに設定した。このようにして、無機膜１３に
配線溝を形成するための第１の開口パターン１６と接続
孔を形成するための第２の開口パターン１９とが形成さ
れ、有機膜からなる層間絶縁膜１２上に上記構成の無機
膜１３からなるエッチングマスク２１が形成される。
【００３２】続いて、図１の（３）に示すように、上記
エッチングマスク２１を用いて層間絶縁膜１２を異方性
エッチングし、接続孔２２を開口する。このエッチング
では、一例として、一般的なＥＣＲ（Electron Cycrotr
on Resonance）プラズマエッチング装置を用い、エッチ
ングガスに、窒素（Ｎ2 ）とヘリウム（Ｈｅ）とを用
い、エッチング条件は、エッチング雰囲気の圧力を１Ｐ
ａ、マイクロ波電力を１ｋＷ、バイアスＲＦ電力を３０
０Ｗに設定する。なお、層間絶縁膜１２の下層にはシリ
コン窒化膜からなる拡散防止層５４があるので、このエ
ッチングは拡散防止層５４上で停止される。また、層間
絶縁膜１２がエッチングされるのと同時にレジスト膜１
７〔前記図１の（２）参照〕もエッチングされ、エッチ
ングマスク２１上から完全に除去されるため、レジスト
膜１７をアッシングにより除去する必要はない。
【００３３】次いで図１の（４）に示すように、上記エ
ッチングマスク２１を全面エッチバックし、第２の開口
パターン１９〔前記図１の（２）参照〕の周囲のエッチ
ングマスク２１をエッチングし、第１の開口パターン１
６〔前記図１の（１）参照〕の形状をエッチングマスク
２１の下層にも転写して、エッチングマスク２１の全体
に配線溝を形成するための第３の開口パターン２３を形
成する。このエッチングによって、エッチングマスク２
１の上層がエッチングされ、エッチングマスク２１は２
００ｎｍ程度の厚さになる。このエッチングでは、一般
的なプラズマエッチング装置を用い、エッチングガス
に、オクタフルオロブテン（Ｃ4 Ｆ8 ）とアルゴン（Ａ
ｒ）と一酸化炭素（ＣＯ）とを用い、エッチング条件
は、エッチング雰囲気の圧力を６Ｐａ、ＲＦ電力を１．
５ｋＷに設定する。
【００３４】次に、図１の（５）に示すように、上記エ
ッチングマスク２１を用いて層間絶縁膜１２を異方性エ
ッチングし、例えば３００ｎｍの深さの配線溝２４を開
口する。このエッチングでは、一例として、一般的なＥ
ＣＲプラズマエッチング装置を用い、エッチングガス
に、窒素（Ｎ2 ）とヘリウム（Ｈｅ）とを用い、エッチ
ング条件は、エッチング雰囲気の圧力を１Ｐａ、マイク
ロ波電力を１ｋＷ、バイアスＲＦ電力を３００Ｗに設定
する。なお、このエッチングでは、エッチング時間を制
御することによりエッチング深さを制御した。
【００３５】その後、接続孔２２の底部の上記拡散防止
層５４をエッチングして、接続孔２２の底部に配線５３
を露出させる。その際、エッチング条件によってはエッ
チングマスク２１の上層もエッチングされることもあ
る。
【００３６】次に、図１の（６）に示すように、スパッ
タリング、蒸着法もしくはＣＶＤ法によって、配線溝２
４および接続孔２２の各内壁に例えば窒化タンタル等か
らなるバリアメタル層３１を、例えば５０ｎｍの厚さに
形成する。その際、バリアメタル層３１は、エッチング
マスク２１上にも成膜される。例えばスパッタリングに
より成膜する場合には、タンタルターゲットを用い、成
膜雰囲気内に窒素ガスを導入することによって、窒化タ
ンタル膜を形成することが可能である。
【００３７】次いで、例えばイオン化スパッタリング法
によって、配線溝２４および接続孔２２の各内壁に、上
記バリアメタル層３１を介してシード層（図示省略）を
形成した後、電解メッキ法によって、配線材料（金
属）、例えば銅を堆積する。その後、例えばＣＭＰによ
って、エッチングマスク２１上の余分な銅およびバリア
メタル層３１を研磨して除去し、配線溝２４内にバリア
メタル層３１を介して銅からなる配線３２を形成し、接
続孔２２内にバリアメタル層３１を介して銅からなるプ
ラグ３３を形成する。その際に、エッチングマスク２１
が研磨ストッパとなるが、エッチングマスク２１の厚さ
によっては、エッチングマスク２１は完全に除去される
ことがある。なお、上記例では、銅を埋め込んだが、配
線材料となる例えばアルミニウムのような他の金属材料
を埋め込んでもよい。
【００３８】図示はしないが、さらに上記層間絶縁膜１
２の形成工程から配線３２およびプラグ３３の形成工程
までを繰り返し行うことによって、多層配線を形成する
ことが可能になる。また、上記配線５３間の層間絶縁膜
５２の部分も、上記同様のプロセスによって、有機材料
で形成することも可能である。
【００３９】上記説明では、半導体素子が形成された下
地基板１１上に層間絶縁膜１２を形成した例を説明した
が、半導体素子が形成されていない基板上に上記説明し
た構成の層間絶縁膜１２、接続孔２２、配線溝２４、配
線３２、プラグ３３等を形成する場合にも上記製造方法
を適用することは可能である。
【００４０】上記半導体装置の製造方法では、層間絶縁
膜１２上に無機膜１３を形成し、その無機膜１３の上層
に配線溝を形成するための第１の開口パターン１６を形
成し、その無機膜１３に接続孔を形成するための第２の
開口パターン１９を形成することから、エッチングマス
クを１層の無機膜１３で形成することになる。そのた
め、従来のように接続孔を形成する際のエッチングマス
クとして機能する中間層を設ける必要がないので、その
中間層を形成する工程が省略できる。
【００４１】さらに配線溝２４を形成するためのエッチ
ング時間を制御して配線溝２４の深さを決定するように
すれば、中間層を全く必要としなくなる。このため、従
来の方法と比較して、実効的な誘電率を低くすることが
できる利点がある。
【００４２】また、第１の開口パターン１６を形成する
工程および第２の開口パターン１９を形成する工程でレ
ジストプロセスを用いた際に、そのレジストプロセスは
層間絶縁膜１２が露出していない状態で行うことが可能
となる。すなわち、無機膜１３に第１の開口パターン１
６を形成する際のレジストプロセスでは、無機膜１３が
層間絶縁膜１２を覆っているため、また無機膜１３に第
２の開口パターン１９を形成する際のレジストプロセス
では、下地に無機膜１３が形成された状態となっている
ために、各レジストプロセスの再生処理を行うことが可
能になる。
【００４３】次に、本発明の半導体装置の製造方法に係
わる第２の実施の形態を、図２の製造工程図によって説
明する。図２では、前記図１に示した構成部品と同様の
ものには同一符号を付与する。
【００４４】図２の（１）に示すように、前記図１の
（１）によって説明したのと同様に、下地基板１１は、
一例として、基板５１上にトランジスタ（図示省略）が
形成され、それを覆う層間絶縁膜５２中に配線５３が形
成されたものである。この層間絶縁膜５２上には配線５
３を形成する銅の拡散を防止するための拡散防止層５４
が例えばシリコン窒化膜で形成されている。この下地基
板１１上に層間絶縁膜１２の接続層となる第１の層間絶
縁膜４１を、例えば５００ｎｍの厚さの低誘電率な有機
膜で形成する。ここでは、第１の層間絶縁膜４１に、例
えばポリアリールエーテルと総称される有機ポリマーを
用いた。このポリアリールエーテルには、例えばアライ
ドシグナル社製のＦＬＡＲＥ、ダウケミカル社製のＳｉ
ＬＫ、シューマッカー社製のＶＥＬＯＸ等がある。その
他には、ＢＣＢ膜、ポリイミド膜、アモルファスカーボ
ン膜などを配線間絶縁膜として用いることが可能であ
る。
【００４５】上記有機ポリマーの形成には、例えば、前
駆体を回転塗布により下地基板１１上に成膜し、その
後、３００℃〜４５０℃でキュアを行って形成した。
【００４６】次に、上記第１の層間絶縁膜４１上に、エ
ッチングストッパ層４２を、例えばシリコン酸化膜を２
５ｎｍの厚さに堆積して形成した。このエッチングスト
ッパ層４２は、後にエッチングによって配線溝を形成す
る際のエッチングストッパとして用いるだけであるた
め、後述する第２の層間絶縁膜４３をエッチングした際
に少なくともエッチングストッパとなる膜厚以上５０ｎ
ｍ未満の膜厚に形成すればよい。したがって、従来の方
法で用いる中間層の厚さ５０ｎｍ程度より薄く形成する
ことが可能になる。上記シリコン酸化膜からなるエッチ
ングストッパ層４２の成膜では、一例として、一般的な
プラズマＣＶＤ装置を用い、原料ガスにモノシラン（Ｓ
ｉＨ4 ）と一酸化二窒素（Ｎ2 Ｏ）とを用い、基板温度
を３５０℃、成膜雰囲気の圧力を１ｋＰａに設定して、
成膜を行った。ここでは、エッチングストッパ層４２を
シリコン酸化膜で形成したが、シリコン窒化膜、シリコ
ン窒化酸化膜もしくは無機ＳＯＧ膜で形成することも可
能である。
【００４７】次いで、エッチングストッパ層４２上に層
間絶縁膜１２の配線層となる第２の層間絶縁膜４３を、
例えば３００ｎｍの厚さの低誘電率な有機膜で形成す
る。ここでは、第２の層間絶縁膜４３に、例えばポリア
リールエーテルと総称される有機ポリマーを用いた。こ
のポリアリールエーテルには、例えばアライドシグナル
社製のＦＬＡＲＥ、ダウケミカル社製のＳｉＬＫ、シュ
ーマッカー社製のＶＥＬＯＸ等がある。その他には、Ｂ
ＣＢ膜、ポリイミド膜、アモルファスカーボン膜などを
配線間絶縁膜として用いることが可能である。
【００４８】このようにして、下地基板１１上に、第１
の層間絶縁膜４１とエッチングストッパ層４２と第２の
層間絶縁膜４３とからなる層間絶縁膜１２を形成した。
【００４９】次に、上記層間絶縁膜１２上に、無機マス
クを形成するための無機膜１３を、例えば３００ｎｍの
厚さのシリコン酸化膜で形成する。この無機膜１３の成
膜では、一例として、一般的なＣＶＤ装置を用い、原料
ガスにモノシラン（ＳｉＨ4）と一酸化二窒素（Ｎ
2 Ｏ）とを用い、基板温度を３５０℃、成膜雰囲気の圧
力を１ｋＰａに設定して、成膜を行った。この無機膜１
３は、シリコン酸化膜の他に、シリコン酸窒化膜、シリ
コン窒化膜等のシリコン系無機絶縁膜で形成することが
可能である。
【００５０】次に、上記無機膜１３上に通常のレジスト
塗布技術（例えば回転塗布法）を用いてレジスト膜１４
を成膜する。その後、リソグラフィー技術により、レジ
スト膜１４をパターニングして、配線溝を形成するため
の開口部１５を形成する。上記リソグラフィー技術で
は、ＫｒＦ露光機を用い、最小線幅を０．３４μｍ、最
小配線間隔を０．４０μｍとした。また、ＡｒＦ露光機
を用いることにより、最小線幅を０．１８μｍ、最小配
線間隔を０．１８μｍのパターンを形成することも可能
になる。さらに電子線露光技術を用いることにより、最
小線幅、最小配線間隔ともに０．１０μｍ以下のパター
ンを得ることも可能になる。
【００５１】続いて、上記レジスト膜１４をエッチング
マスクに用いて、上記無機膜１３を例えば２５０ｎｍの
深さまでエッチングし、配線溝を形成するための第１の
開口パターン１６を形成する。したがって、第１の開口
パターン１６の底部には、５０ｎｍの厚さに無機膜が残
っていることになる。このエッチングでは、例えば一般
的なプラズマエッチング装置を用い、エッチングガスに
テトラフルオロメタン（ＣＦ4 ）とアルゴン（Ａｒ）と
を用い、エッチング条件を、一例として、ＲＦ電力を
１．５ｋＷ、エッチング雰囲気の圧力を１０Ｐａに設定
した。なお、上記無機膜１３のエッチングでは、エッチ
ング時間を制御することによりエッチング深さを制御し
た。このときに形成する第１の開口パターン１６の深さ
は、エッチング速度のウエハ面内均一性を考慮して、ウ
エハ全面で配線間絶縁膜となる層間絶縁膜１２の上層が
露出しないように決定する必要がある。
【００５２】その後、上記レジスト膜１４を例えばアッ
シングにより除去する。このアッシングでは、一般的な
アッシング装置を用い、アッシングガスに酸素（Ｏ2 ）
とヘリウム（Ｈｅ）とを用い、基板温度を２５０℃に設
定した。なお、このアッシング中、層間絶縁膜１２は無
機膜１３に被覆された状態となっているため、層間絶縁
膜１２が有機膜で形成されていても、上記アッシングに
よって層間絶縁膜１２が劣化することはない。
【００５３】次に図２の（２）に示すように、上記無機
膜１３上に通常のレジスト塗布技術（例えば回転塗布
法）を用いてレジスト膜１７を成膜する。その後、リソ
グラフィー技術により、レジスト膜１７をパターニング
して、接続孔を形成するための開口部１８を、例えばレ
ジスト膜１７を平面視的にみて上記第１の開口パターン
１６内に収まるように形成する。上記リソグラフィー技
術では、前記説明したのと同様に、ＫｒＦ露光機を用
い、最小線幅を０．３４μｍ、最小配線間隔を０．４０
μｍとした。また、ＡｒＦ露光機を用いることにより、
最小線幅を０．１８μｍ、最小配線間隔を０．１８μｍ
のパターンを形成することも可能になる。さらに電子線
露光技術を用いることにより、最小線幅、最小配線間隔
ともに０．１０μｍ以下のパターンを得ることも可能に
なる。なお、上記開口部１８はその一部が第１の開口パ
ターン１６よりはみ出す状態に形成されても許容され
る。
【００５４】続いて、上記レジスト膜１７をエッチング
マスクに用いて、上記無機膜１３をエッチングし、第１
の層間絶縁膜４１に接続孔を形成するための第２の開口
パターン１９を形成する。このエッチングでは、例えば
一般的なプラズマエッチング装置を用い、エッチングガ
スにオクタフルオロブテン（Ｃ4 Ｆ8 ）とアルゴン（Ａ
ｒ）と一酸化炭素（ＣＯ）とを用い、エッチング条件
を、一例として、ＲＦ電力を１．５ｋＷ、エッチング雰
囲気の圧力を６Ｐａに設定した。このようにして、無機
膜１３に配線溝を形成するための第１の開口パターン１
６と接続孔を形成するための第２の開口パターン１９と
が形成され、第２の層間絶縁膜４３上に上記構成の無機
膜１３からなるエッチングマスク２１が形成される。
【００５５】続いて、図２の（３）に示すように、上記
エッチングマスク２１を用いて第２の層間絶縁膜４３を
異方性エッチングし、接続孔を形成する領域上に孔４４
を形成する。このエッチングでは、一例として、一般的
なＥＣＲプラズマエッチング装置を用い、エッチングガ
スに、窒素（Ｎ2 ）とヘリウム（Ｈｅ）とを用い、エッ
チング条件は、エッチング雰囲気の圧力を１Ｐａ、マイ
クロ波電力を１ｋＷ、バイアスＲＦ電力を３００Ｗに設
定する。なお、第２の層間絶縁膜４３の下層にはシリコ
ン酸化膜からなるエッチングストッパ層４２があるの
で、このエッチングはエッチングストッパ層４２上で停
止される。また、第２の層間絶縁膜４３がエッチングさ
れるのと同時にレジスト膜１７〔前記図２の（２）参
照〕もエッチングされ、エッチングマスク２１上から完
全に除去されるため、レジスト膜１７をアッシングによ
り除去する必要はない。
【００５６】さらに、図２の（４）に示すように、異方
性エッチングにより上記エッチングマスク２１を全面エ
ッチバックし、第２の開口パターン１９〔前記図２の
（２）参照〕の周囲のエッチングマスク２１をエッチン
グし、第１の開口パターン１６〔前記図２の（１）参
照〕の形状をエッチングマスク２１の下層にも転写し
て、エッチングマスク２１の全体に配線溝を形成するた
めの第３の開口パターン２３を形成する。このエッチン
グによって、エッチングマスク２１の上層がエッチング
され、エッチングマスク２１は２００ｎｍ程度の厚さに
なる。このエッチングでは、一般的なプラズマエッチン
グ装置を用い、エッチングガスに、オクタフルオロブテ
ン（Ｃ4 Ｆ8 ）とアルゴン（Ａｒ）と一酸化炭素（Ｃ
Ｏ）とを用い、エッチング条件は、エッチング雰囲気の
圧力を６Ｐａ、ＲＦ電力を１．５ｋＷに設定する。な
お、上記エッチングでは、上記第２の層間絶縁膜４３が
エッチングマスクになって、上記エッチングストッパ層
４２も異方性エッチングされ、このエッチングストッパ
層４２に上記孔４４を転写した開口パターン４５が形成
される。
【００５７】このように、エッチングマスク２１に第３
の開口パターン２３を形成するエッチングとエッチング
ストッパ層４２に開口パターン４５を形成するエッチン
グとを同時に行うことから、上記エッチングストッパ層
４２〔図２の（１）参照〕とエッチングマスク２１とな
る上記無機膜１３〔図２の（１）参照〕とは同一種類の
材料で形成することが望ましい。または、同一のエッチ
ングでエッチングされるような材料で形成することが望
ましい。
【００５８】次に、図２の（５）に示すように、上記エ
ッチングマスク２１を用いて第２の層間絶縁膜４３を異
方性エッチングするとともに、上記第２の層間絶縁膜４
３をエッチングマスクに用いて第１の層間絶縁膜４１を
異方性エッチングし、第２の層間絶縁膜４３に配線溝２
４を形成するとともに、第１の層間絶縁膜４１に接続孔
２２を形成する。このエッチングでは、一例として、一
般的なＥＣＲプラズマエッチング装置を用い、エッチン
グガスに、窒素（Ｎ2 ）とヘリウム（Ｈｅ）とを用い、
エッチング条件は、エッチング雰囲気の圧力を１Ｐａ、
マイクロ波電力を１ｋＷ、バイアスＲＦ電力を３００Ｗ
に設定する。
【００５９】なお、第２の層間絶縁膜４３に配線溝２４
が形成されたときに、接続孔２２が完成していない場合
には、エッチングストッパ層４２をマスクとして接続孔
２２のエッチングを行ってもよい。この場合、接続孔２
２を完成させるためのエッチング時間はわずかであるた
め、エッチングストッパ層４２は、その膜厚を従来の中
間層のような膜厚にする必要はなく、従来の中間層より
も薄く形成することができる。
【００６０】また、上記第１の層間絶縁膜４１と上記第
２の層間絶縁膜４３とは、上記第２の実施の形態では同
種の絶縁材料で形成したが、同一エッチング条件でエッ
チングされる材料であれば、第１の層間絶縁膜４１と第
２の層間絶縁膜４３とを異なる種類の絶縁材料で形成す
ることも可能である。
【００６１】その後、接続孔２２の底部の上記拡散防止
層５４をエッチングして、接続孔２２の底部に配線５３
を露出させる。
【００６２】次に、図２の（６）に示すように、スパッ
タリング、蒸着法もしくはＣＶＤ法によって、配線溝２
４および接続孔２２の各内壁に例えば窒化タンタル等か
らなるバリアメタル層３１を、例えば５０ｎｍの厚さに
形成する。その際、バリアメタル層３１は、エッチング
マスク２１上にも成膜される。例えばスパッタリングに
より成膜する場合には、タンタルターゲットを用い、成
膜雰囲気内に窒素ガスを導入することによって、窒化タ
ンタル膜を形成することが可能である。
【００６３】次いで、例えばイオン化スパッタリング法
によって、配線溝２４および接続孔２２の各内壁に、上
記バリアメタル層３１を介してシード層（図示省略）を
形成した後、電解メッキ法によって、配線材料（金
属）、例えば銅を堆積する。その後、例えばＣＭＰによ
って、エッチングマスク２１上の余分な銅およびバリア
メタル層３１を研磨して除去し、配線溝２４内にバリア
メタル層３１を介して銅からなる配線３２を形成し、接
続孔２２内にバリアメタル層３１を介して銅からなるプ
ラグ３３を形成する。その際に、エッチングマスク２１
が研磨ストッパとなるが、エッチングマスク２１の厚さ
によっては、エッチングマスク２１は完全に除去される
ことがある。なお、上記例では、銅を埋め込んだが、配
線材料となる例えばアルミニウムのような他の金属材料
を埋め込んでもよい。
【００６４】図示はしないが、さらに上記層間絶縁膜１
２の形成工程から配線３２およびプラグ３３の形成工程
までを繰り返し行うことによって、多層配線を形成する
ことが可能になる。また、上記配線５３間の層間絶縁膜
５２の部分も、上記同様のプロセスによって、有機材料
で形成することも可能である。
【００６５】上記説明では、半導体素子が形成された下
地基板１１上に層間絶縁膜１２を形成した例を説明した
が、半導体素子が形成されていない基板上に上記説明し
た構成の層間絶縁膜１２、接続孔２２、配線溝２４、配
線３２、プラグ３３等を形成する場合にも上記製造方法
を適用することは可能である。
【００６６】上記図２によって説明した製造方法では、
第１の開口パターン１６と第２の開口パターン１９とを
形成した無機膜１３をエッチングマスク２１として第２
の層間絶縁膜４３をエッチングすることにより、まず接
続孔が形成される領域上に孔４４が形成される。そして
エッチングにより第１の開口パターン１６を転写した第
３の開口パターン２３のみを形成した状態の無機膜１３
をエッチングマスク２１として第２、第１の層間絶縁膜
４３、４１をエッチングすることから、第２の層間絶縁
膜４３には配線溝２４が形成されると同時に、孔４４が
形成された第２の層間絶縁膜４３をエッチングマスクに
して第１の層間絶縁膜４１に接続孔２２が形成される。
【００６７】上記エッチングでは、エッチングストッパ
層４３は、第２の層間絶縁膜４３をエッチングして孔４
４を形成したときのエッチングストッパとしての機能の
みで十分なため、第２の層間絶縁膜４３をエッチングし
た際にエッチングストッパとなる膜厚以上５０ｎｍ未満
の膜厚で形成することが可能となる。そのため、第１の
層間絶縁膜４１と第２の層間絶縁膜４３との間にエッチ
ングストッパ層４２を形成しても、層間絶縁膜１２の全
体の実効的な誘電率を大幅に上昇させることはなく、従
来の層間絶縁膜中に無機膜からなる中間層を設けたもの
より誘電率が低いものとなる。
【００６８】なお、第２の層間絶縁膜４３に配線溝２４
が形成されたときに、接続孔２２が完成していない場合
には、エッチングストッパ層４２をマスクとして接続孔
２２のエッチングを行ってもよい。この場合、接続孔２
２を完成させるためのエッチング時間はわずかであるた
め、エッチングストッパ層４２の膜厚を従来の中間層の
ような膜厚にする必要はなく、それよりも薄く形成する
ことができる。そのため、従来の中間層を設けた層間絶
縁膜構造よりも実効的な誘電率が低減されることにな
る。
【００６９】また、無機膜１３に第１の開口パターン１
６を形成する工程および第２の開口パターン１９を形成
する工程でレジストプロセスを用いた際に、そのレジス
トプロセスは層間絶縁膜１２が露出していない状態で行
うことが可能とある。すなわち、無機膜１３に第１の開
口パターン１６を形成する際のレジストプロセスでは、
無機膜１３が層間絶縁膜１２を覆っているため、また無
機膜１３に第２の開口パターン１９を形成する際のレジ
ストプロセスでは、下地に無機膜１３が形成された状態
にあるために、各レジストプロセスの再生処理を行うこ
とができる。
【００７０】次に、本発明の半導体装置の製造方法に係
わる第３の実施の形態を、図３の製造工程図によって説
明する。図３では、前記図２に示した構成部品と同様の
ものには同一符号を付与する。
【００７１】図３の（１）に示すように、前記図１の
（１）によって説明したのと同様に、下地基板１１は、
一例として、基板５１上にトランジスタ（図示省略）が
形成され、それを覆う層間絶縁膜５２中に配線５３が形
成されたものである。この層間絶縁膜５２上には配線５
３を形成する銅の拡散を防止するための拡散防止層５４
が例えばシリコン窒化膜で形成されている。この下地基
板１１上に層間絶縁膜１２の接続層となる第１の層間絶
縁膜４１を、例えば５００ｎｍの厚さの低誘電率な有機
膜で形成する。ここでは、上記第１の層間絶縁膜４１
に、前記第２の実施の形態で説明した層間絶縁膜４１と
同様の材料を同様の成膜方法で形成して用いる。
【００７２】次に、上記第１の層間絶縁膜４１上に、エ
ッチングストッパ層４２を、例えばシリコン酸化膜を２
５ｎｍの厚さに堆積して形成した。このエッチングスト
ッパ層４２は、後にエッチングによって配線溝を形成す
る際のエッチングストッパとして用いるだけであるた
め、後述する第２の層間絶縁膜４３をエッチングした際
に少なくともエッチングストッパとなる膜厚以上５０ｎ
ｍ未満の膜厚に形成すればよい。したがって、従来の方
法で用いる中間層の厚さ５０ｎｍ程度より薄く形成する
ことが可能になる。上記エッチングストッパ層４２は、
前記第２の実施の形態で説明したのと同様の方法により
成膜される。なおエッチングストッパ層４２を、シリコ
ン窒化膜、シリコン窒化酸化膜もしくは無機ＳＯＧ膜で
形成してもよい。
【００７３】次いで、エッチングストッパ層４２上に層
間絶縁膜１２の配線層となる第２の層間絶縁膜４３を、
例えば３００ｎｍの厚さの低誘電率な有機膜で形成す
る。ここでは、前記第２の実施の形態で説明した第２の
層間絶縁膜４３と同様な材料で同様の成膜方法で形成し
た用いる。
【００７４】このようにして、下地基板１１上に、第１
の層間絶縁膜４１とエッチングストッパ層４２と第２の
層間絶縁膜４３とからなる層間絶縁膜１２を形成した。
【００７５】次に、上記層間絶縁膜１２上に、無機マス
クを形成するための無機膜１３を、例えば３００ｎｍの
厚さのシリコン酸化膜で形成する。この無機膜１３の成
膜方法は前記第２の実施の形態で説明した無機膜１３の
成膜方法と同様である。この無機膜１３は、シリコン酸
化膜の他に、シリコン酸窒化膜、シリコン窒化膜等のシ
リコン系無機絶縁膜で形成することが可能である。
【００７６】次に、上記無機膜１３上に通常のレジスト
塗布技術（例えば回転塗布法）を用いてレジスト膜１４
を成膜する。その後、リソグラフィー技術により、レジ
スト膜１４をパターニングして、配線溝を形成するため
の開口部１５を形成する。上記開口部１５の最小線幅
は、前記第２の実施の形態で説明したように、露光装置
および露光光源を選択することにより０．１０μｍ以下
のパターンを得ることも可能である。
【００７７】続いて、上記レジスト膜１４をエッチング
マスクに用いて、上記無機膜１３を例えば２５０ｎｍの
深さまでエッチングし、配線溝を形成するための第１の
開口パターン１６を形成する。したがって、第１の開口
パターン１６の底部には、５０ｎｍの厚さに無機膜が残
っていることになる。このエッチングは、前記第２の実
施の形態で説明したのと同様の方法で行う。なお、上記
無機膜１３のエッチングでは、エッチング時間を制御す
ることによりエッチング深さを制御した。このときに形
成する第１の開口パターン１６の深さは、エッチング速
度のウエハ面内均一性を考慮して、ウエハ全面で配線間
絶縁膜となる層間絶縁膜１２の上層が露出しないように
決定する必要がある。
【００７８】その後、上記レジスト膜１４を一般的なレ
ジスト除去技術により、例えば酸素プラズマを用いたア
ッシングにより除去する。このアッシングでは、レジス
ト膜１４を除去中、層間絶縁膜１２は無機膜１３に被覆
された状態となっているため、層間絶縁膜１２が有機膜
で形成されていても、上記アッシングによって層間絶縁
膜１２が劣化することはない。
【００７９】次に図３の（２）に示すように、上記無機
膜１３上に通常のレジスト塗布技術（例えば回転塗布
法）を用いてレジスト膜１７を成膜する。その後、リソ
グラフィー技術により、レジスト膜１７をパターニング
して、接続孔を形成するための開口部１８を、例えばレ
ジスト膜１７を平面視的にみて上記第１の開口パターン
１６内に収まるように形成する。上記開口部１８の最小
幅は、前記第２の実施の形態で説明したように、露光装
置および露光光源を選択することにより０．１０μｍ以
下のパターンを得ることも可能である。なお、上記開口
部１８はその一部が第１の開口パターン１６よりはみ出
す状態に形成されても許容される。
【００８０】続いて、上記レジスト膜１７をエッチング
マスクに用いて、上記無機膜１３をエッチングし、第１
の層間絶縁膜４１に接続孔を形成するための第２の開口
パターン１９を、例えば前記第２の実施の形態で説明し
たのと同様の方法により形成する。このようにして、無
機膜１３に配線溝を形成するための第１の開口パターン
１６と接続孔を形成するための第２の開口パターン１９
とが形成され、第２の層間絶縁膜４３上に上記構成の無
機膜１３からなるエッチングマスク２１が形成される。
【００８１】続いて、図３の（３）に示すように、上記
エッチングマスク２１を用いて第２の層間絶縁膜４３、
エッチングストッパ層４２および第１の層間絶縁膜４１
を異方性エッチングし、接続孔２２を形成する。このエ
ッチングでは、まず第２の層間絶縁膜４３をエッチング
する。
【００８２】そのエッチング条件としては、一例とし
て、一般的なＥＣＲプラズマエッチング装置を用い、エ
ッチングガスに、窒素（Ｎ2 ）とヘリウム（Ｈｅ）とを
用い、エッチング条件は、エッチング雰囲気の圧力を１
Ｐａ、マイクロ波電力を１ｋＷ、バイアスＲＦ電力を３
００Ｗに設定する。次いでエッチングストッパ層４２の
エッチングを、一例として、一般的なプラズマエッチン
グ装置を用い、エッチングガスに、オクタフルオロブテ
ン（Ｃ4 Ｆ8 ）とアルゴン（Ａｒ）と一酸化炭素（Ｃ
Ｏ）とを用い、エッチング条件は、エッチング雰囲気の
圧力を６Ｐａ、ＲＦ電力を１．５ｋＷに設定して行う。
上記第２の層間絶縁膜４３のエッチングでは一旦エッチ
ングストッパ層４２によりエッチングが停止されるが、
エッチングストッパ層４２は上記のようなエッチング条
件に変更することでエッチングされる。さらに、第１の
層間絶縁膜４１のエッチングを、一例として、一般的な
ＥＣＲプラズマエッチング装置を用い、第２の層間絶縁
膜４３のエッチング条件と同様なる条件で行う。また、
第２の層間絶縁膜４３および第１の層間絶縁膜４１がエ
ッチングされるのと同時にレジスト膜１７〔前記図２の
（２）参照〕もエッチングされ、第１の層間絶縁膜４１
のエッチングが終了するまでにはエッチングマスク２１
上から完全に除去されるため、レジスト膜１７をアッシ
ングにより除去する必要はない。
【００８３】なお、上記接続孔２２を形成するエッチン
グを一つのエッチング装置で各被エッチング材料に適し
たエッチングガスを選択することにより連続的にエッチ
ングを行うことも可能である。
【００８４】また、上記第１の層間絶縁膜４１と上記第
２の層間絶縁膜４３とは、上記第２の実施の形態では同
種の絶縁材料で形成したが、同一エッチング条件でエッ
チングされる材料であれば、第１の層間絶縁膜４１と第
２の層間絶縁膜４３とを異なる種類の絶縁材料で形成す
ることも可能である。
【００８５】また、第２の層間絶縁膜４３をエッチング
中にレジスト膜１７がエッチング除去されるような場合
には、予めエッチングマスク２１となる無機膜１３の膜
厚を例えば５０ｎｍ程度厚くした３５０ｎｍ程度の厚さ
に形成しておけばよい。
【００８６】さらに、図３の（４）に示すように、異方
性エッチングにより上記エッチングマスク２１を全面エ
ッチバックし、第２の開口パターン１９〔前記図３の
（２）参照〕の周囲のエッチングマスク２１をエッチン
グし、第１の開口パターン１６〔前記図３の（１）参
照〕の形状をエッチングマスク２１の下層にも転写し
て、エッチングマスク２１の全体に配線溝を形成するた
めの第３の開口パターン２３を形成する。このエッチン
グによって、エッチングマスク２１の上層がエッチング
され、エッチングマスク２１は２００ｎｍ程度の厚さに
なる。このエッチングでは、一般的なプラズマエッチン
グ装置を用い、エッチングガスに、オクタフルオロブテ
ン（Ｃ4 Ｆ8 ）とアルゴン（Ａｒ）と一酸化炭素（Ｃ
Ｏ）とを用い、エッチング条件は、エッチング雰囲気の
圧力を６Ｐａ、ＲＦ電力を１．５ｋＷに設定する。
【００８７】次に、図３の（５）に示すように、上記エ
ッチングマスク２１を用いて第２の層間絶縁膜４３を異
方性エッチングし、第２の層間絶縁膜４３に配線溝２４
を形成する。このエッチングでは、一例として、一般的
なＥＣＲプラズマエッチング装置を用い、エッチングガ
スに、窒素（Ｎ2 ）とヘリウム（Ｈｅ）とを用い、エッ
チング条件は、エッチング雰囲気の圧力を１Ｐａ、マイ
クロ波電力を１ｋＷ、バイアスＲＦ電力を３００Ｗに設
定する。
【００８８】その後、接続孔２２の底部の上記拡散防止
層５４をエッチングして、接続孔２２の底部に配線５３
を露出させる。
【００８９】次に、図３の（６）に示すように、スパッ
タリング、蒸着法もしくはＣＶＤ法によって、配線溝２
４および接続孔２２の各内壁に例えば窒化タンタル等か
らなるバリアメタル層３１を、例えば５０ｎｍの厚さに
形成する。その際、バリアメタル層３１は、エッチング
マスク２１上にも成膜される。例えばスパッタリングに
より成膜する場合には、タンタルターゲットを用い、成
膜雰囲気内に窒素ガスを導入することによって、窒化タ
ンタル膜を形成することが可能である。
【００９０】次いで、例えばイオン化スパッタリング法
によって、配線溝２４および接続孔２２の各内壁に、上
記バリアメタル層３１を介してシード層（図示省略）を
形成した後、電解メッキ法によって、配線材料（金
属）、例えば銅を堆積する。その後、例えばＣＭＰによ
って、エッチングマスク２１上の余分な銅およびバリア
メタル層３１を研磨して除去し、配線溝２４内にバリア
メタル層３１を介して銅からなる配線３２を形成し、接
続孔２２内にバリアメタル層３１を介して銅からなるプ
ラグ３３を形成する。その際に、エッチングマスク２１
が研磨ストッパとなるが、エッチングマスク２１の厚さ
によっては、エッチングマスク２１は完全に除去される
ことがある。なお、上記例では、銅を埋め込んだが、配
線材料となる例えばアルミニウムのような他の金属材料
を埋め込んでもよい。
【００９１】図示はしないが、さらに上記層間絶縁膜１
２の形成工程から配線３２およびプラグ３３の形成工程
までを繰り返し行うことによって、多層配線を形成する
ことが可能になる。また、上記配線５３間の層間絶縁膜
５２の部分も、上記同様のプロセスによって、有機材料
で形成することも可能である。
【００９２】上記説明では、半導体素子が形成された下
地基板１１上に層間絶縁膜１２を形成した例を説明した
が、半導体素子が形成されていない基板上に上記説明し
た構成の層間絶縁膜１２、接続孔２２、配線溝２４、配
線３２、プラグ３３等を形成する場合にも上記製造方法
を適用することは可能である。
【００９３】上記図３によって説明した製造方法では、
第１の開口パターン１６と第２の開口パターン１９とを
形成した無機膜１３をエッチングマスク２１として第２
の層間絶縁膜４３をエッチングすることにより、まず接
続孔２２が形成される。そしてエッチングにより第１の
開口パターン１６を転写した第３の開口パターン２３の
みを形成した状態の無機膜１３をエッチングマスク２１
として第２の層間絶縁膜４３をエッチングして配線溝２
４が形成される。上記エッチングでは、エッチングスト
ッパ層４３は、上記配線溝２４を形成するための第２の
層間絶縁膜４３をエッチングするときにエッチングスト
ッパとして機能するのみで十分なため、そのエッチング
ストッパ層４２をエッチングストッパとしての機能を果
たす膜厚以上５０ｎｍ未満の膜厚に形成することが可能
となる。そのため、第１の層間絶縁膜４１と第２の層間
絶縁膜４３との間にエッチングストッパ層４２を形成し
ても、層間絶縁膜１２の全体の実効的な誘電率を大幅に
上昇させることはなく、従来の層間絶縁膜中に無機膜か
らなる中間層を設けたものより誘電率が低いものとな
る。
【００９４】また、無機膜１３に第１の開口パターン１
６を形成する工程および第２の開口パターン１９を形成
する工程でレジストプロセスを用いた際に、そのレジス
トプロセスは層間絶縁膜１２が露出していない状態で行
うことが可能とある。すなわち、無機膜１３に第１の開
口パターン１６を形成する際のレジストプロセスでは、
無機膜１３が層間絶縁膜１２を覆っているため、また無
機膜１３に第２の開口パターン１９を形成する際のレジ
ストプロセスでは、下地に無機膜１３が形成された状態
にあるために、各レジストプロセスの再生処理を行うこ
とができる。
【００９５】上記各実施の形態で説明した上記層間絶縁
膜１２、第１の層間絶縁膜４１、第２の層間絶縁膜４３
は、フッ素樹脂またはキセロゲルで形成することもでき
る。フッ素樹脂の一例としては、フルオロカーボン膜
（例えば環状フッ素樹脂）、テフロン（ＰＴＦＥ）、ア
モルファステフロン〔例えば、デュポン社製：テフロン
ＡＦ（商品名）〕、フッ化アリールエーテルもしくはフ
ッ化ポリイミドを用いることができる。上記キセロゲル
の一例としてはポーラスシリカがある。
【００９６】上記フッ素樹脂を成膜するには、回転塗布
装置により上記フッ素樹脂の前駆体を塗布し、その後、
３００℃〜４５０℃でキュアする。なお、フッ素化アモ
ルファスカーボン等の材料はアセチレン（Ｃ2 Ｈ2 ）、
フルオロカーボンガス〔例えばオクタフルオロブテン
（Ｃ4 Ｆ8 ）〕をプロセスガスに用いたプラズマＣＶＤ
法により成膜することが可能である。この場合も成膜後
に３００℃〜４５０℃でキュアする。なお、上記アモル
ファステフロンはテフロンＡＦに限定されることはな
く、下記の化学式（１）に示す構造を有するものであれ
ば何でもよい。
【００９７】
【化１】
【００９８】上記第２の層間絶縁膜４３としては、シク
ロポリマライズドフロリネーテッドポリマー系樹脂〔例
えばサイトップ（商品名）〕を用いることも可能であ
る。シクロポリマライズドフロリネーテッドポリマー系
樹脂は上記サイトップに限定されることはなく、下記の
化学式（２）に示す構造を有するものであれば何でもよ
い。
【００９９】
【化２】
【０１００】上記第２の層間絶縁膜４３としては、フッ
化ポリアリルエーテル系樹脂〔例えばＦＬＡＲＥ（商品
名）〕を用いることも可能である。フッ化ポリアリルエ
ーテル系樹脂は上記ＦＬＡＲＥに限定されることはな
く、下記の化学式（３）に示す構造を有するものであれ
ば何でもよい。
【０１０１】
【化３】
【０１０２】また、上記第２の層間絶縁膜４３に上記キ
セロゲルを用いる場合には、一例として、ナノグラス社
が開発したＮａｎｏｐｏｒｏｕｓ Ｓｉｌｉｃａを、同
社が開発した回転塗布装置を用いて成膜を行った。上記
Ｎａｎｏｐｏｒｏｕｓ Ｓｉｌｉｃａはポーラスシリカ
の１種で、本発明で用いることができるキセロゲルは、
上記Ｎａｎｏｐｏｒｏｕｓ Ｓｉｌｉｃａに限定される
ことはない。すなわち、芳香族などの比較的高分子のア
ルキル基を有するシラノール樹脂を基板上に塗布し、そ
れをゲル化させ、シランカップリング剤もしくは水素化
処理を用いて疎水化処理を行って形成したものであれ
ば、どのようなキセロゲルであっても適用することがで
きる。
【０１０３】本発明の製造方法により多層配線を形成す
る場合、上記第１〜第３の実施の形態で説明した製造方
法のうちの複数を組み合わせて、多層配線を形成するこ
とも可能である。
【０１０４】
【発明の効果】以上、説明したように本発明によれば、
配線溝を形成するための第１の開口パターンと接続孔を
形成するための第２の開口パターンとを１層の無機膜に
形成し、それをエッチングマスクとして用いて層間絶縁
膜に配線溝と接続孔とを形成するので、従来のように接
続孔を形成する際のエッチングマスクとして機能する中
間層を設ける必要がない。よって、中間層を形成する工
程が削減できる。また従来の方法と比較して層間絶縁膜
中に中間層を形成していないので層間絶縁膜の実効的な
誘電率を低減することができる。
【０１０５】また、層間絶縁膜を第１および第２の層間
絶縁膜で形成し、その間にエッチングストッパ層を設け
た製造方法によれば、エッチングストッパ層により配線
溝を確実に所定の深さに形成することが可能になる。ま
たこのエッチングストッパ層はエッチングストッパとし
ての機能のみを有していればよいので、従来のエッチン
グマスクとしての機能を有する中間層よりも薄く形成す
ることができる。そのため、層間絶縁膜の実効的な誘電
率を低減することができる。
【０１０６】また、第１の開口パターンおよび第２の開
口パターンを形成する工程でレジストプロセスを用いた
際に、レジストプロセス中は無機膜に層間絶縁膜が被覆
されているので、各レジストプロセスの再生処理を行う
ことが可能になる。その結果、歩留りを向上が図れる。
【０１０７】よって、層間絶縁膜の実効的な誘電率を低
減しつつ、デュアルダマシン構造を従来の製造方法より
も工程数を削減して、歩留り良く、安価に形成すること
が可能になる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法に係わる第１の
実施の形態を示す製造工程図である。
【図２】本発明の半導体装置の製造方法に係わる第２の
実施の形態を示す製造工程図である。
【図３】本発明の半導体装置の製造方法に係わる第３の
実施の形態を示す製造工程図である。
【図４】従来の技術を説明する製造工程図である。
【符号の説明】
１２…層間絶縁膜、１３…無機膜、１６…第１の開口パ
ターン、１９…第２の開口パターン、２１…エッチング
マスク、２２…接続孔、２４…配線溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田口 充 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5F033 HH08 HH11 HH32 JJ08 JJ11 JJ32 MM02 MM12 MM13 NN06 NN07 PP06 PP15 PP17 PP19 PP27 QQ09 QQ12 QQ16 QQ25 QQ28 QQ31 QQ37 QQ48 RR04 RR06 RR08 RR09 RR21 RR22 RR24 SS01 SS11 SS15 SS22 TT04 WW02 XX24 XX33 5F058 AA10 AC10 AD02 AD05 AD06 AF04 AG01 AH02 AH10

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 層間絶縁膜を備えた半導体装置の製造方
    法において、 前記層間絶縁膜上に該層間絶縁膜をエッチングする際の
    エッチングマスクとなる無機膜を形成する工程と、 前記無機膜の上層に、前記層間絶縁膜に配線溝を形成す
    るための第１の開口パターンを形成する工程と、 前記無機膜に、前記層間絶縁膜に接続孔を形成するため
    の第２の開口パターンを前記第１の開口パターンに少な
    くとも一部が重なるように形成する工程とを備えたこと
    を特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記第１の開口パターンと前記第２の開
    口パターンとを形成した前記無機膜をエッチングマスク
    に用いて、前記層間絶縁膜に接続孔を形成する工程と、 前記無機膜をエッチングして前記第１の開口パターンを
    転写した第３の開口パターンのみを形成した状態にする
    工程と、 前記第３の開口パターンを形成した無機膜をエッチング
    マスクに用いて、前記層間絶縁膜に配線溝を形成する工
    程とを備えたことを特徴とする請求項１記載の半導体装
    置の製造方法。
  3. 【請求項３】 前記層間絶縁膜は有機材料もしくはキセ
    ロゲルで形成することを特徴とする請求項１記載の半導
    体装置の製造方法。
  4. 【請求項４】 前記層間絶縁膜は有機材料もしくはキセ
    ロゲルで形成することを特徴とする請求項２記載の半導
    体装置の製造方法。
  5. 【請求項５】 前記層間絶縁膜は、第１の層間絶縁膜を
    形成する工程と、 前記第１の層間絶縁膜上に絶縁膜からなるエッチングス
    トッパ層を形成する工程と、 前記エッチングストッパ層上に第２の層間絶縁膜を形成
    する工程とを行うことにより形成され、 前記エッチングストッパ層は前記エッチングマスクとな
    る無機膜と同種の材料で形成されることを特徴とする請
    求項１記載の半導体装置の製造方法。
  6. 【請求項６】 前記第１の開口パターンと前記第２の開
    口パターンとを形成した前記無機膜をエッチングマスク
    に用いて、前記第２の層間絶縁膜に孔を形成する工程
    と、 エッチングにより、前記無機膜をエッチングして前記第
    １の開口パターンを転写した第３の開口パターンのみを
    形成した状態にするとともに、前記孔の底部の前記エッ
    チングストッパ層をエッチングして開口部を形成する工
    程と、 前記第３の開口パターンのみを形成した無機膜をエッチ
    ングマスクに用いて、前記第２の層間絶縁膜に配線溝を
    形成するとともに、前記第１の層間絶縁膜に接続孔を形
    成する工程とを備えたことを特徴とする請求項５記載の
    半導体装置の製造方法。
  7. 【請求項７】 前記第１の開口パターンと前記第２の開
    口パターンとを形成した前記無機膜をエッチングマスク
    に用いて、前記第２の層間絶縁膜から前記第１の層間絶
    縁膜にかけて接続孔を形成する工程と、 エッチングにより、前記無機膜をエッチングして前記第
    １の開口パターンを転写した第３の開口パターンのみを
    形成した状態にする工程と、 前記第３の開口パターンのみを形成した無機膜をエッチ
    ングマスクに用いて、前記第２の層間絶縁膜に配線溝を
    形成する工程とを備えたことを特徴とする請求項５記載
    の半導体装置の製造方法。
  8. 【請求項８】 前記エッチングストッパ層は第２の層間
    絶縁膜をエッチングした際にエッチングストッパとなる
    膜厚以上５０ｎｍ未満の膜厚に形成されることを特徴と
    する請求項５記載の半導体装置の製造方法。
  9. 【請求項９】 前記エッチングストッパ層は第２の層間
    絶縁膜をエッチングした際にエッチングストッパとなる
    膜厚以上５０ｎｍ未満の膜厚に形成されることを特徴と
    する請求項６記載の半導体装置の製造方法。
  10. 【請求項１０】 前記エッチングストッパ層は第２の層
    間絶縁膜をエッチングした際にエッチングストッパとな
    る膜厚以上５０ｎｍ未満の膜厚に形成されることを特徴
    とする請求項７記載の半導体装置の製造方法。
  11. 【請求項１１】 前記第１の層間絶縁膜および第２の層
    間絶縁膜は有機材料もしくはキセロゲルで形成すること
    を特徴とする請求項５記載の半導体装置の製造方法。
  12. 【請求項１２】 前記第１の層間絶縁膜および第２の層
    間絶縁膜は有機材料もしくはキセロゲルで形成すること
    を特徴とする請求項６記載の半導体装置の製造方法。
  13. 【請求項１３】 前記第１の層間絶縁膜および第２の層
    間絶縁膜は有機材料もしくはキセロゲルで形成すること
    を特徴とする請求項７記載の半導体装置の製造方法。
JP11181229A 1999-03-29 1999-06-28 半導体装置の製造方法 Abandoned JP2000349152A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11181229A JP2000349152A (ja) 1999-03-29 1999-06-28 半導体装置の製造方法
TW089105054A TW460976B (en) 1999-03-29 2000-03-20 Method of manufacturing a semiconductor device
US09/533,726 US6333258B1 (en) 1999-03-29 2000-03-23 Method of manufacturing a semiconductor device
KR1020000016037A KR100717695B1 (ko) 1999-03-29 2000-03-29 반도체 장치 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8513899 1999-03-29
JP11-85138 1999-03-29
JP11181229A JP2000349152A (ja) 1999-03-29 1999-06-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000349152A true JP2000349152A (ja) 2000-12-15

Family

ID=26426165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11181229A Abandoned JP2000349152A (ja) 1999-03-29 1999-06-28 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6333258B1 (ja)
JP (1) JP2000349152A (ja)
KR (1) KR100717695B1 (ja)
TW (1) TW460976B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379530B1 (ko) * 2000-12-29 2003-04-10 주식회사 하이닉스반도체 반도체 소자의 듀얼 다마신 형성방법
KR100395663B1 (ko) * 2001-09-13 2003-08-25 주성엔지니어링(주) ＳｉＬＫ 이중 다마신 공정
KR100434511B1 (ko) * 2002-08-12 2004-06-05 삼성전자주식회사 다마신 배선을 이용한 반도체 소자의 제조방법
JP2006156768A (ja) * 2004-11-30 2006-06-15 Anritsu Corp 半導体装置の製造方法および半導体装置
JPWO2007078011A1 (ja) * 2006-01-06 2009-06-11 日本電気株式会社 多層配線の製造方法と多層配線構造
CN102263058A (zh) * 2006-06-12 2011-11-30 瑞萨电子株式会社 半导体装置的制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015499A1 (en) * 2000-02-23 2001-08-23 Hiroshi Yuasa Semiconductor device and method for fabricating the same
US6395632B1 (en) * 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making
JP2002170885A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置の製造方法
US20040134608A1 (en) * 2001-05-17 2004-07-15 Lynn Forester Layered hard mask and dielectric materials and method therefor
KR100796756B1 (ko) * 2001-11-12 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4164643B2 (ja) * 2002-07-17 2008-10-15 日本ゼオン株式会社 ドライエッチング方法及びパーフルオロ−２−ペンチンの製造方法
US6809028B2 (en) * 2002-10-29 2004-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Chemistry for liner removal in a dual damascene process
JP5040913B2 (ja) * 2006-03-31 2012-10-03 富士通セミコンダクター株式会社 半導体装置の製造方法
US9601367B2 (en) * 2013-03-25 2017-03-21 International Business Machines Corporation Interconnect level structures for confining stitch-induced via structures
CN108054135B (zh) * 2017-11-10 2020-09-01 上海华力微电子有限公司 接触孔的金属连接结构及其制造方法
CN111584725A (zh) * 2020-05-15 2020-08-25 武汉华星光电半导体显示技术有限公司 Oled的面板及其制造方法
KR20220006686A (ko) * 2020-07-08 2022-01-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3462225B2 (ja) * 1992-08-21 2003-11-05 株式会社デンソー 半導体ヨーレイトセンサ
JPH06100184A (ja) * 1992-09-24 1994-04-12 Fuji Xerox Co Ltd 画像形成装置のトレイ装置
JP3411314B2 (ja) * 1992-10-14 2003-05-26 株式会社ゼクセルヴァレオクライメートコントロール 自動車用空調装置のインテークドア駆動制御装置
JPH06127089A (ja) * 1992-10-20 1994-05-10 Brother Ind Ltd 画像形成装置
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US6066569A (en) * 1997-09-30 2000-05-23 Siemens Aktiengesellschaft Dual damascene process for metal layers and organic intermetal layers
US6127258A (en) * 1998-06-25 2000-10-03 Motorola Inc. Method for forming a semiconductor device
US6127089A (en) * 1998-08-28 2000-10-03 Advanced Micro Devices, Inc. Interconnect structure with low k dielectric materials and method of making the same with single and dual damascene techniques

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379530B1 (ko) * 2000-12-29 2003-04-10 주식회사 하이닉스반도체 반도체 소자의 듀얼 다마신 형성방법
KR100395663B1 (ko) * 2001-09-13 2003-08-25 주성엔지니어링(주) ＳｉＬＫ 이중 다마신 공정
KR100434511B1 (ko) * 2002-08-12 2004-06-05 삼성전자주식회사 다마신 배선을 이용한 반도체 소자의 제조방법
JP2006156768A (ja) * 2004-11-30 2006-06-15 Anritsu Corp 半導体装置の製造方法および半導体装置
JPWO2007078011A1 (ja) * 2006-01-06 2009-06-11 日本電気株式会社 多層配線の製造方法と多層配線構造
CN102263058A (zh) * 2006-06-12 2011-11-30 瑞萨电子株式会社 半导体装置的制造方法

Also Published As

Publication number Publication date
TW460976B (en) 2001-10-21
KR20010006899A (ko) 2001-01-26
US6333258B1 (en) 2001-12-25
KR100717695B1 (ko) 2007-05-11

Similar Documents

Publication Publication Date Title
US6358842B1 (en) Method to form damascene interconnects with sidewall passivation to protect organic dielectrics
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
JP4763600B2 (ja) エッチング・パターンを形成する方法及びデュアル・ダマシン相互接続構造体を形成する方法
US5916823A (en) Method for making dual damascene contact
JP2000349152A (ja) 半導体装置の製造方法
JP3501280B2 (ja) 半導体装置の製造方法
US6376366B1 (en) Partial hard mask open process for hard mask dual damascene etch
US6333558B1 (en) Semiconductor device and method for fabricating the same
US6187663B1 (en) Method of optimizing device performance via use of copper damascene structures, and HSQ/FSG, hybrid low dielectric constant materials
JP2001077196A (ja) 半導体装置の製造方法
WO2003081665A1 (fr) Procede de production de dispositif semi-conducteur et dispositif semi-conducteur
US20020094698A1 (en) Solution to black diamond film delamination problem
JP2001044189A (ja) 半導体装置の製造方法
US7129159B2 (en) Integrated dual damascene RIE process with organic patterning layer
JP2004063859A (ja) 半導体装置の製造方法
US7022582B2 (en) Microelectronic process and structure
EP0875928B1 (en) Metallization in semiconductor devices
KR100333382B1 (ko) 반도체 장치의 다층금속배선 형성방법
JP2004055781A (ja) 半導体装置の製造方法
JP4207303B2 (ja) 半導体装置およびその製造方法
JP2004119950A (ja) 半導体装置の製造方法
US7192880B2 (en) Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching
JP2003179139A (ja) ポリマー内でのビア形成
JP2005005697A (ja) 半導体装置の製造方法
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080414

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20080827