KR20080010537A - 미세 패턴 형성 방법 - Google Patents

미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20080010537A
KR20080010537A KR1020060070629A KR20060070629A KR20080010537A KR 20080010537 A KR20080010537 A KR 20080010537A KR 1020060070629 A KR1020060070629 A KR 1020060070629A KR 20060070629 A KR20060070629 A KR 20060070629A KR 20080010537 A KR20080010537 A KR 20080010537A
Authority
KR
South Korea
Prior art keywords
pattern
conductive film
film
electrical barrier
forming
Prior art date
Application number
KR1020060070629A
Other languages
English (en)
Inventor
임종흔
홍창기
윤보언
윤성규
한상엽
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060070629A priority Critical patent/KR20080010537A/ko
Publication of KR20080010537A publication Critical patent/KR20080010537A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

미세한 도전막 패턴을 형성하는 방법에 있어서, 기판 상에 도전막을 형성하고, 상기 도전막 상에 상기 도전막을 부분적으로 노출시키는 전기 차단막 패턴을 형성한다. 상기 노출된 도전막 부위를 전기화학적 기계적 연마 공정을 수행함으로써 제거하여 도전막 패턴을 형성한다. 여기에서, 상기 전기 차단막 패턴이 상기 도전막 상에 임프린트(imprint) 방법으로 형성됨으로써, 이후 형성되는 도전막 패턴이 왜곡 없이 미세한 선폭을 가질 수 있다.

Description

미세 패턴 형성 방법{Method of forming a fine pattern}
도 1 내지 도 6은 본 발명의 바람직한 일 실시예에 따른 미세 패턴 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.
도 7은 도 6에서 설명된 전기화학적 기계적 연마 공정을 수행하기 위한 전기화학적 기계적 연마 장치를 설명하기 위한 개략적인 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 마스터 102 : 고분자 몰드막
104 : 스탬프 106 : 전기 차단물
108 : 전기 차단막 패턴 200 : 반도체 기판
202 : 연마 저지막 204 : 도전막
206 : 도전막 패턴 300 : 회전 테이블
302 : 연마 패드 304 : 연마 헤드
206 : 슬러리 공급부
본 발명은 패턴 형성 방법에 관한 것이다. 보다 상세하게는, 미세한 도전막 패턴의 형성 방법에 관한 것이다.
급속도로 발전하는 정보화 사회에 있어서, 대량의 정보를 보다 빠르게 처리하기 위해 전송 속도가 높은 고집적 소자가 요구되고 있다. 고집적 반도체 소자를 제조하기 위해서 반도체 소자의 디자인 룰(design rule)은 급속도로 줄어들고 있다. 따라서, 반도체 소자는 더욱 미세해진 패턴(fine pattern)을 요구하고 있다.
이와 같은 미세 회로 공정 기술의 발달은 일정한 칩(chip) 면적에 보다 많은 회로의 집적을 가능하게 하여 칩의 고집적화 및 대용량화는 물론이고 지연 시간의 단축을 통한 처리 능력의 향상을 가져오게 하였다.
이러한 미세 회로 공정에 있어 가장 기본적인 기술은 사진 기술이며, 상기 사진 기술은 빛을 이용한 포토리소그래피(Photolithography), 전자 빔리소그래피(Electron beam lithography) 및 X-선리소그래피(X-ray lithography)로 분류된다.
기존의 포토리소그래피나 전자 빔리소그래피 등의 방법으로 미세 공정을 할 경우에 근접하여 밀집된 패턴을 정확하게 정의할 수 없어 근접 효과(Proximity effect)가 발생하게 된다. 100nm이하의 미세 패턴을 근접시켜 형성하기 위해서는 기존의 사진 공정에서 위상 반전 마스크(Phase Shifting Mask : PSM), OAI(Off-Axis Illumination) 및 OPC(Optical Proximity Correction) 등의 방법을 적용하는 방법이 사용되고 있다.
그러나, 상기와 같이 사진 공정을 사용하는 경우, 왜곡을 갖는 미세 패턴들이 형성되어 목적하는 미세 패턴을 형성할 수 없다. 또한, 상기 사진 공정은 여전 히 100nm이하 미세 패턴의 형성이 용이하지 않다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 패턴의 왜곡이 발생하지 않으면서 100nm이하의 미세 패턴을 형성하기 위한 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 패턴 형성 방법에 있어서, 도전막이 형성된 기판을 마련한다. 상기 도전막 상에 상기 도전막을 부분적으로 노출시키는 전기 차단막 패턴을 형성한다. 상기 노출된 도전막 부위를 전기화학적 기계적 연마 공정(Electrochemical mechanical polishing process)을 수행함으로써 제거하여 도전막 패턴을 형성한다.
본 발명의 일 실시예에 따르면, 상기 전기 차단막 패턴은 알칸티올(Alkanethiol)을 포함하며, 상기 알칸티올이 단층(monolayer) 또는 다층(multilayer)으로 코팅될 수 있다. 상기 도전막 상에 전기 차단막 패턴은, 소정의 패턴을 갖는 마스터 상에 고분자 몰드막을 형성하고, 상기 고분자 몰드막을 경화시켜 상기 패턴과 대응되는 패턴을 갖는 스탬프를 형성하며, 상기 스탬프의 프로파일을 따라 전기 차단막을 코팅하고, 상기 전기 차단막이 코팅된 스탬프 패턴을 도전막 표면에 접촉시켜, 상기 스탬프 패턴의 도출된 부위에 코팅된 전기 차단막이 상기 도전막 표면에 인쇄함으로써 형성될 수 있다. 상기 고분자 몰드막은 PDMS(Polydimethylsiloxane)을 포함할 수 있다.
상기와 같은 본 발명에 따르면, 스탬프에 코팅된 전기 차단막 패턴을 식각 마스크로 이용함으로써 미세한 선폭을 갖는 도전막 패턴을 형성할 수 있으며, 전기화학적 기계적 연마 공정을 이용함으로써 종래의 사진 기술로 인하여 발생하던 패턴 왜곡을 미연에 억제할 수 있다.
이하, 본 발명에 따른 바람직한 실시예에 따른 패턴 형성 방법에 대해 상세하게 설명하면 다음과 같다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 패턴 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.
도 1을 참조하면, 요철을 갖는 마스터(master, 100) 상에, 상기 마스터(100)를 완전하게 매립하도록 고분자 몰드막(102)을 형성한다.
이때, 상기 마스터(100)에 고분자 몰드막(102)을 붓는 동안, 상기 고분자 몰드막(102) 내에 기포가 발생할 수 있으므로 진공 펌프를 이용하여 상기 고분자 몰드막(102) 내 기포를 제거한다.
한편, 상기 마스터(100)의 요철의 형상은 이후 목적하는 패턴과는 대응되는 형상을 갖는다. 또한, 상기 마스터(100)는 실리콘(silicon) 또는 석영(quartz)으로 이루어질 수 있다.
상기 고분자 몰드막(102)은 PDMS(polydimethylsiloxane)을 포함할 수 있다. 상기 PDMS는 유연하며 열경화성을 가지며, 상기 PDMS는 유리 전이 온도(Tg)가 낮아서 상온에서 액상이며 가교를 하면 고상이 되는 특성을 가진다.
도 2를 참조하면, 상기 마스터(100) 상에 형성된 고분자 몰드막(102)을 가열하여, 상기 고분자 몰드막(102)을 경화시킴으로써 스탬프(stamp, 104)를 형성한다. 상기 스탬프(104)는 상기 마스터(100) 요철과 대응되는 패턴을 갖는다.
이때, 상기 고분자 몰드막(102)으로 PDMS을 사용하는 경우, 상기 PDMS와 백금계 촉매를 혼합한 재료를 마스터(100)의 요철 표면에 붓고 가열하여 경화시킨다. 여기에서, 상기 백금계의 촉매는 이후 PDMS의 경화를 돕는 기능을 수행한다.
이후 상세하게 도시되어 있지는 않지만, 상기 경화된 스탬프(104)를 상기 마스터(100)로부터 분리시킨다. 상기 분리된 스탬프(104)는 유연하여, 유기 기판에 고정시켜 사용한다.
도 3을 참조하면, 상기 스탬프(104)의 프로파일을 따라 전기 차단물(106)을 코팅한다.
상기 전기 차단물(106)은 전기화학적 기계적 연마 공정을 수행하는 동안 전기를 차단하는 기능을 한다. 이에 대한 설명은 이후에 자세하게 하기로 한다.
이러한 전기 차단물(106)의 예로써는 알칸티올(Alkanethiol)을 들 수 있으며, 상기 알칸티올을 단층(mono layer) 또는 다층(multiple layer)으로 코팅하여 전기 차단물(106)을 형성할 수 있다.
도 4를 참조하면, 반도체 기판(200) 상에 도전막(204)을 형성한다.
이때, 상기 반도체 기판(200) 상에는 다수의 하부 패턴들(도시되지 않음)이 형성될 수 있으며, 상기 도전막(204)을 형성하기 이전에 연마 저지막(202)을 더 형성할 수 있다.
상기 연마 저지막(202)은 이후 도전막(204)에 대하여 전기화학적 기계적 연마 공정을 수행하는 동안 하부의 패턴들 또는 반도체 기판(200)이 손상되는 것을 억제하기 위하여 형성되는 막이다.
본 실시예에서는 상기 금속막으로 구리막(Cu)을 사용하고, 상기 연마 저지막(202)으로 티타늄 질화막(TiN)을 사용한다.
도 5를 참조하면, 상기 전기 차단물(106)이 코팅된 스탬프(104)를 상기 금속막 표면에 접촉시켜, 상기 금속막 상에 상기 금속막을 부분적으로 노출시키는 전기 차단막 패턴(108)을 형성한다.
보다 상세하게 설명하면, 상기 스탬프(104)는 상기 마스터(100)의 요철과 대응되는 패턴을 가지고 있어, 상기 스탬프(104)의 패턴 중에서 도출된 부위에 형성된 전기 차단물(106)이 상기 금속막과 접촉하게 된다. 따라서, 상기 도전막(204) 표면 상에 상기 도전막(204)을 부분적으로 노출시키도록 전기 차단물(106)이 인쇄(imprint)된다. 상기 도전막(204) 표면 상에 인쇄된 전기 차단물(106)로부터 용매가 기화되어 제거되고, 상기 전기 차단물(106)로부터 전기 차단막 패턴(108)이 형성된다.
도 6을 참조하면, 상기 전기 차단막 패턴(108) 및 도전막(204)이 형성된 반도체 기판(200)을 전기화학적 기계적 연마 공정을 수행한다.
여기에서 상기 전기화학적 기계적 연마 공정에 대하여 간략하게 설명하면, 상기 전기화학적 기계적 연마 공정은 기존의 화학 기계적 연마 공정에서의 기계적 연마는 감소시키고 전기화학적 분해 연마에 의해 반도체 기판(200) 표면 상에 형성된 도전성 물질을 제거하는데 사용되는 기술이다. 상기 전기화학적 기계적 연마 공정에 대하여 이후에 자세하게 설명하기로 한다.
상기 전기화학적 기계적 연마 공정을 수행하는 동안, 전기 차단막 패턴(108)이 형성된 도전막(204) 부위는 상기 전기 차단막 패턴(108)에 의해 상기 전기화학적 기계적 연마 공정을 수행하는 동안 거의 손상되지 않는다. 반면에, 상기 전기 차단막 패턴(108)에 의해 노출된 도전막(204)은 전기화학적 기계적 연마 공정을 수행하는 동안 제거된다. 따라서, 상기 식각 저지막 상에는 도전막 패턴(206)이 형성된다.
도시되지는 않았지만, 상기 도전막 패턴(206)이 형성된 반도체 기판(200)을 세정하는데, 상기 세정 공정동안 상기 전기 차단막 패턴(108)이 제거될 수 있다.
이때, 상기 도전막 패턴(206)은 마스터(100)가 갖는 패턴과 대응되도록 형성된다. 즉, 상기 도전막 패턴(206)의 도출된 부위는 마스터(100) 패턴의 오목한 부위이며, 도전막 패턴(206)의 오목한 부위는 마스터(100) 패턴의 도출된 부위가 된다.
이로써, 상기 미세한 도전막 패턴(206)을 형성함에 있어서, 임프린트 방법으로 전기 차단막 패턴(108)을 형성하고, 상기 전기 차단막 패턴(108)을 식각 마스크로 사용하여 전기화학적 기계적 연마 공정을 수행함으로써, 미세한 패턴을 패턴의 왜곡 없이 형성할 수 있다.
이하, 상기 전기화학적 기계적 연마 공정을 수행하기 위한 전기화학적 기계적 연마 장치를 설명하기로 한다.
도 7은 도 6에서 설명된 전기화학적 기계적 연마 공정을 수행하기 위한 전기화학적 기계적 연마 장치를 설명하기 위한 개략적인 단면도이다.
도 7을 참조하면, 전기화학적 기계적 연마 장치는, 반도체 기판(200)의 연마면을 연마하기 위한 연마 패드(302)가 부착된 회전 테이블(300)과, 상기 반도체 기판(200)을 파지하고 회전시키기 위한 연마 헤드(304)와, 상기 연마 공정 동안 반도체 기판(200)과 연마 패드(302) 사이에 슬러리를 공급하기 위한 슬러리 공급부(306)를 포함한다.
본 실시예에서 반도체 기판(200)의 연마면은 도전막이다. 보다 상세하게, 도 5에서 설명한 것과 같이 반도체 기판(200) 상에는 하부 패턴들이 형성될 수 있으며, 상기 도전막 하부에는 식각 저지막이 형성될 수 있다. 상기 도전막 상부에는 상기 도전막을 부분적으로 노출시키는 전기 차단막 패턴이 형성되어 있다.
회전 테이블(300)은 반도체 기판(200)의 연마면보다 넓은 원반 형상을 가지며, 상부면에 원형 연마 패드(302)가 접착제에 의해 부착되어 있다. 상기 연마 패드(302)의 표면에는 슬러리 공급부(306)로부터 제공되는 슬러리의 유동을 위한 다수의 그루브(groove, 도시되지 않음)들이 동심원 상으로 형성되어 있으며, 상기 슬러리를 수용하기 위한 미공들(도시되지 않음)이 형성되어 있다.
상기 회전 테이블(300) 하부에는 상기 회전 테이블(300)을 회전시키기 위한 구동력을 제공하기 위한 구동 장치가 회전축에 의해 연결되어 있다. 또한, 상기 회전 테이블(300)은 바이어스를 인가받기 위하여 전원이 연결되어 있다.
연마 헤드(304)는 웨이퍼의 연마면이 연마 패드(302)를 향하도록 반도체 기판(200)을 파지하고, 반도체 기판(200)의 연마 공정 도중에는 반도체 기판(200)의 연마면이 연마 패드(302)와 접촉하도록 반도체 기판(200)을 하강시키고, 회전시킨 다.
이때, 전기화학적 기계적 연마 장치의 연마 헤드(304)는 화학적 기계적 연마 장치의 연마 헤드(304)와는 다르게, 공기압에 의해 연마 헤드(304)를 연마 패드(302)로 가압하지 않는다. 따라서, 전기화학적 기계적 연마는 화학적 기계적 연마보다 기계적 연마가 적게 수행된다.
또한, 상기 연마 헤드(304)는 상기 회전 테이블(300)로 인가되는 바이어스와 반대의 바이어스가 인가되도록 전원과 연결된다.
예컨대, 상기 회전 테이블(300)로 음의 바이어스가 인가되고, 연마 헤드(304)로 양의 바이어스 인가될 수 있다. 이로써, 상기 연마 헤드(304)에 파지된 반도체 기판(200)의 연마면은 상기 바이어스에 의해 전기화학적 연마된다. 이때, 상기 연마면은 도전막이며, 상기 도전막은 전기 차단막 패턴에 부분적으로 노출되어 있다. 따라서, 연마되는 부분은 전기 차단막 패턴에 의해 노출된 도전막만 선택적으로 연마될 수 있다.
슬러리 공급부(306)는 상기 반도체 기판(200)을 연마하는 동안 상기 반도체 기판(200)과 연마 패드(302) 사이에 슬러리를 공급한다. 상기 공급된 슬러리는 상기 연마 패드(302)의 미공들에 수용되며, 연마 패드(302)의 회전에 의해 상기 반도체 기판(200)과 연마 패드(302) 사이로 공급된다.
이때, 상기 슬러리는 연마제와 첨가제로 이루어져 있다. 보다 상세하게 설명하면, 상기 연마제는 공정을 수행하는 동안 기계적 연마를 위한 미세 입자들로 이루어져 있으며, 첨가제는 화학적 연마를 위하여 산 또는 염기를 포함한다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 임프린트 방법 및 전기화학적 기계적 연마 공정을 수행함으로써 미세한 패턴을 패턴의 왜곡 없이 형성할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (4)

  1. 도전막이 형성된 기판을 마련하는 단계;
    상기 도전막 상에 상기 도전막을 부분적으로 노출시키는 전기 차단막 패턴을 형성하는 단계; 및
    상기 노출된 도전막 부위를 전기화학적 기계적 연마 공정(Electrochemical mechanical polishing process)을 수행함으로써 제거하여 도전막 패턴을 형성하는 단계를 포함하는 패턴 형성 방법.
  2. 제1항에 있어서, 상기 전기 차단막 패턴은 알칸티올(Alkanethiol)을 포함하며, 상기 알칸티올이 단층(monolayer) 또는 다층(multilayer)으로 코팅되어 있는 것을 특징으로 하는 패턴 형성 방법.
  3. 제1항에 있어서, 상기 도전막 상에 전기 차단막 패턴을 형성하는 단계는,
    소정의 패턴을 갖는 마스터(master) 상에 고분자 몰드막을 형성하는 단계;
    상기 고분자 몰드막을 경화시켜 상기 패턴과 대응되는 패턴을 갖는 스탬프(stamp)를 형성하는 단계;
    상기 스탬프의 프로파일을 따라 전기 차단막을 코팅하는 단계; 및
    상기 전기 차단막이 코팅된 스탬프를 도전막 표면에 접촉시켜, 상기 스탬프 패턴의 도출된 부위에 코팅된 전기 차단막이 상기 도전막 표면에 인쇄(imprint)되 는 단계를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  4. 제3항에 있어서, 상기 고분자 몰드막은 PDMS(Polydimethylsiloxane)을 포함하는 것을 특징으로 하는 패턴 형성 방법.
KR1020060070629A 2006-07-27 2006-07-27 미세 패턴 형성 방법 KR20080010537A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060070629A KR20080010537A (ko) 2006-07-27 2006-07-27 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060070629A KR20080010537A (ko) 2006-07-27 2006-07-27 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20080010537A true KR20080010537A (ko) 2008-01-31

Family

ID=39222516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060070629A KR20080010537A (ko) 2006-07-27 2006-07-27 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20080010537A (ko)

Similar Documents

Publication Publication Date Title
CN1960855B (zh) Uv刻印用的柔顺性的硬质模板
KR101336274B1 (ko) 정렬 및 피처 성형에 관해 유연도가 증가된 나노 임프린트 기술
JP2004071587A (ja) スタンパとスタンパを用いたパターン転写方法及び転写パターンによる構造体の形成方法
TW201126573A (en) Pattern forming method and pattern forming apparatus
US9378974B2 (en) Method for chemical polishing and planarization
CN107168010B (zh) 光刻掩膜版的制造方法
KR101345280B1 (ko) 패턴형성용 레진 조성물 및 이를 이용하는 인-플레인프린팅 공정방법
JP4939994B2 (ja) パターン形成方法及び半導体装置の製造方法
KR20080025818A (ko) 하드 마스크 형성 방법
US8946866B2 (en) Microelectronic substrate having removable edge extension element
KR20080010537A (ko) 미세 패턴 형성 방법
JP2009509349A5 (ko)
WO2021015893A1 (en) Method for planarization of spin-on and cvd-deposited organic films
US20100021848A1 (en) Method for forming pattern and method for manufacturing semiconductor device
JP2010118501A (ja) 半導体装置の製造方法
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
JP2001350269A (ja) 半田印刷用マスクの製造方法
KR101165471B1 (ko) 인쇄판 및 이의 제조 방법
US20060127820A1 (en) Method for forming photoresist pattern and method for triming photoresist pattern
JP2004103969A (ja) 導電性パターン基板の製造方法
CN117912938A (zh) 一种双重图形化的方法、半导体器件及电子设备
CN113169045A (zh) 微细图案成形方法、压印用模具制造方法及压印用模具、以及光学设备
KR20090122649A (ko) 반도체 소자 패턴의 해상도 향상 방법
CN112530794A (zh) 一种光刻方法、半导体器件及其制作方法
JP2005216961A (ja) 半導体表面の平坦化方法及び半導体ウェハの製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination