JP4789620B2 - パターン形成方法及び半導体装置の製造方法 - Google Patents

パターン形成方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4789620B2
JP4789620B2 JP2005507249A JP2005507249A JP4789620B2 JP 4789620 B2 JP4789620 B2 JP 4789620B2 JP 2005507249 A JP2005507249 A JP 2005507249A JP 2005507249 A JP2005507249 A JP 2005507249A JP 4789620 B2 JP4789620 B2 JP 4789620B2
Authority
JP
Japan
Prior art keywords
film
fluid film
fluid
forming
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005507249A
Other languages
English (en)
Other versions
JPWO2004114382A1 (ja
Inventor
秀夫 中川
勝 笹子
義彦 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005507249A priority Critical patent/JP4789620B2/ja
Publication of JPWO2004114382A1 publication Critical patent/JPWO2004114382A1/ja
Application granted granted Critical
Publication of JP4789620B2 publication Critical patent/JP4789620B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Description

本発明は、インプリント法を用いてパターンを形成する方法、及び該パターン形成方法を用いる半導体装置の製造方法に関する。
半導体装置の製造プロセスにおける多層配線の形成方法においては、デザインルールが１３０ｎｍ以下の世代では、絶縁膜に凹部（ビアホール又は配線溝）を形成した後に、主として金属メッキ法により凹部に金属膜を埋め込み、その後、金属膜を化学的機械研磨（ＣＭＰ）法により平坦化して埋め込み配線を形成するダマシン法が用いられている。この場合、絶縁膜に凹部を形成する方法としては、従来から知られているドライエッチング法のほかに、非特許文献１（Applied Physics Letter， Volume 67 (1995)，pp. 3114-3116.）又は特許文献１（ＵＳＰ ５，７７２，９０５ (1998.06.30)）において、S .Y .Chou等により提案されているナノインプリントリソグラフィという技術が知られている。
以下、ナノインプリントリソグラフィによる従来のパターン形成方法について図１７(a) 〜(e) を参照しながら説明する。
まず、図１７(a) に示すように、表層部にトランジスタ等の素子及び配線が形成されている（図示は省略している）基板（半導体ウエハ）１０１の上に、熱硬化性樹脂よりなる膜１０２Ａを形成した後、図１７(b) に示すように、膜１０２Ａに、押圧面に凸部１０４を有するモールド１０３の押圧面を圧着して、膜１０２Ａにモールド１０３の凸部１０４を転写する。
次に、図１７(c) に示すように、モールド１０３に圧力を加えた状態で基板１０１に熱を加えることにより、膜１０２Ａを硬化させて硬化膜１０２Ｂを形成する。尚、膜１０２Ａが光硬化性樹脂よりなる場合には、モールド１０３に圧力と共に紫外線等の光を照射して、硬化膜１０２Ｂを形成する。
次に、図１７(d) に示すように、モールド１０３を硬化膜１０２Ｂから取り除くと、硬化膜１０２Ｂにはモールド１０３の凸部１０４が転写されてなる凹部１０５が形成されている。
次に、硬化膜１０２Ｂに対して全面的に異方性ドライエッチング（異方性エッチバック）を行なって、図１７(e) に示すように、硬化膜１０２Ｂにおける凹部１０５の底部に残存する部分を除去する。
ところで、S. Y. Chou等は、膜１０２Ａの材料として、レジスト材料であるＰＭＭＡ（ポリメチルメタクリレート）を用いていると共に、ＰＭＭＡを一旦硬化させた後、２００℃に加熱してＰＭＭＡを少し軟化させた状態でモールド１０３を膜１０２Ａに押圧して凹部１０５を形成している。この場合、ＰＭＭＡが硬化しているため、凹部１０５を形成するためには１４０気圧という大きな圧力が必要になるという問題があった。
そこで、この問題を解決するべく、特許文献２（特開２０００−１９４１４２号公報）においては、膜１０２Ａとして液状の光硬化性物質からなる光硬化性物質膜を用いると共に、膜１０２Ａにモールド１０３を押圧した状態で膜１０２Ａに加熱及び光照射を加えて硬化させることにより、印加圧力を数気圧にまで低減し、これにより、モールド１０３と基板１０１との水平方向の位置精度の向上を図っている。
ここで、多層配線を構成する埋め込み配線をダマシン法により形成する方法について説明する。通常、ダマシン法により埋め込みプラグのみ又は埋め込み配線のみを形成する方法をシングルダマシン法と称し、ダマシン法により埋め込みプラグ及び埋め込み配線の両方を同時に形成する方法をデュアルダマシン法と称している。
以下、シングルダマシン法によりプラグ又は金属配線を形成する半導体装置の製造方法について、図１８(a) 〜(e) を参照しながら説明する。
まず、図１８(a) に示すように、例えば化学気相蒸着（CVD: chemical vapor deposition）法又は塗布（SOD: spin on dielectric）法により、基板（半導体ウエハ）１１１の上に、例えばシリコン酸化膜よりなる絶縁膜１１２を形成する。
次に、図１８(b) に示すように、リソグラフィ技術により、絶縁膜１１２の上に、ビアホール又は配線溝を形成するための開口部を有するレジストパターン１１３を形成した後、図１８(c) に示すように、絶縁膜１１２に対してレジストパターン１１３をマスクにしてドライエッチングを行なって、絶縁膜１１２にビアホール又は配線溝よりなる凹部１１４を形成する。
次に、図１８(d) に示すように、例えばスパッタ法によりバリアメタル層（図示は省略している）を形成した後、例えばメッキ法によりバリアメタル層の上に銅膜１１５を堆積する。
次に、図１８(e) に示すように、化学機械研磨（CMP: chemical mechanical polishing）により、銅膜１１５における不要な部分つまり絶縁膜１１２の上に露出している部分を除去して、銅膜１１５よりなるプラグ又は金属配線１１６を形成する。
以下、デュアルダマシン法によりプラグ及び金属配線を形成する半導体装置の製造方法について、図１９(a) 〜(d) 及び図２０(a) 〜(d) を参照しながら説明する。尚、ここでは、ビアホールを形成してから配線溝を形成し、その後、ビアホール及び配線溝に金属膜を埋め込んで、プラグ及び金属配線を形成するプロセス、所謂ビアファーストプロセスについて説明する。
まず、図１９(a) に示すように、例えば化学気相蒸着法又は塗布法により、基板（半導体ウエハ）１２１の上に例えばシリコン酸化膜よりなる絶縁膜１２２を形成する。
次に、図１９(b) に示すように、リソグラフィ技術により、絶縁膜１２２の上に、ビアホール形成用の開口部を有する第１のレジストパターン１２３を形成した後、図１９(c) に示すように、絶縁膜１２２に対して第１のレジストパターン１２３をマスクにしてドライエッチングを行なって、絶縁膜１２２にビアホール１２４を形成する。
次に、図１９(d) に示すように、ビアホール１２４の内部を含む絶縁膜１２２上に反射防止膜（BARC）１２５を形成した後、該反射防止膜１２５の上に、配線溝形成用の開口部を有する第２のレジストパターン１２６を形成する。
次に、図２０(a) に示すように、反射防止膜１２５に対して第２のレジストパターン１２６をマスクにしてドライエッチングを行なって、反射防止膜１２５をビアホール１２４の下部に残存させた後、絶縁膜１２２に対して第２のレジストパターン１２６及び反射防止膜１２５をマスクにしてドライエッチングを行なって、絶縁膜１２２に配線溝１２７を形成する。
次に、図２０(b) に示すように、アッシング及び洗浄により、第２のレジストパターン１２６及び反射防止膜１２５を除去した後、スパッタ法によりバリアメタル層（図示は省略している）を形成し、その後、図２０(c) に示すように、メッキ法によりバリアメタル層の上に銅膜１２８をビアホール１２４及び配線溝１２７が埋め込まれるように堆積する。
次に、化学機械研磨法により、銅膜１２８における不要な部分つまり絶縁膜１２２の上に露出している部分を除去することにより、図２０(d) に示すように、銅膜１２８よりなるプラグ１３０及び金属配線１３１を同時に形成する。
Applied Physics Letter， Volume 67 (1995)，pp. 3114-3116. ＵＳＰ ５，７７２，９０５ (1998.06.30) 特開２０００−１９４１４２号公報
しかしながら、前記従来の半導体装置の製造方法によると、ダマシン法により多層配線を形成する場合、工程数が非常に多くなるため半導体装置の製造プロセスにおけるコストが高くなるという問題点を有している。
そこで、絶縁膜に凹部（ビアホール又は配線溝）を形成する工程において、リソグラフィによるレジストパターンの形成とドライエッチングとの組み合わせに代えて、ナノインプリントリソグラフィを応用することにより、工程数を減らして低コスト化を図ることを考慮した。
ところで、ナノインプリントリソグラフィを層間絶縁膜として用いる絶縁膜に応用する場合、その後の半導体製造プロセスにおいて絶縁膜の安定性を保証するためには、通常、絶縁性材料を４００℃程度の温度で加熱して硬化させるプロセスが必要となる。
しかしながら、従来のナノインプリントリソグラフィは、レジストパターンの形成が目的であるため、加熱温度は高々２００℃程度である。
このため、ナノインプリントリソグラフィによる凹部形成プロセスを絶縁膜に適用するため、絶縁材料を約３５０℃以上の温度で加熱すると、絶縁膜の基本骨格の構造が部位により不均一になり、これによって、絶縁膜の比誘電率が部位によって異なるというような膜質の劣化が生じてしまう。その結果、絶縁膜としての信頼性が得られなくなり、半導体装置の性能及び信頼性が大きく低下してしまうという問題が発生する。
前記に鑑み、本発明は、基本骨格の構造が均一であって膜質が向上したパターンを少ない工程数で形成できるようにすることを目的とする。
前記の目的を達成するため、本発明に係るパターン形成方法は、流動性を有する物質よりなる流動性膜を形成する工程と、押圧面に凹部及び凸部のうち少なくとも一方を有する押圧部材の押圧面を流動性膜に押圧して、凹部及び凸部のうち少なくとも一方を流動性膜に転写する工程と、押圧面を流動性膜に押圧した状態で流動性膜を第１の温度に加熱して、凹部及び凸部のうち少なくとも一方が転写されている流動性膜を固化することにより、固化膜を形成する工程と、固化膜を第１の温度よりも高い第２の温度に加熱して、固化膜を焼成することにより、焼成された固化膜よりなるパターンを形成する工程とを備える。
本発明に係るパターン形成方法によると、流動性膜に対して押圧部材の押圧面に形成されている凹部及び凸部のうち少なくとも一方を転写した後、流動性膜に対して固化工程及び焼成工程を行なってパターンを形成するため、少ない工程でパターンを形成することができる。また、押圧部材の押圧面を流動性膜に押圧して、凹部及び凸部のうち少なくとも一方を流動性膜に転写する固化膜を形成する工程において相対的に低い温度である第１の温度で加熱処理を行なうことにより、固化膜の基本骨格（例えば、有機膜におけるポリマー骨格、シリコン酸化膜若しくは有機無機複合膜におけるシロキサン骨格、又はレジスト膜におけるレジン骨格）を形成しておいてから、パターンを形成する工程において相対的に高い温度である第２の温度で加熱処理を行なうことにより、固化膜からアクリルポリマー等のポロジェン（Porogen ）又は残存する溶媒等を蒸発させるため、基本骨格の形成とポロジェン又は残存する溶媒等の蒸発とを並行して行なう場合に比べて、パターンの基本骨格の構造が均一になるので、パターンの膜質が向上する。従って、パターンが絶縁膜よりなる場合には、比誘電率が膜全体において均一になるので、絶縁膜の信頼性が高くなる。
本発明に係るパターン形成方法において、第１の温度は約１５０℃〜約３００℃であることが好ましい。
このようにすると、流動性膜に含まれるポロジェン等を蒸発させることなく、流動性膜の基本骨格を形成することができる。
本発明に係るパターン形成方法において、第２の温度は約３５０℃〜約４５０℃であることが好ましい。
このようにすると、固化膜ひいてはパターンの膜質の劣化を招くことなく、固化膜からポロジェン等を蒸発させることができる。
本発明に係るパターン形成方法において、流動性を有する物質として、絶縁性物質を用いることができる。
本発明に係るパターン形成方法において、流動性を有する物質は、液状又はジェル状であることが好ましい。
このようにすると、流動性膜を簡易且つ確実に形成することができる。
本発明に係るパターン形成方法において、流動性膜を形成する工程は、回転している基板の上に流動性を有する物質を供給することにより、流動性膜を基板の上に形成する工程を含むことが好ましい。
このようにすると、流動性膜の膜厚を均一にすることができる。
本発明に係るパターン形成方法において、流動性膜を形成する工程は、基板の上に流動性を有する物質を供給した後、基板を回転することにより、流動性膜を基板の上に形成する工程を含むことが好ましい。
このようにすると、流動性膜の膜厚を均一にすることができる。
本発明に係るパターン形成方法において、流動性膜を形成する工程は、回転している基板の上に流動性を有する物質をシャワー状又はスプレー状に供給することにより、流動性膜を基板の上に形成する工程を含むことが好ましい。
このようにすると、比較的薄い膜厚を有する流動性膜を確実に形成することができる。
本発明に係るパターン形成方法において、流動性膜を形成する工程は、微小な噴射口を有するノズルと基板とを平面方向に相対移動させながら、流動性を有する物質を噴射口から基板の上に供給することにより、流動性膜を基板の上に形成する工程を含むことが好ましい。
このようにすると、ノズルと基板との相対移動速度を調整することにより、流動性膜の厚さを所望の大きさに制御することができる。また、流動性を有する物質の粘度を調整することにより、流動性膜の流動性の程度を変化させることができる。また、ノズルの数を調整することにより、処理速度を制御することができる。
本発明に係るパターン形成方法において、流動性膜を形成する工程は、ローラの表面に付着した流動性を有する物質をローラを回転しながら基板の上に供給することにより、流動性膜を基板の上に形成する工程を含むことが好ましい。
このようにすると、ローラと基板との間隔及びローラを基板に押し付ける力を調整することにより、流動性膜の厚さを制御することができる。また、粘性の高い流動性を有する材料を採用することができる。
本発明に係るパターン形成方法は、流動性膜を形成する工程と凹部及び凸部のうち少なくとも一方を流動性膜に転写する工程との間に、流動性膜の周縁部を選択的に除去する工程をさらに備えることが好ましい。
このようにすると、パターンを形成するプロセスにおいて基板の周縁部を機械的に保持することが容易になる。
本発明に係るパターン形成方法が流動性膜の周縁部を選択的に除去する工程を備えている場合、該工程は、流動性膜を回転させながら流動性膜の周縁部に、流動性を有する物質を溶解させる溶液を供給することにより行なわれることが好ましい。
このようにすると、円形又は角数の多い多角形の平面形状を有する基板の周縁部を確実に除去することができる。
本発明に係るパターン形成方法が流動性膜の周縁部を選択的に除去する工程を備えている場合、該工程は、流動性膜の周縁部に光を照射して改質した後、改質された周縁部を除去することにより行なわれることが好ましい。
このようにすると、円形又は角数の多い多角形の平面形状のみならず、三角形又は四角形などのように角数の少ない多角形の平面形状を有する基板の周縁部を確実に除去することができる。
本発明に係るパターン形成方法において、流動性膜は基板の上に形成されており、凹凸部を流動性膜に転写する工程は、基板の表面と押圧面との間の複数の距離を測定すると共に、複数の距離が等しくなるように押圧面により流動性膜を押圧する工程を含むことが好ましい。
このようにすると、流動性膜の表面の基板表面からの距離を常に等しくすることができるので、所定期間毎に基板の表面と押圧部材の押圧面との距離を均一にする作業を省略することができる。
本発明に係るパターン形成方法において、流動性膜は基板の上に形成されており、凹部及び凸部のうち少なくとも一方を流動性膜に転写する工程は、基板が載置されているステージの表面と押圧面との間の複数の距離を測定すると共に、複数の距離が等しくなるように押圧面により流動性膜を押圧する工程を含むことが好ましい。
このようにすると、流動性膜の表面の基板表面からの距離を常に等しくすることができるので、所定期間毎に基板の表面と押圧部材の押圧面との距離を均一にする作業を省略することができる。
本発明に係るパターン形成方法が、基板又はステージの表面と押圧面との間の複数の距離を測定する工程を備えている場合、該工程は、測定部位における単位面積当たりの静電容量を計測することにより行なわれることが好ましい。
このようにすると、複数の距離を簡易且つ確実に測定することができる。
本発明に係るパターン形成方法において、押圧部材の押圧面は疎水性を有していることが好ましい。
このようにすると、押圧部材を固化膜から離脱させやすくなるので、より欠陥の少ないパターンを形成することができる。
本発明に係るパターン形成方法において、流動性を有する物質は光硬化性樹脂であり、固化膜を形成する工程は、流動性膜に光を照射する工程を含むことが好ましい。
このようにすると、流動性膜を光化学反応及び熱化学反応により容易且つ速やかに固化させることができる。
本発明に係るパターン形成方法において、流動性を有する物質としては、有機材料、無機材料、有機無機混成材料、光硬化性樹脂又は感光性樹脂を用いることができる。
本発明に係るパターン形成方法において、パターンは多孔質膜であることが好ましい。
このようにすると、比誘電率の低いパターンを形成することができる。
本発明に係るパターン形成方法において、パターンを形成する工程は、押圧面を固化膜に押圧した状態で固化膜を第２の温度に加熱する工程を含むことが好ましい。
このようにすると、固化膜に形成されている凹部及び凸部のうち少なくとも一方の形状を高精度に維持することができる。
本発明に係るパターン形成方法において、パターンを形成する工程は、押圧面を固化膜から離脱させた状態で固化膜を第２の温度に加熱する工程を含むことが好ましい。
このようにすると、固化膜に含まれるポロジェン又は残存する溶媒等を容易に蒸発させることができる。
本発明に係る半導体装置の製造方法は、流動性を有する絶縁性物質よりなる流動性膜を形成する工程と、押圧面に凸部を有する押圧部材の押圧面を流動性膜に押圧して、凸部を流動性膜に転写する工程と、押圧面を流動性膜に押圧した状態で流動性膜を第１の温度に加熱して、凸部が転写されている流動性膜を固化することにより、固化膜を形成する工程と、固化膜を第１の温度よりも高い第２の温度に加熱して、固化膜を焼成することにより、焼成された固化膜よりなると共に凸部と対応する形状の凹部を有するパターンを形成する工程と、凹部に金属材料を埋め込んで、金属材料よりなる金属配線及びプラグのうちの少なくとも１つを形成する工程とを備える。
本発明に係る半導体装置の製造方法によると、パターン形成方法において説明したように、流動性膜に対して押圧部材の押圧面に形成されている凸部を転写した後、流動性膜に対して固化工程及び焼成工程を行なってパターンを形成するため、少ない工程でパターンを形成することができる。また、固化膜を形成する工程において、固化膜の基本骨格を形成しておいてから、パターンを形成する工程において、固化膜からアクリルポリマー等のポロジェン又は残存する溶媒等を蒸発させるため、パターンの基本骨格の構造が均一になるので、パターンの膜質が向上する。従って、パターンよりなる絶縁膜の比誘電率が膜全体において均一になるため、絶縁膜の信頼性ひいては半導体装置の信頼性が高くなる。
尚、パターンにおける凹部が配線溝又はホールの場合には、シングルダマシン法により金属材料よりなる金属配線又はプラグが形成され、パターンにおける凹部が配線溝及びホールからなる場合には、デュアルダマシン法により金属材料よりなる金属配線及びプラグが形成される。
本発明に係る半導体装置の製造方法において、第１の温度は約１５０℃〜約３００℃であることが好ましい。
このようにすると、流動性膜に含まれるポロジェン等を蒸発させることなく、流動性膜の基本骨格を形成することができる。
本発明に係る半導体装置の製造方法において、第２の温度は約３５０℃〜約４５０℃であることが好ましい。
このようにすると、固化膜ひいてはパターンの膜質の劣化を招くことなく、固化膜からポロジェン等を蒸発させることができる。
本発明に係る半導体装置の製造方法において、流動性を有する物質は光硬化性樹脂であり、流動性膜を固化する工程は、流動性膜に光を照射する工程を含むことが好ましい。
このようにすると、流動性膜を光化学反応及び熱化学反応により容易且つ速やかに固化させることができる。
本発明に係る半導体装置の製造方法において、流動性を有する物質としては、有機材料、無機材料、有機無機混成材料、光硬化性樹脂又は感光性樹脂を用いることができる。
本発明に係る半導体装置の製造方法において、パターンを形成する工程は、押圧面を固化膜に押圧した状態で固化膜を第２の温度に加熱する工程を含むことが好ましい。
このようにすると、固化膜に形成されている凹凸部の形状を高精度に維持することができる。
本発明に係る半導体装置の製造方法において、パターンを形成する工程は、押圧面を固化膜から離脱させた状態で固化膜を第２の温度に加熱する工程を含むことが好ましい。
このようにすると、固化膜に含まれるポロジェン又は残存する溶媒等を容易に蒸発させることができる。
本発明に係る半導体装置の製造方法において、パターンは多孔質膜であることが好ましい。
このようにすると、比誘電率の低いパターンよりなる絶縁膜を形成することができる。
本発明に係る半導体装置の製造方法において、パターンの比誘電率は約４以下であることが好ましい。
このようにすると、絶縁膜の比誘電率を確実に低くして、金属配線間の静電容量を低減することができる。
本発明に係る半導体装置の製造方法において、パターンを形成する工程よりも後で金属配線又はプラグのうちの少なくとも１つを形成する工程よりも前に、パターンにおける凹部の底部に存在する残存部をエッチングにより除去する工程を含むことが好ましい。
このようにすると、底部に残存部が存在しない凹部よりなるホール又は配線溝を実現できる。
（第１の実施形態）
以下、第１の実施形態に係るパターン形成方法について、図１(a) 〜(e) を参照しながら説明する。
まず、図１(a) に示すように、半導体ウエハからなる基板１１の表面に、流動性を有する物質、例えば液状又はジェル状の物質を供給して、流動性を有する膜（以下、単に流動性膜と称する）１２Ａを形成する。通常、基板１１上に形成された流動性膜１２Ａ中の溶媒の一部分又は大部分を蒸発させるために、約８０℃から１２０℃程度の加熱処理を行なう。この加熱は、通常プリベークと呼ばれるものであって、プリベークの温度としては、次に行なわれる転写工程において流動性膜１２Ａの流動性を確保できる程度に設定すればよい。すなわち、流動性物質を供給する際の溶媒の物質特性（沸点等）に応じて温度を設定すればよく、場合によってはプリベークを省いてもよい。
流動性膜１２Ａとしては、有機膜、無機膜、有機無機混成膜（有機無機ハイブリッド膜）、光が照射されると硬化する光硬化性樹脂、レジスト膜等の感光性樹脂膜、又は径が約１ｎｍ〜１０ｎｍ程度の多数の空孔（pore）を膜中に有する多孔質膜（ポーラス膜）等が挙げられる。
流動性膜１２Ａの形成方法としては、回転塗布法、微視的吹付け法又は回転ローラ法等が挙げられ、流動性膜１２Ａの厚さの調整はそれぞれの方法により異なるが、流動性膜１２Ａの形成方法を選択することにより膜厚の調整は可能である。尚、流動性膜１２Ａの形成方法の詳細については、第１〜第４の実施例で詳細に説明する。
基板１１の平面形状としては、特に限定されず、円形又は多角形等いずれの形状でもよい。
流動性膜１２Ａを多層配線の層間膜として用いる場合には、流動性を有する物質としては絶縁性物質を用いることが好ましい。
次に、図１(b) に示すように、表面に凹凸部を有する平坦な押圧面を備えた押圧部材１３の押圧面を、流動性膜１２Ａの表面と対向させた後、押圧部材１３に対して基板方向の圧力を加えることにより、流動性膜１２Ａの表面に凹凸部を転写すると共に流動性膜１２Ａの表面における転写された凹凸部を除く領域を全面に亘って平坦化する。図１(b) においては、１４は押圧面に設けられた凸部を示している。
この場合、流動性膜１２Ａは押圧部材１３の押圧面により押圧されるだけで、流動性膜１２Ａの表面における転写された凹凸部を除く領域は全面に亘って平坦化される。もっとも、押圧部材１３による押圧を中断すると、流動性膜１２Ａが有する表面張力によって、流動性膜１２Ａはエネルギー的に安定な形状に変化してしまう。
そこで、図１(c) に示すように、押圧部材１３を流動性膜１２Ａに押圧した状態で流動性膜１２Ａを第１の温度（Ｔ１）に加熱して、流動性膜１２Ａの内部において化学反応を生じさせることにより、流動性膜１２Ａを固化させて、固化した流動性膜１２Ａよりなると共に凹凸部が転写された固化膜１２Ｂを形成する。第１の温度（Ｔ１）としては、約１５０℃〜約３００℃が好ましく、約２００℃〜約２５０℃がより好ましい。このようにすると、流動性膜１２Ａの基本骨格、例えばポリマー骨格又はシロキサン骨格が確実に形成される。固化工程においては、所定の温度に設定されたホットプレートにより２、３分間程度の加熱処理を行なう。
次に、図１(d) に示すように、押圧部材１３を固化膜１２Ｂに押圧した状態で固化膜１２Ｂを第１の温度（Ｔ１）よりも高い第２の温度（Ｔ２）に加熱して、固化膜１２Ｂを焼成することにより、焼成された固化膜１２Ｂよりなるパターン１２Ｃを形成する。第２の温度（Ｔ２）としては、約３５０℃〜約４５０℃が好ましい。このようにすると、基本骨格が形成されている固化膜１２Ｂからポロジェン等が蒸発して、均一な膜質を有するパターン１２Ｃが得られる。パターンを形成する工程においては、所定の温度に設定されたホットプレートにより約２分間〜約１５分間程度の加熱処理を行なう。
次に、パターン１２Ｃの温度を約１００℃から室温程度までの温度範囲に下げた後、押圧部材１３をパターン１２Ｃから離脱させ、その後、パターン１２Ｃの温度温度を最終的に室温に下げると、図１(e) に示すように、押圧部材１３の凸部１４が転写されてなる凹部１５を有すると共に凹部１５を除く領域が全面に亘って平坦であるパターン１２Ｃが得られる。
尚、押圧部材１３の凹凸部を有する押圧面が疎水性を有するように、押圧面にテフロン（登録商標）コーティング処理を施したり又はシリコンカップリング材による表面処理を施したりすることが好ましい。このようにすると、押圧部材１３をパターン１２Ｃから離脱させやすくできるので、より欠陥の少ないパターン１２Ｃを形成することができる。
押圧部材１３の押圧面に設けられた凹凸部が、柱状（ドット状）の凸部であればパターン１２Ｃにホールが形成され、ライン状の凸部であればパターン１２Ｃに配線溝が形成される。逆に、押圧部材１３の押圧面に設けられた凹凸部が、ホール状の凹部であればパターン１２Ｃに柱状（ドット状）の凸部が形成され、溝状の凹部であればパターン１２Ｃにラインが形成される。
以下、流動性を有する材料について説明する。
有機膜を形成するための流動性を有する物質としては、アリールエーテルを主骨格とするアロマティックポリマーが挙げられ、具体的には、ＦＬＡＲＥ及びＧＸ−３（Honeywell 社製）並びにＳｉＬＫ（Dow Chemical社製）等が挙げられる。
無機膜を形成するための流動性を有する物質としては、ＨＳＱ（Hydrogen silsquioxane ）、又は有機ＳＯＧ例えばアルキルシロキサンポリマーが挙げられ、ＨＳＱの具体例としてはＦｏｘ（Dow Corning 社製）が挙げられ、有機ＳＯＧの具体例としてはＨＳＧ−ＲＺ２５（日立化成社製）が挙げられる。
有機無機混成膜を形成するための流動性を有する物質としては、シロキサン骨格中にメチル基等の有機基を含む有機シロキサンが挙げられ、具体的には、ＨＯＳＰ（Hybrid organic siloxane polymer ：Honeywell 社製）が挙げられる。
光硬化性樹脂を形成するための流動性を有する物質としては、ＰＤＧＩ（Poly dimethyl glutar imide）が挙げられ、具体的には、ＳＡＬ１０１（Shipley Far East社製）が挙げられる。
感光性樹脂膜を形成するための流動性を有する物質としては、リソグラフィ技術に用いられる通常のレジスト材料を用いることができる。
多孔質膜を形成するための流動性を有する物質としては、空孔を有する、有機材料、無機材料及び有機無機混成材料が挙げられ、空孔を有する有機材料の具体例としては、Ｐｏｒｏｕｓ ＦＬＡＲＥ（Honeywell 社製）が挙げられ、空孔を有する無機材料の具体例としては、ＨＳＱ（Hydrogen silsquioxane ）中に空孔を有するＸＬＫ（Dow Corning 社製）が挙げられ、空孔を有する有機無機混成材料としてはＮａｎｏｇｌａｓｓ（Honeywell 社製）、ＬＫＤ−５１０９（ＪＳＲ社製）等が挙げられる。
以上の材料を用いて形成された流動性膜１２Ａが固化及び焼成されてなるパターン１２Ｃを多層配線の層間絶縁膜として用いると、緻密であると共に通常のシリコン酸化膜（比誘電率は約４程度である。）よりも低い誘電率を有する層間絶縁膜を得ることができるので、１００ｎｍ以下の微細加工が施された半導体装置に適した膜を実現できる。特に、多孔質膜を用いると、２以下の極めて低い誘電率を持った層間絶縁膜を実現できる。
尚、以上の材料は、絶縁膜を形成するための材料であったが、本発明は、絶縁膜に限らず、導電性を有するポリマー膜又は金属膜の形成方法としても用いることができる。
（第２の実施形態）
以下、第２の実施形態に係るパターン形成方法について、図２(a) 〜(e) を参照しながら説明する。
第２の実施形態の基本的なプロセスシーケンスは、第１の実施形態とほとんど共通しているため、以下においては、第１の実施形態と異なるところを中心に説明する。
まず、第１の実施形態と同様、図２(a) に示すように、基板１１上に流動性膜１２Ａを形成した後に、図２(b) に示すように、押圧部材１３を流動性膜１２Ａに押圧して押圧面の凹凸部を流動性膜１２Ａに転写すると共に流動性膜１２Ａにおける転写された凹凸部を除く領域を全面に亘って平坦化する。
次に、図２(c) に示すように、押圧部材１３を流動性膜１２Ａに押圧した状態で流動性膜１２Ａを第１の温度（Ｔ１）に加熱して、流動性膜１２Ａの内部において化学反応を生じさせることにより、流動性膜１２Ａを固化させて、凹凸部が転写され且つ平坦な表面を有する固化膜１２Ｂを形成する。
次に、図２(d) に示すように、押圧部材１３を固化膜１２Ｂから離脱させた後、固化膜１２Ｂに対して、第１の温度（Ｔ１）よりも高い第２の温度（Ｔ２）で加熱して、固化膜１２Ｂを焼成することにより、焼成された固化膜１２Ｂよりなるパターン１２Ｃを形成し、その後、パターン１２Ｃの温度を室温程度にまで下げると、図１(e) に示すように、押圧部材１３の凸部１４が転写された凹部１５を有するパターン１２Ｃが形成される。
第１の実施形態と第２の実施形態の差異は、第１の実施形態では、押圧部材１３の押圧面を固化膜１２Ｂに押圧した状態で焼成するが、第２の実施形態では、押圧部材１３の押圧面を固化膜１２Ｂから離脱させた状態で焼成することである。従って、第２の実施形態においては、固化工程ではホットプレートを用いて加熱する必要があるが、焼成工程ではホットプレート又はハーネスを用いて加熱することができる。
第２の実施形態は、焼成工程（パターンを形成する工程）において脱ガスが多い固化膜を加熱する場合に第１の実施形態よりも有効となる。通常の膜の場合、プリベークにより膜中の残留溶媒濃度を制御することができるため、焼成工程においては脱ガスはほとんど無いが、膜の組成によっては、比較的高温で加熱される焼成工程において脱ガスが発生する場合がある。このような場合には、第１の実施形態の焼成工程ではパターン１２Ｃにおける均一性又は安定性に問題が生じるため、第２の実施形態の焼成工程を用いることが好ましい。特に、パターン１２Ｃが多孔質膜である場合にその効果が発揮される。多孔質膜の場合、固化工程における第１の温度（Ｔ１）での加熱処理において、膜の基本構造の大部分を形成し、焼成工程における第２の温度（Ｔ２）での加熱処理において、空孔を形成するために添加されていた空孔形成用の物質を蒸発させるため、押圧部材１３を固化膜１２Ｂから離脱させた状態で焼成する第２の実施形態の焼成工程が適している。もっとも、多孔質膜であっても、固化工程において膜の基本骨格の形成が行なわれると共に空孔形成用の物質の大部分が蒸発するような最適化された膜の場合、第１の実施形態の焼成工程を用いても良好なパターン１２Ｃが得られる。
第１及び第２の実施形態においては、焼成工程での加熱温度（第２の温度）を固化工程での加熱温度（第１の温度）よりも高く設定するが、パターン１２Ｃを半導体装置の絶縁膜として用いる場合には、固化工程での加熱温度（第１の温度）としては約１５０℃〜３００℃が好ましく、焼成工程での加熱温度（第２の温度）としては約３５０℃〜４５０℃が好ましい。
次に、従来のパターン形成方法と本発明のパターン形成方法の差異について、図３(a) 及び(b) を参照しながら説明する。
図３(a) に示すように、従来のパターン形成方法は、押圧部材（モールド）を圧着した後に、膜硬化工程における１回の加熱工程により凹凸部を有する膜を形成するのに対し、図３(b) に示すように、本発明のパターン形成方法は、押圧部材（モールド）を圧着した（転写工程）後に、固化工程及び焼成工程における２段階の加熱処理により、凹凸部が転写されたパターン１２Ｃを形成する。
＜第１の実施例＞
以下、第１又は第２の実施形態に用いられる流動性膜の形成方法として、第１の回転塗布法について、図４(a) 〜(c) を参照しながら説明する。
まず、図４(a) に示すように、回転可能なステージ２０の上に基板２１を真空吸着により保持した後、基板２１の上に流動性を有する物質２３を適量滴下し、その後、ステージ２０を回転させたり、又は、図４(b) に示すように、回転可能なステージ２０の上に基板２１を真空吸着により保持した後、ステージ２０ひいては基板２１を回転させながら、滴下ノズル２４から基板２１の上に流動性を有する物質２３を供給する。
このようにすると、図４(c) に示すように、基板２１の上に流動性膜２２が形成される。
図４(a) に示す方法又は図４(b) に示す方法のいずれの場合においても、流動性を有する物質２３の粘性と、ステージ２０の回転速度とを最適化することにより、押圧部材１３（図１(b) 又は図２(b) を参照）の凹凸部を流動性膜２２の表面に転写する工程に適した堅さを有する流動性膜２２を得ることができる。
尚、第１の実施例は、比較的大きい厚さを持つ流動性膜２２を形成する場合に適している。
＜第２の実施例＞
以下、第１又は第２の実施形態に用いられる流動性膜の形成方法として、第２の回転塗布法について、図５(a) 及び(b) を参照しながら説明する。
まず、図５(a) に示すように、回転可能に設けられたステージ２０の上に、基板２１を真空吸着により保持した後、ステージ２０ひいては基板２１を回転させながら、噴射ノズル２５の噴射口から基板２１の上に流動性を有する物質２６をシャワー状又はスプレー状に供給する。
所定量の流動性を有する物質２６が供給された後に、ステージ２０を所定時間だけ回転し続けると、図５(b) に示すように、基板２１の上に流動性膜２２が形成される。
第２の実施例は、比較的小さい膜厚を持つ流動性膜２２を形成する場合に適している。
＜第３の実施例＞
以下、第１又は第２の実施形態に用いられる流動性膜の形成方法として、微視的吹付け法について、図６(a) 及び(b) を参照しながら説明する。
まず、図６(a) に示すように、２次元直交座標系の直交する２方向のうちの一方の方向、例えば図６(a) における左右方向に基板２１を移動させると共に、直交する２方向のうちの他方の方向、例えば図６(a) における上下方向に滴下ノズル２７を移動させながら、滴下ノズル２７から基板２１の上に流動性を有する物質２８を所定量ずつ供給する。すなわち、基板２１を図６(a) における左方向に所定量移動した後、停止させる動作を繰り返し行なうと共に、基板２１が停止している期間内において、滴下ノズル２７を図６(a) における上方向又は下方向に移動させながら、滴下ノズル２７から基板２１の上に流動性を有する物質２８を所定量ずつ供給する。
このようにすると、図６(b) に示すように、基板２１の上に流動性膜２２が形成される。
第３の実施例によると、滴下ノズル２７から供給される流動性を有する物質２８の量と、滴下ノズル２７の移動速度とを調整することにより、流動性膜２２の厚さを小さい膜厚から大きい膜厚まで制御することができる。
また、滴下ノズル２７から供給される流動性を有する物質２８の粘度を調整することにより、流動性膜２２の流動性の程度を変化させることができる。
また、滴下ノズル２７の数を調整することにより、処理速度を制御することができる。
＜第４の実施例＞
以下、第１又は第２の実施形態に用いられる流動性膜の形成方法として、回転ローラ法について、図７(a) 及び(b) を参照しながら説明する。
図７(a) 及び(b) に示すように、回転ローラ２９の周面に流動性を有する物質３０を均一に付着させた状態で、回転ローラ２９を基板２１の表面に沿って回転移動させる。
このようにすると、流動性を有する物質３０が基板２１の表面に転着されるため、図７(b) に示すように、基板２１の上に流動性膜２２が形成される。
第４の実施例によると、回転ローラ２９と基板２１との間隔及び回転ローラ２９を基板２１に押し付ける力を調整することにより、流動性膜２２の厚さを制御することができる。
また、第４の実施例は、流動性を有する物質３０が粘性の高い液状又はジェル状である場合に適している。
（第３の実施形態）
以下、第３の実施形態に係るパターン形成方法について、図８(a) 〜(c) 及び図９(a) 〜(c) を参照しながら説明する。
第３の実施形態は、第１又は第２の実施形態により得られる流動性膜の周縁部を選択的に除去する方法であって、第１の方法は、流動性膜が形成された基板を回転させながら流動性膜の周縁部に流動性膜を溶解させる溶液を供給して、周縁部を除去するものであり、第２の方法は、流動性膜の周縁部に光を照射して該周縁部を改質した後、改質された周縁部を除去するものである。
ところで、第１又は第２の実施形態によると、基板の全面に亘ってつまり基板の周縁部にまで流動性膜が形成される。ところが、基板の周縁部を機械的に保持する必要性が生じることがある。
第３の実施形態は、このような問題点を解決するためになされたものであり、第３の実施形態によると、流動性膜の周縁部を選択的に除去するため、基板の周縁部を機械的に保持することが容易になる。
以下、流動性膜２２の周縁部を選択的に除去する第１の方法について、図８(a) 〜(c) を参照しながら説明する。
まず、図８(a) に示すように、回転可能に設けられたステージ２０の上に、流動性膜２２が形成されている基板２１を真空吸着した後、ステージ２０を回転させて流動性膜２２を回転させると共に、第１のノズル３１から剥離液３３を流動性膜２２の周縁部に供給すると共に、第２のノズル３２から剥離液３４を基板２１の周縁部の裏面に供給する。
このようにすると、図８(b) に示すように、流動性膜２２の周縁部を除去することができると共に、基板２１の裏面周縁部に付着した流動性を有する物質を除去することができる。
次に、ステージ２０の回転を継続して行なう一方、剥離液３３、３４の供給を停止して、流動性膜２２を乾燥させる。以上により、図８(c) に示すように、周縁部が選択的に除去された流動性膜２２を得ることができる。
尚、第１の方法は、流動性膜２２に対する転写工程の前に行なうことが好ましい。
第１の方法は、ステージ２０ひいては流動性膜２２を回転しながら、その周縁部を除去するので、平面形状が円形又は角数の多い多角形である基板２１に適している。
以下、流動性膜２２の周縁部を選択的に除去する第２の方法について、図９(a) 〜(c) を参照しながら説明する。
まず、図９(a) に示すように、回転可能に設けられたステージ２０の上に、流動性膜２２が形成されている基板２１を真空吸着した後、ステージ２０を回転させて流動性膜２２を回転させると共に、光照射装置３５から光３６を流動性膜２２の周縁部に照射して、流動性膜２２の周縁部（光照射部）において光化学反応を起こさせて該周縁部を改質する。この場合の光３６としては、紫外光又は紫外光よりも波長の短い光が好ましい。
次に、図９(b) に示すように、ステージ２０ひいては流動性膜２２の回転を停止させた後、流動性膜２２の上に全面に亘って現像液などの溶液３７を供給する。このようにすると、流動性膜２２の改質している周縁部は溶液３７に溶解するので、流動性膜２２の周縁部を選択的に除去することができる。
次に、図９(c) に示すように、ステージ２０ひいては流動性膜２２を再び回転させて、流動性膜２２の上に残存している溶液３７を遠心力により外部に除去する。この場合、溶液３７を除去しながら又は除去した後に、流動性膜２２の上にリンス液を供給して残存している溶液３７を取り除くことが好ましい。このようにすると、周縁部が選択的に除去された流動性膜２２を得ることができる。
尚、第２の方法は、流動性膜２２に対する転写工程の前に行なうことが好ましい。
第２の方法は、流動性膜２２の周縁部に選択的に光３６を照射するので、平面形状が円形又は角数の多い多角形である基板２１のみならず、三角形又は四角形などのように角数の少ない多角形の基板２１にも適用することができる。
（第４の実施形態）
以下、第４の実施形態に係るパターン形成方法について、図１０(a) 、(b) 及び図１１(a) 、(b) を参照しながら説明する。
第４の実施形態は、第１又は第２の実施形態により得られる流動性膜の表面に凹凸部を転写するために好ましい方法であって、基板の表面又はステージの表面と、押圧部材の押圧面との間の複数の距離を測定すると共に、これら複数の距離が等しくなるように流動性膜を押圧するものである。
まず、図１０(a) に示すように、第１又は第２の実施形態の方法により、基板４１の上に流動性膜４２を形成した後、押圧面に凹凸部及び複数の距離センサ４４を有する押圧部材４３を用いて、該押圧部材４３の凹凸部を流動性膜４２に転写する。尚、第４の実施形態においては、ステージ２０（図４(c) 又は図５(b) を参照）の外形寸法を基板４１の外形寸法よりも大きくしておくことが好ましい。
この場合、複数の距離センサ４４により、基板４１の表面又は基板４１が載置されるステージ２０（図４(c) 又は図５(b) を参照）の表面と、押圧部材４３の押圧面との間の複数の距離を測定すると共に、複数の距離が等しくなるように押圧部材４３により流動性膜４２を押圧して流動性膜４２に押圧部材４３の凹凸部を転写する。すなわち、複数の距離センサ４４により測定された複数の距離の情報は、押圧部材４３を押圧する押圧手段にフィードバックされ、複数の距離が等しくなるように流動性膜４２を押圧する。尚、フィードバック制御はコンピュータにより行なえばよい。また、基板４１の表面又は基板４１が載置されるステージ２０（図４(c) 又は図５(b) を参照）の表面と、押圧部材４３の押圧面との間の複数の距離を測定する場合、測定部位における単位面積当たりの静電容量を計測することにより行なわれることが好ましい。このようにすると、複数の距離を簡易且つ確実に測定することができる。
以下、基板４１の表面と押圧部材４３の押圧面との間の複数の距離を測定する方法について、図１０(b) を参照しながら説明する。
図１０(b) において、ａ、ｂ、ｃ、……、ｑは、距離センサ４４が配置される位置を示している。距離センサ４４の位置ａ〜ｑは、押圧部材４３の機構に応じて最適化することが好ましく、基板４１の表面又は基板４１が載置されるステージの表面と、流動性膜４２の表面との距離を効率良く計測できる位置に設定すればよい。例えば、中央部のセンサ位置ａ〜ｉは、基板４１の表面と流動性膜４２の表面との距離を測定するのに適しており、周縁部のセンサ位置ｊ〜ｑは、基板４１が載置されるステージの表面と流動性膜４２の表面との距離を測定するのに適している。
従って、センサ位置ａ〜ｉの距離センサ４４のみを用いて、基板４１の表面と流動性膜４２の表面との距離のみを測定してもよいし、センサ位置ｊ〜ｑの距離センサ４４のみを用いて、基板４１が載置されるステージの表面と流動性膜４２の表面との距離のみを測定してもよいし、センサ位置ａ〜ｑの距離センサ４４のみを用いて、基板４１の表面と流動性膜４２の表面との距離及び基板４１が載置されるステージの表面と流動性膜４２の表面との距離を測定してもよい。
また、押圧部材４４の押圧面の凹凸部を微調整できる場合には、センサ位置ａ〜ｉの距離センサ４４を用いて基板４１の表面と流動性膜４２の表面との距離を調整した後、センサ位置ｊ〜ｑの距離センサ４４を用いて、基板４１の表面と流動性膜４２の表面との距離を調整してもよい。このようにすると、より高精度な平坦化を実現することができる。尚、距離センサ４４の数及び位置は、要求される平坦性の度合いに応じて最適化すればよい。
ところで、第１の実施形態によると、流動性膜１２Ａの表面の基板１１の表面からの距離を等しくすることは重要であるが容易ではない。すなわち、第１の実施形態によると、基板１１の表面と押圧部材１３の押圧面との距離が均一になるように予め設定しておくことにより、流動性膜１２Ａの表面の基板１１の表面からの距離を均一にすることはできるが、この方法によると、所定期間毎に、つまり押圧部材１３の押圧面を所定数の流動性膜１２Ａに押圧する毎に、基板１１の表面と押圧部材１３の押圧面との距離が均一になるように設定しなければならない。
ところが、第４の実施形態によると、流動性膜４２の表面の基板４１の表面からの距離を常に等しくすることができるので、所定期間毎に基板４１の表面と押圧部材４３の押圧面との距離を均一にする作業を省略することができる。
尚、基板４１の表面と押圧部材４３の押圧面との距離を均一に調整する工程は、押圧部材４３により流動性膜４２を押圧する処理の前、途中又は後のいずれであってもよい。
図１１(a) は、押圧部材４３の押圧面と基板４１の表面との距離が不均一になった場合の流動性膜４２の断面状態を示し、図１１(b) は、押圧部材４３の押圧面と基板４１の表面との距離が均一に保たれた場合の流動性膜４２の断面状態を示している。尚、図１１(a) 及び(b) において、４５は押圧部材４３に圧力を加えるための加圧板である。
図１１(a) と図１１(b) との対比から分かるように、押圧部材４３の押圧面と基板１１の表面との距離を均一に保った状態で流動性膜４２を押圧すると、流動性膜４２の基板４１の表面からの距離が均一になった状態で流動性膜４２の表面を平坦化することができる。
（第５の実施形態）
以下、第５の実施形態に係るパターン形成方法について、図１２(a) 及び(b) を参照しながら説明する。
第５の実施形態は、流動性膜５２Ａに対して光を照射しながら加熱することにより流動性膜５２Ａを固化する方法である。
図１２(a) に示すように、基板５１の上に形成されている流動性膜５２Ａに対して、光を透過する材料例えば石英よりなり押圧面に凹凸部を有する押圧部材５３の押圧面を加圧板５４により押圧して、押圧部材５３の凹凸部を流動性膜５２Ａに転写した状態で、流動性膜５２Ａに光を照射すると共に流動性膜５２Ａを加熱する。照射する光としては、主として光化学反応により流動性膜５２Ａを固化する場合には、紫外光又は紫外光よりも波長の短い光を用い、主として熱化学反応により流動性膜５２Ａを固化する場合には赤外光を用いることが好ましい。
このようにすると、流動性膜５２Ａは光化学反応又は熱化学反応により固化して、図１２(b) に示すように、固化膜５２Ｂが得られる。
主として光化学反応により流動性膜５２Ａを固化する方法は、光硬化性樹脂、例えばリソグラフィ技術で用いるフォトレジストのような感光性樹脂膜等に適している。また、主として熱化学反応により流動性膜５２Ａを固化する方法は、光照射により酸又は塩基を発生する材料を含むと共にベース樹脂が酸又は塩基により固化する化学増幅型材料よりなる有機膜若しくは有機無機混成膜、又は無機膜等に適している。
（第６の実施形態）
以下、第６の実施形態に係る半導体装置の製造方法について、図１３(a) 〜(d) 及び図１４(a) 〜(d) を参照しながら説明する。
図示は省略しているが、半導体基板の上に層間絶縁膜を形成した後、該層間絶縁膜の上部に下層の埋め込み配線を形成し、その後、下層の埋め込み配線及び層間絶縁膜の上に拡散防止膜を形成することにより、半導体基板上に層間絶縁膜、下層の埋め込み配線及び拡散防止膜を有する基板６１を形成する。この場合、基板６１の形状は平面形状に限定されない。拡散防止膜は、下層の埋め込み配線を構成する金属が該埋め込み配線の上に形成される絶縁膜中に拡散することを防止する働きを有する。
次に、図１３(a) に示すように、第１の実施形態同様、回転塗布法、微視的吹付け法又は回転ローラ法等により、基板６１の上に全面に亘って液状又はジェル状の流動性を有する絶縁性物質を供給して絶縁性を有する流動性膜６２Ａを形成する。流動性膜６２Ａの厚さは適当に設定することができる。
流動性膜６２Ａとしては、第１の実施形態において説明したような絶縁膜、つまり、有機膜、無機膜、有機無機混成膜又は多孔質膜等を用いることができる。これらの絶縁膜を用いると、通常のシリコン酸化膜に比べて低い誘電率を有する絶縁膜が得られるので、１００ｎｍ以下の微細加工が施された半導体装置に適した絶縁膜を実現できる。特に、多孔質膜を用いると、２以下の極めて低い誘電率を有する絶縁膜を実現できる。
次に、図１３(b) に示すように、ドット状又はライン状の凸部６４を有する押圧面を備えた押圧部材６３を流動性膜６２Ａの表面に当接させた後、押圧部材６３に圧力を加えて流動性膜６２Ａの表面に凸部６４を転写して凹部を形成すると共に凹部を除く領域を平坦化する。つまり、流動性膜６２Ａの凹部を除く領域の基板６１の表面からの高さを全体に亘って均一にする。
次に、図１３(c) に示すように、基板６１ひいては流動性膜６２Ａを第１の温度（Ｔ１）に加熱して、絶縁性物質に熱化学反応を起こさせることにより、流動性膜６２Ａを固化させて、凹部を有する固化膜６２Ｂを形成する。尚、固化工程としては、第１〜第４の実施形態におけるいずれかの流動性膜６２Ａの性質に適した方法を選べばよい。
次に、図１３(d) に示すように、第１及び第２の実施形態と同様に、固化膜６２Ｂを第１の温度（Ｔ１）よりも高い第２の温度（Ｔ２）に加熱することにより、固化膜６２Ｂが焼成されてなるパターン６２Ｃを形成する。次に、パターン６２Ｃの温度を約１００℃から室温程度までの温度範囲に下げた後、押圧部材６３をパターン６２Ｃから離脱させると共にパターン６２Ｃの温度を最終的に室温に下げる。このようにすると、図１４(a) に示すように、ホール状又は溝状の凹部６５を有すると共に凹部６５を除く領域が平坦であるパターン６２Ｃが得られる。
次に、図１４(b) に示すように、パターン６２Ｃに対してドライエッチングによるエッチバック処理を行なう。このようにすると、パターン６２Ｃにおける凹部６５の底部に存在する残存部はエッチバック処理により除去されるので、凹部６５よりなるホール又は配線溝が得られる。このエッチバック処理は、異方性ドライエッチングであることが好ましい。このようにすると、パターン６２Ｃの寸法変化を最小に抑制できると共に、ホール又は配線溝の形状が良好であるパターン６２Ｃを実現できる。
次に、前述の拡散防止膜（図示は省略している）に対して異方性ドライエッチングを行なって、拡散防止膜の下に設けられている下層の金属配線（図示は省略している）の上面を露出させる。前述のエッチバック処理と拡散防止膜に対するドライエッチングとによって、下層の金属配線はホール又は配線溝よりなる凹部６５に露出する。
ところで、エッチバック処理に用いるエッチングガスとしては、有機膜以外の絶縁膜よりなるパターン６２Ｃの場合には、例えばＣＦ4 ガス又はＣＨＦ3 ガスのようにフッ素を含むガス、フッ素を含むガスと酸素ガスとの混合ガス、又はアンモニアガス等を用いればよい。有機膜よりなるパターン６２Ｃの場合には、酸素ガスと窒素ガスとの混合ガス、窒素ガスと水素ガスとの混合ガス又はアンモニアガス等を用いればよい。
次に、図１４(c) に示すように、ホール又は配線溝よりなる凹部６５が形成されたパターン６２Ｃの上に全面に亘り且つ凹部６５が充填されるように金属膜６６Ａを堆積する。通常、金属膜６６Ａを堆積する前に、スパッタ法又はＣＶＤ法等により凹部６５の上にＴａ又はＴａＮよりなるバリアメタル層を堆積しておく。また、金属膜６６Ａは、スパッタ法によりシード（種）層を形成した後、該シード層を種とするメッキ法により堆積する。尚、金属膜６６Ａの堆積方法としては、メッキ法に代えて、ＣＶＤ法を用いてもよい。金属膜６６Ａとしては、通常銅が用いられるが、銅に代えて、金、銀又はプラチナ等のようにメッキ法による堆積が可能で且つ低抵抗の金属を用いることが好ましい。
次に、図１４(d) に示すように、ＣＭＰ法により、金属膜６６Ａの不要部つまりパターン６２Ｃの上に露出している部分を除去すると、凹部６５の内部に金属膜６６Ａよりなるプラグ又は上層の金属配線６６Ｂが形成される。
第６の実施形態においては、押圧部材６３の押圧面に設けられた凸部６４が柱状（ドット状）であればパターン６２Ｃにホールよりなる凹部６５が形成され、凸部６４がライン状であればパターン６２Ｃに配線溝よりなる凹部６５が形成されるので、シングルダマシン法により、パターン６２Ｃにプラグ又は上層の金属配線６６Ｂを形成することができる。
図示は省略しているが、前述の各工程を繰り返し行なうと、各層に、パターン６２Ｃよりなる層間絶縁膜とプラグ又は上層の金属配線６６Ｂとを有する多層配線構造を形成することができる。
第６の実施形態によると、グローバル段差を有しないパターン６２Ｃよりなる層間絶縁膜を形成することができるため、膜のストレスの局部的な集中を緩和できるので、多層配線の信頼性が向上する。
また、リソグラフィ技術により、パターン６２Ｃよりなる層間絶縁膜の上にマスクパターンを形成する場合には、段差に起因する焦点深度マージンの低下を抑制することができる。このため、従来に比べて、加工マージン（プロセスウインドウ）を増大できるので、高精度な半導体装置を製造することができる。
尚、第６の実施形態において、流動性膜６２Ａとして焼成工程において脱ガスが多い膜を用いる場合には、第１の実施形態よりも第２の実施形態の焼成工程を用いる方が有効である。通常の流動性膜６２Ａの場合、プリベークにより膜中の残留溶媒濃度を制御することができるため、焼成工程において脱ガスは殆ど発生しないが、膜組成によっては比較的高温で加熱される焼成工程において脱ガスが多い場合がある。このような場合には、第１の実施形態の焼成工程を用いると、パターン６２Ｃに均一性又は安定性の問題が生じるため、第２の実施形態の焼成工程を用いることが好ましい。
特に、パターン６２Ｃが多孔質膜である場合には、第２の実施形態の焼成工程が有効である。多孔質膜の場合、固化工程において、膜の基本構造の大部分が形成され、その後の焼成工程において、空孔を形成するために添加されていた空孔形成用の物質が蒸発するため、押圧部材６３を固化膜６２Ｂから離脱させた状態で焼成する第２の実施形態の焼成工程が適している。もっとも、多孔質膜であっても、固化工程において、膜の基本骨格の形成と共に空孔形成用の物質の蒸発を行なうような材質を用いる場合には、第１の実施形態の焼成工程を用いても良好なパターン６２Ｃが得られる。
尚、第６の実施形態においては、パターン６２Ｃを半導体装置の絶縁膜として用いるため、固化工程での加熱温度（第１の温度）は約１５０℃〜３００℃が好ましく、焼成工程での加熱温度（第２の温度）は約３５０℃〜４５０℃が好ましい。
（第７の実施形態）
以下、第７の実施形態に係る半導体装置の製造方法について、図１５(a) 〜(d) 及び図１６(a) 〜(d) を参照しながら説明する。
図示は省略しているが、半導体基板の上に層間絶縁膜を形成した後、該層間絶縁膜の上部に下層の埋め込み配線を形成し、その後、下層の埋め込み配線及び層間絶縁膜の上に拡散防止膜を形成することにより、半導体基板上に層間絶縁膜、下層の埋め込み配線及び拡散防止膜を有する基板７１を形成する。基板７１の形状は平面形状に限定されない。
次に、図１５(a) に示すように、第１の実施形態同様、回転塗布法、微視的吹付け法又は回転ローラ法等により、基板７１の上に全面に亘って液状又はジェル状の流動性を有する絶縁性物質を供給して絶縁性を有する流動性膜７２Ａを形成する。流動性膜７２Ａとしては、第１の実施形態において説明したような絶縁膜、つまり、有機膜、無機膜、有機無機混成膜又は多孔質膜等を用いることができる。
次に、図１５(b) に示すように、ラインの上にドットが点在してなる凸部７４を有する押圧面を備えた押圧部材７３を流動性膜７２Ａの表面に当接させた後、押圧部材７３に圧力を加えて流動性膜７２Ａの表面に凸部７４を転写して凹部を形成すると共に凹部を除く領域を平坦化する。
次に、図１５(c) に示すように、基板７１ひいては流動性膜７２Ａを第１の温度（Ｔ１）に加熱して、絶縁性物質に熱化学反応を起こさせることにより、流動性膜７２Ａを固化させて、凹部を有する固化膜７２Ｂを形成する。尚、固化工程としては、第１〜第４の実施形態におけるいずれかの流動性膜７２Ａの性質に適した方法を選べばよい。
次に、図１５(d) に示すように、第１及び第２の実施形態と同様に、固化膜７２Ｂを第１の温度（Ｔ１）よりも高い第２の温度（Ｔ２）に加熱することにより、固化膜７２Ｂが焼成されてなるパターン７２Ｃを形成する。次に、パターン７２Ｃの温度を約１００℃から室温程度までの温度範囲に下げた後、押圧部材７３をパターン７２Ｃから離脱させると共にパターン７２Ｃの温度を室温に下げる。このようにすると、図１６(a) に示すように、配線溝７５ａと該配線溝７５ａの下に点在するホール７５ｂとからなる凹部７５を有すると共に該凹部７５を除く領域が平坦であるパターン７２Ｃが得られる。
次に、図１６(b) に示すように、パターン７２Ｃに対してドライエッチングによるエッチバック処理を行なう。このようにすると、パターン７２Ｃにおける凹部７５の底部に存在する残存部はエッチバック処理により除去されるので、配線溝７５ａとホール７５ｂとが一体化された凹部７５が形成される。
次に、前述の拡散防止膜（図示は省略している）に対して異方性ドライエッチングを行なって、拡散防止膜の下に設けられている下層の金属配線（図示は省略している）の上面を露出させる。前述のエッチバック処理と拡散防止膜に対するドライエッチングによって、下層の金属配線は配線溝７５ａとホール７５ｂとからなる凹部７５に露出する。
次に、図１６(c) に示すように、凹部７５が形成されたパターン７２Ｃの上に全面に亘り且つ凹部７５が充填されるように金属膜７６Ａを堆積する。通常、金属膜７６Ａを堆積する前に、スパッタ法又はＣＶＤ法等により凹部７５の上にＴａ又はＴａＮよりなるバリアメタル層を堆積しておく。
次に、図１６(d) に示すように、ＣＭＰ法により、金属膜７６Ａの不要部つまりパターン７２Ｃの上に露出している部分を除去すると、凹部７５の内部に金属膜７６Ａよりなる上層の金属配線７６Ｂ及びプラグ７６Ｃが形成される。
第７の実施形態によると、押圧部材７３の押圧面に設けられた凸部７４がライン及びドットよりなるため、パターン７２Ｃに配線溝７５ａとホール７５ｂとからなる凹部７５が形成されるので、デュアルダマシン法により、上層の金属配線７６Ｂ及びプラグ７６Ｃを形成することができる。
図示は省略しているが、前述の各工程を繰り返し行なうと、各層に、パターン７２Ｃよりなる層間絶縁膜、上層の金属配線７６Ｂ及びプラグ７６Ｃを有する多層配線構造を形成することができる。
本発明はパターン形成方法、及び半導体装置の製造方法に有用である。
(a) 〜(e) は第１の実施形態に係るパターン形成方法の各工程を説明する断面図である。 (a) 〜(e) は第２の実施形態に係るパターン形成方法の各工程を説明する断面図である。 (a) は従来のパターン形成方法のシーケンスを示すフロー図であり、(b) は第１又は第２の実施形態に係るパターン形成方法のシーケンスを示すフロー図である。 (a) 〜(c) は第１又は第２の実施形態に係るパターン形成方法における第１実施例の各工程を示す断面図である。 (a) 及び(b) は第１又は第２の実施形態に係るパターン形成方法における第２実施例の各工程を示す断面図である。 (a) 及び(b) は第１又は第２の実施形態に係るパターン形成方法の第３実施例の各工程を示す断面図である。 (a) 及び(b) は第１又は第２の実施形態に係るパターン形成方法の第４実施例の各工程を示す断面図ある。 (a) 〜(c) は第３の実施形態に係るパターン形成方法の各工程を示す断面図である。 (a) 〜(c) は第３の実施形態に係るパターン形成方法の各工程を示す断面図である。 (a) 及び(b) は第４の実施形態に係るパターン形成方法の各工程を示す断面図である。 (a) 及び(b) は第４の実施形態に係るパターン形成方法の各工程を示す断面図である。 (a) 及び(b) は第５の実施形態に係るパターン形成方法の各工程を示す断面図である。 (a) 〜(d) は第６の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 (a) 〜(d) は第６の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 (a) 〜(d) は第７の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 (a) 〜(d) は第７の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 (a) 〜(e) は第１の従来例に係るパターン形成方法の各工程を示す断面図である。 (a) 〜(e) は第２の従来例に係る半導体装置の製造方法の各工程を示す断面図である。 (a) 〜(d) は第３の従来例に係る半導体装置の製造方法の各工程を示す断面図である。 (a) 〜(d) は第３の従来例に係る半導体装置の製造方法の各工程を示す断面図である。

Claims (22)

  1. 流動性を有する物質よりなり、空孔形成用物質を含む流動性膜を形成する工程と、
    押圧面にラインの上にドットが点在してなる凸部を有する押圧部材の前記押圧面を前記流動性膜に押圧して、前記凸部を前記流動性膜に転写する工程と、
    前記押圧面を前記流動性膜に押圧した状態で前記流動性膜を第１の温度に加熱して、前記凸部が転写されている前記流動性膜を固化することにより、固化膜を形成する工程と、
    前記押圧面を前記固化膜から離脱させた状態で前記固化膜を前記第１の温度よりも高い第２の温度に加熱して、前記固化膜を焼成することにより、焼成された前記固化膜よりなると共に前記凸部と対応する形状の凹部を有する多孔質膜のパターンを形成する工程とを備え、
    前記第１の温度は１５０℃〜３００℃であり、前記第２の温度は３５０℃〜４５０℃（但し、３５０℃は除く）であることを特徴とするパターン形成方法。
  2. 請求項１において、
    前記流動性を有する物質は、絶縁性物質であることを特徴とするパターン形成方法。
  3. 請求項１において、
    前記流動性を有する物質は、液状又はジェル状であることを特徴とするパターン形成方法。
  4. 請求項１において、
    前記流動性膜を形成する工程は、回転している基板の上に前記流動性を有する物質を供給することにより、前記流動性膜を前記基板の上に形成する工程を含むことを特徴とするパターン形成方法。
  5. 請求項１において、
    前記流動性膜を形成する工程は、基板の上に前記流動性を有する物質を供給した後、前記基板を回転することにより、前記流動性膜を前記基板の上に形成する工程を含むことを特徴とするパターン形成方法。
  6. 請求項１において、
    前記流動性膜を形成する工程は、回転している基板の上に前記流動性を有する物質をシャワー状又はスプレー状に供給することにより、前記流動性膜を前記基板の上に形成する工程を含むことを特徴とするパターン形成方法。
  7. 請求項１において、
    前記流動性膜を形成する工程は、微小な噴射口を有するノズルと基板とを平面方向に相対移動させながら、前記流動性を有する物質を前記噴射口から前記基板の上に供給することにより、前記流動性膜を前記基板の上に形成する工程を含むことを特徴とするパターン形成方法。
  8. 請求項１において、
    前記流動性膜を形成する工程は、ローラの表面に付着した前記流動性を有する物質を前記ローラを回転しながら前記基板の上に供給することにより、前記流動性膜を前記基板の上に形成する工程を含むことを特徴とするパターン形成方法。
  9. 請求項１において、
    前記流動性膜を形成する工程と前記凸部を前記流動性膜に転写する工程との間に、前記流動性膜の周縁部を選択的に除去する工程をさらに備えることを特徴とするパターン形成方法。
  10. 請求項９において、
    前記流動性膜の周縁部を選択的に除去する工程は、前記流動性膜を回転させながら前記流動性膜の周縁部に、前記流動性を有する物質を溶解させる溶液を供給することにより行なわれることを特徴とするパターン形成方法。
  11. 請求項９において、
    前記流動性膜の周縁部を選択的に除去する工程は、前記流動性膜の周縁部に光を照射して改質した後、改質された前記周縁部を除去することにより行なわれることを特徴とするパターン形成方法。
  12. 請求項１において、
    前記流動性膜は基板の上に形成されており、
    前記凸部を前記流動性膜に転写する工程は、前記基板の表面と前記押圧面との間の複数の距離を測定すると共に、前記複数の距離が等しくなるように前記押圧面により前記流動性膜を押圧する工程を含むことを特徴とするパターン形成方法。
  13. 請求項１において、
    前記流動性膜は基板の上に形成されており、
    前記凸部を前記流動性膜に転写する工程は、前記基板が載置されているステージの表面と前記押圧面との間の複数の距離を測定すると共に、前記複数の距離が等しくなるように前記押圧面により前記流動性膜を押圧する工程を含むことを特徴とするパターン形成方法。
  14. 請求項１２又は１３において、
    前記複数の距離を測定する工程は、測定部位における単位面積当たりの静電容量を計測することにより行なわれることを特徴とするパターン形成方法。
  15. 請求項１において、
    前記押圧部材の押圧面は疎水性を有していることを特徴とするパターン形成方法。
  16. 請求項１において、
    前記流動性を有する物質は光硬化性樹脂であり、
    前記固化膜を形成する工程は、前記流動性膜に光を照射する工程を含むことを特徴とするパターン形成方法。
  17. 請求項１において、
    前記流動性を有する物質は、有機材料、無機材料、有機無機混成材料、光硬化性樹脂又は感光性樹脂であることを特徴とするパターン形成方法。
  18. 流動性を有する絶縁性物質よりなり、空孔形成用物質を含む流動性膜を形成する工程と、
    押圧面にラインの上にドットが点在してなる凸部を有する押圧部材の前記押圧面を前記流動性膜に押圧して、前記凸部を前記流動性膜に転写する工程と、
    前記押圧面を前記流動性膜に押圧した状態で前記流動性膜を第１の温度に加熱して、前記凸部が転写されている前記流動性膜を固化することにより、固化膜を形成する工程と、
    前記押圧面を前記固化膜から離脱させた状態で前記固化膜を前記第１の温度よりも高い第２の温度に加熱して、前記固化膜を焼成することにより、焼成された前記固化膜よりなると共に前記凸部と対応する形状の凹部を有する多孔質膜のパターンを形成する工程と、
    前記凹部に金属材料を埋め込んで、前記金属材料よりなる金属配線及びプラグを形成する工程とを備え、
    前記第１の温度は１５０℃〜３００℃であり、前記第２の温度は３５０℃〜４５０℃（但し、３５０℃は除く）であることを特徴とする半導体装置の製造方法。
  19. 請求項１８において、
    前記流動性を有する物質は光硬化性樹脂であり、
    前記流動性膜を固化する工程は、前記流動性膜に光を照射する工程を含むことを特徴とする半導体装置の製造方法。
  20. 請求項１８において、
    前記流動性を有する物質は、有機材料、無機材料、有機無機混成材料、光硬化性樹脂又は感光性樹脂であることを特徴とする半導体装置の製造方法。
  21. 請求項１８において、
    前記パターンの比誘電率は約４以下であることを特徴とする半導体装置の製造方法。
  22. 請求項１８において、
    前記パターンを形成する工程よりも後で前記金属配線又は前記プラグのうちの少なくとも１つを形成する工程よりも前に、
    前記パターンにおける前記凹部の底部に存在する残存部をエッチングにより除去する工程を含むことを特徴とする半導体装置の製造方法。
JP2005507249A 2003-06-20 2004-06-14 パターン形成方法及び半導体装置の製造方法 Expired - Fee Related JP4789620B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005507249A JP4789620B2 (ja) 2003-06-20 2004-06-14 パターン形成方法及び半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003175879 2003-06-20
JP2003175879 2003-06-20
JP2005507249A JP4789620B2 (ja) 2003-06-20 2004-06-14 パターン形成方法及び半導体装置の製造方法
PCT/JP2004/008656 WO2004114382A1 (ja) 2003-06-20 2004-06-14 パターン形成方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2004114382A1 JPWO2004114382A1 (ja) 2006-08-03
JP4789620B2 true JP4789620B2 (ja) 2011-10-12

Family

ID=33534877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005507249A Expired - Fee Related JP4789620B2 (ja) 2003-06-20 2004-06-14 パターン形成方法及び半導体装置の製造方法

Country Status (7)

Country Link
US (2) US7294571B2 (ja)
EP (1) EP1553617A1 (ja)
JP (1) JP4789620B2 (ja)
KR (1) KR20060004903A (ja)
CN (1) CN100442436C (ja)
TW (1) TW200507175A (ja)
WO (1) WO2004114382A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7658772B2 (en) * 1997-09-08 2010-02-09 Borealis Technical Limited Process for making electrode pairs
WO2003021663A1 (en) * 2001-09-02 2003-03-13 Borealis Technical Limited Electrode sandwich separation
TW200507175A (en) * 2003-06-20 2005-02-16 Matsushita Electric Ind Co Ltd Pattern forming method, and manufacturing method for semiconductor device
JP2006310678A (ja) * 2005-05-02 2006-11-09 Ricoh Opt Ind Co Ltd 微細表面構造形成用基板、微細表面構造物品の製造方法及びその製造方法で製造された微細表面構造物品
KR101107474B1 (ko) 2005-06-07 2012-01-19 엘지디스플레이 주식회사 소프트몰드와 이를 이용한 패턴방법
CN101198903B (zh) * 2005-06-10 2011-09-07 奥贝达克特公司 利用中间印模的图案复制
WO2007030527A2 (en) * 2005-09-07 2007-03-15 Toppan Photomasks, Inc. Photomask for the fabrication of a dual damascene structure and method for forming the same
JP2007088374A (ja) * 2005-09-26 2007-04-05 Dainippon Screen Mfg Co Ltd 半導体装置の製造方法
FR2893018B1 (fr) * 2005-11-09 2008-03-14 Commissariat Energie Atomique Procede de formation de supports presentant des motifs, tels que des masques de lithographie.
JP2007329276A (ja) * 2006-06-07 2007-12-20 Tokyo Ohka Kogyo Co Ltd ナノインプリントリソグラフィによるレジストパターンの形成方法
DE102006030267B4 (de) * 2006-06-30 2009-04-16 Advanced Micro Devices, Inc., Sunnyvale Nano-Einprägetechnik mit erhöhter Flexibilität in Bezug auf die Justierung und die Formung von Strukturelementen
WO2008005087A2 (en) * 2006-06-30 2008-01-10 Advanced Micro Devices, Inc. A nano imprint technique with increased flexibility with respect to alignment and feature shaping
US8025829B2 (en) * 2006-11-28 2011-09-27 Nanonex Corporation Die imprint by double side force-balanced press for step-and-repeat imprint lithography
JP2008192281A (ja) 2007-01-12 2008-08-21 Ricoh Co Ltd パターン及びその形成方法
US9889239B2 (en) 2007-03-23 2018-02-13 Allegiance Corporation Fluid collection and disposal system and related methods
AU2008232361B2 (en) 2007-03-23 2013-05-16 Allegiance Corporation Fluid collection and disposal system and related methods
US20100108639A1 (en) * 2007-03-30 2010-05-06 Pioneer Corporation Imprinting mold and method of producing imprinting mold
US8026170B2 (en) * 2007-09-26 2011-09-27 Sandisk Technologies Inc. Method of forming a single-layer metal conductors with multiple thicknesses
US8466068B2 (en) * 2007-12-31 2013-06-18 Sandisk 3D Llc Methods and apparatus for forming memory lines and vias in three dimensional memory arrays using dual damascene process and imprint lithography
US20100301449A1 (en) * 2007-12-31 2010-12-02 Sandisk 3D Llc Methods and apparatus for forming line and pillar structures for three dimensional memory arrays using a double subtractive process and imprint lithography
KR100940169B1 (ko) * 2008-03-07 2010-02-03 삼성전기주식회사 경화 수지층을 형성하는 인쇄회로기판의 제조방법
KR101248862B1 (ko) * 2009-03-27 2013-03-29 한양대학교 산학협력단 액체 유동층을 매개로 하는 나노 전사 롤 투 롤 인쇄법을 이용한 미세 패턴 형성 방법
WO2011008961A1 (en) 2009-07-15 2011-01-20 Allegiance Corporation Fluid collection and disposal system and related methods
US8747092B2 (en) 2010-01-22 2014-06-10 Nanonex Corporation Fast nanoimprinting apparatus using deformale mold
CN102673288B (zh) * 2012-03-16 2015-02-25 文裕华 一种压纹膜的堆积凸纹印刷工艺
FR3000598B1 (fr) * 2012-12-27 2016-05-06 Commissariat Energie Atomique Procede ameliore de realisation d'une structure de reprise de contact
US8871639B2 (en) * 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US10105883B2 (en) 2013-03-15 2018-10-23 Nanonex Corporation Imprint lithography system and method for manufacturing
US10108086B2 (en) 2013-03-15 2018-10-23 Nanonex Corporation System and methods of mold/substrate separation for imprint lithography
JP7299685B2 (ja) * 2018-10-11 2023-06-28 キヤノン株式会社 膜形成装置、膜形成方法および物品製造方法
CN109240041B (zh) * 2018-11-19 2020-06-26 京东方科技集团股份有限公司 拼接式压印模板及其制备方法和母模板
JP7414680B2 (ja) * 2020-09-17 2024-01-16 キオクシア株式会社 インプリント方法、インプリント装置、及び膜形成装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267943A (ja) * 1993-03-15 1994-09-22 Hitachi Ltd 半導体装置の製造方法
JP2001252927A (ja) * 2000-03-10 2001-09-18 Nippon Sheet Glass Co Ltd 所定表面形状を有する物品の製造方法および成形型
JP2002158221A (ja) * 2000-11-17 2002-05-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003077807A (ja) * 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd モールド、モールドの製造方法、および、パターン形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07121914A (ja) * 1993-10-20 1995-05-12 Canon Inc 光記録媒体用基板シートの製造方法及びそれに用いられるロールスタンパーの製造方法
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
US6017776A (en) * 1997-04-29 2000-01-25 Micron Technology, Inc. Method of attaching a leadframe to singulated semiconductor dice
JP2000194142A (ja) 1998-12-25 2000-07-14 Fujitsu Ltd パタ―ン形成方法及び半導体装置の製造方法
US6660362B1 (en) * 2000-11-03 2003-12-09 Kimberly-Clark Worldwide, Inc. Deflection members for tissue production
ES2270091T3 (es) * 2002-11-11 2007-04-01 Sig Technology Ltd. Cierre abisagrado de garantia para botellas y recipientes de contenidos fluidos sellados por una pelicula.
KR100496259B1 (ko) * 2003-02-17 2005-06-17 삼성전자주식회사 다마신 공정을 이용한 배선 및 그 형성 방법, 이를포함하는 반도체 소자 및 그 제조 방법
TW200507175A (en) * 2003-06-20 2005-02-16 Matsushita Electric Ind Co Ltd Pattern forming method, and manufacturing method for semiconductor device
US20050191860A1 (en) * 2003-06-20 2005-09-01 Matsushita Electric Industrial Co., Ltd. Method for forming semiconductor device
TW200503167A (en) * 2003-06-20 2005-01-16 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267943A (ja) * 1993-03-15 1994-09-22 Hitachi Ltd 半導体装置の製造方法
JP2001252927A (ja) * 2000-03-10 2001-09-18 Nippon Sheet Glass Co Ltd 所定表面形状を有する物品の製造方法および成形型
JP2002158221A (ja) * 2000-11-17 2002-05-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003077807A (ja) * 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd モールド、モールドの製造方法、および、パターン形成方法

Also Published As

Publication number Publication date
JPWO2004114382A1 (ja) 2006-08-03
CN100442436C (zh) 2008-12-10
US20050170269A1 (en) 2005-08-04
CN1698181A (zh) 2005-11-16
WO2004114382A1 (ja) 2004-12-29
US20080045005A1 (en) 2008-02-21
US7294571B2 (en) 2007-11-13
TW200507175A (en) 2005-02-16
US7563709B2 (en) 2009-07-21
EP1553617A1 (en) 2005-07-13
KR20060004903A (ko) 2006-01-16

Similar Documents

Publication Publication Date Title
JP4789620B2 (ja) パターン形成方法及び半導体装置の製造方法
US7291554B2 (en) Method for forming semiconductor device
US20070202666A1 (en) Method for fabricating semiconductor device
KR102394042B1 (ko) 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법
US7598172B2 (en) Method for manufacturing semiconductor device by using dual damascene process and method for manufacturing article having communicating hole
JPWO2004114388A1 (ja) 半導体装置の製造方法
CN100552916C (zh) 使用双镶嵌工艺制造半导体器件和含连通孔的制品的方法
TWI775968B (zh) 半導體裝置之製造方法
US20050191860A1 (en) Method for forming semiconductor device
Wang et al. Development of full-fill bottom antireflective coatings for dual-damascene process
JP2011159904A (ja) パターン形成方法および含浸装置
Shinjo et al. Wet-recess gap-fill materials for an advanced dual damascene process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100617

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100729

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100910

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees