CN100442436C - 图案形成方法及半导体器件的制造方法 - Google Patents

图案形成方法及半导体器件的制造方法 Download PDF

Info

Publication number
CN100442436C
CN100442436C CNB2004800005832A CN200480000583A CN100442436C CN 100442436 C CN100442436 C CN 100442436C CN B2004800005832 A CNB2004800005832 A CN B2004800005832A CN 200480000583 A CN200480000583 A CN 200480000583A CN 100442436 C CN100442436 C CN 100442436C
Authority
CN
China
Prior art keywords
film
mobile
pattern
substrate
mobile film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800005832A
Other languages
English (en)
Other versions
CN1698181A (zh
Inventor
中川秀夫
笹子胜
平井义彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1698181A publication Critical patent/CN1698181A/zh
Application granted granted Critical
Publication of CN100442436C publication Critical patent/CN100442436C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques

Abstract

图案形成方法，包括：形成由具有流动性的物质构成的流动性膜的工序；将推压构件具有凸部的推压面推压到流动性膜，将所述凸部转印到流动性膜的工序，且所述凸部包括用于形成金属布线的第1凸部与用于形成插塞的第2凸部；在将推压面推压到流动性膜的状态下，通过将流动性膜加热到第1温度，使转印了所述凸部的流动性膜固化，形成固化膜的工序；以及通过将固化膜加热到比第1温度高的第2温度焙烧所述固化膜，形成由已焙烧的固化膜构成的图案的工序。

Description

图案形成方法及半导体器件的制造方法
技术领域
本发明涉及一种利用压印法形成图案的方法，及利用该图案形成方法的半导体器件的制造方法。
背景技术
半导体器件的制造工艺的多层布线的形成方法上，在设计规格低于130nm的世代向来使用金属镶嵌法，在绝缘膜形成凹部(通孔或布线沟)后，主要以金属电镀法将金属膜埋入凹部，其后，通过化学机械研磨(CMP)法将金属膜平坦化形成埋入布线。这时，在绝缘膜形成凹部的方法，除了现有为人所知的干蚀刻法外，还有非专利文献1(Applied Physics Letter，Volume 67(1995)，pp.3114-3116)或专利文献1(USP 5,772,905(1998.06.30))中由S.Y.Chou等提案的纳米压印光刻术。
以下，参照图17(a)～(e)说明利用纳米压印光刻术的现有的图案形成方法。
首先，如图17(a)所示，在表层部形成晶体管等元件及布线(省略图示)的衬底(半导体晶片)101上，形成由热硬化性树脂构成的膜102A后，如图17(b)所示，将推压面具有凸部104的模块103的推压面压入膜102A，将模块103的凸部104转印到膜102A。
其次，如图17(c)所示，通过在对模块103施加压力的状态下加热衬底101，使膜102A硬化形成硬化膜102B。而且，膜102A为由光硬化性树脂构成时，对模块103施加压力同时照射紫外线等光形成硬化膜102B。
其次，如图17(d)所示，一旦从硬化膜102B取出模块103，在硬化膜102B形成由转印模块103的凸部104构成的凹部105。
其次，对硬化膜102B全面进行异向性干蚀刻(异向性回蚀)，如图17(e)所示，除去硬化膜102B的残留于凹部105底部的部分。
但是，在膜102A的材料方面，S.Y.Chou等使用为光阻材料的PMMA(聚甲基丙烯酸甲酯)，同时将PMMA一度硬化后再加热到200℃使PMMA稍微软化的状态下将模块103推压到膜102A形成凹部105。这时，由于PMMA为硬化状态，产生为了形成凹部105必须使用140气压的高压的问题。
因此，为了解决该问题，专利文献2(特开2000-194142号公报)中，使用由液状光硬化性物质构成的光硬化性物质膜作为膜102A，同时通过在将模块103推压到膜102A的状态下对膜102A加热及照射光使其硬化，将施加的压力减低到几个气压，据此谋求提高模块103与衬底101的水平方向的位置的精度。
这里，说明根据金属镶嵌法形成构成多层布线的埋入布线的方法。通常，将通过金属镶嵌法只形成埋入插塞或埋入布线的方法称为单金属镶嵌法；将通过金属镶嵌法同时形成埋入插塞及埋入布线二者的方法称为双金属镶嵌法。
以下，参照图18(a)～(e)说明以单金属镶嵌法形成插塞或金属布线的半导体器件的制造方法。
首先，如图18(a)所示，通过例如化学汽相沉积(CVD：chemical vapordeposition)法或涂布(SOD：spin on dielectric)法，在衬底(半导体晶片)111上形成由例如氧化硅膜构成的绝缘膜112。
其次，如图18(b)所示，通过光刻技术，在绝缘膜112上形成具有用以形成通孔或布线沟的开口部的光阻图案113后，如图18(c)所示，将光阻图案113作为掩模对绝缘膜112进行干蚀刻，在绝缘膜112形成由通孔或布线沟构成的凹部114。
接下来，如图18(d)所示，通过例如溅射法形成阻挡金属层(省略图示)后，再通过例如电镀法在阻挡金属层上沉积铜膜115。
其次，如图18(e)所示，通过例如化学机械研磨(CMP：chemical mechanicalpolishing)，除去铜膜115的无用部分、即露出于绝缘膜112上的部分，形成由铜膜115构成的插塞或金属布线116。
以下，参照图19(a)～(d)及图20(a)～(d)说明以双金属镶嵌法形成插塞及金属布线的半导体器件的制造方法。而且，这里说明所谓的通道第一工艺过程，即形成通孔后形成布线沟，其后，将金属膜埋入通孔及布线沟形成插塞及金属布线的工艺过程。
首先，如图19(a)所示，通过例如化学汽相沉积法或涂布法，在衬底(半导体晶片)121上形成由例如氧化硅膜构成的绝缘膜122。
其次，如图19(b)所示，通过光刻技术，在绝缘膜122上形成通孔形成用的开口部的第一光阻图案123后，如图19(c)所示，将第一光阻图案123作为掩模对绝缘膜122进行干蚀刻，在绝缘膜122形成通孔124。
接下来，如图19(d)所示，在包括通孔124内部的绝缘膜122上形成反射防止膜(BARC)125后，再在该反射防止膜125上形成具有布线沟形成用的开口部的第二光阻图案126。
其次，如图20(a)所示，将第二光阻图案126作为掩模对反射防止膜125进行干蚀刻，使反射防止膜125残留于通孔124下部后，以第二光阻图案126及反射防止膜125作为掩模对绝缘膜122进行干蚀刻，在绝缘膜122形成布线沟127。
接下来，如图20(b)所示，通过灰化及洗净，将第二光阻图案126及反射防止膜125除去后，通过溅射法形成阻挡金属层(省略图示)，其后，如图20(c)所示，通过电镀法使通孔124及布线沟127埋入状态下将铜膜128沉积于阻挡金属层上。
其次，通过化学机械研磨法，除去铜膜128的无用部分、即露出在绝缘膜122上的部分，如图20(d)所示，同时形成由铜膜128构成的插塞130及金属布线131。
但是，根据所述现有的半导体器件的制造方法，通过金属镶嵌法形成多层布线时，由于工序数变得非常多产生半导体器件的制造工艺成本变高的问题。
因此，在绝缘膜形成凹部(通孔或布线沟)的工序中，思考应用纳米压印光刻法取代根据光刻法形成光阻图案与干蚀刻的组合来减少工序数降低成本。
但是，在使用绝缘膜作为层间绝缘膜应用纳米压印光刻法时，为了其后的半导体工艺过程中保证绝缘膜的稳定性，通常，需要以400℃左右的温度加热绝缘性材料使其硬化的工序。
但是，现有的纳米压印光刻法的目的在于形成光阻图案，因此加热温度顶多200℃左右。
因此，为了使利用纳米压印光刻法形成凹部的工序适用于绝缘膜，一旦以约350℃以上的温度加热绝缘材料，根据部位绝缘膜的基本骨架构造变得不均匀，因此产生由于部位的不同绝缘膜的相对介电常数也不同的这样的膜质劣化。结果，无法获得作为绝缘膜的可靠性，大幅地降低了半导体器件的性能及可靠性。
发明内容
有鉴于前，本发明的目的在于：能够以较少的工序数形成基本骨架构造均匀且膜质提高的图案。
为了达成所述目的，本发明涉及的图案形成方法具备以下工序：形成由具有流动性的物质构成的流动性膜的工序；将推压面具有推压构件具有凸部的推压面推压到流动性膜，使凸部转印到流动性膜的工序，且所述凸部包括用于形成金属布线的第1凸部与用于形成插塞的第2凸部；在推压面推压到流动性膜的状态中，通过将流动性膜加热到第1温度，使转印凸部的流动性膜固化，形成固化膜的工序；以及通过将固化膜加热到比第1温度高的第2温度焙烧固化膜，形成由已焙烧的固化膜构成的且具有与所述凸部对应的形状的凹部的图案的工序。
根据本发明涉及的图案形成方法，由于将形成在推压构件的推压面的包括用于形成金属布线的第1凸部与用于形成插塞的第2凸部的凸部转印到流动性膜后，再对流动性膜进行固化工序及焙烧工序形成图案，所以能够以较少的工序形成图案。而且，将推压构件的推压面推压到流动性膜使凸部转印到流动性膜的形成固化膜的工序中，通过以相对较低的温度的第1温度进行加热处理，形成固化膜的基本骨架(例如，有机膜的聚合物骨架、氧化硅膜或有机无机复合膜的硅氧烷骨架、或光抗蚀膜的树脂骨架)后，在形成图案的工序，通过以相对较高温度的第2温度进行加热处理，从固化膜使丙烯基聚合物等的致孔剂(Porogen)或残留的溶剂等蒸发，所以与形成基本骨架及使致孔剂(Porogen)或残留溶剂等蒸发同时进行的情况相比下，能够使图案的基本骨架构造均匀提高图案的膜质。因此，由绝缘膜构成图案时，整个膜的相对介电常数一致所以能够提高绝缘膜的可靠性。
最好是，本发明涉及的图案形成方法中，第1温度为约150℃～约300℃。
这样一来，能够在不使流动性膜含有的致孔剂等蒸发的情况下形成流动性膜的基本骨架。
最好是，本发明涉及的图案形成方法中，第2温度为约350℃～约450℃。
这样一来，能够在不使固化膜恶化进一步地不使图案的膜质恶化状况下使致孔剂等从固化膜蒸发。
本发明涉及的图案形成方法中，具有流动性的物质能够使用绝缘性物质。
最好是，本发明涉及的图案形成方法中，具有流动性的物质为液状或胶状。
这样一来，能够简单且确实地形成流动性膜。
最好是，本发明涉及的图案形成方法中，形成流动性膜的工序包括：通过将具有流动性的物质供应到旋转的衬底上，在衬底上形成流动性膜的工序。
这样一来，能够使流动性膜的膜厚均匀。
最好是，本发明涉及的图案形成方法中，形成流动性膜的工序包括：将具有流动性的物质供应到衬底上后，通过旋转衬底在衬底上形成流动性膜的工序。
这样一来，能够使流动性膜的膜厚均匀。
最好是，本发明涉及的图案形成方法中，形成流动性膜的工序包括：通过将具有流动性的物质以淋浴状或喷雾状供应到旋转的衬底上，在衬底上形成流动性膜的工序。
这样一来，能够确实地形成具有较薄膜厚的流动性膜。
最好是，本发明涉及的图案形成方法中，形成流动性膜的工序包括：通过一边让具有微小喷射口的喷嘴与衬底以平面方向相对移动，一边从喷射口将具有流动性的物质供应到衬底上，在衬底上形成流动性膜的工序。
这样一来，能够通过调整喷嘴与衬底的相对移动速度将流动性膜的厚度控制为想要的大小。而且，通过调整具有流动性的物质的粘度能够改变流动性膜的流动性程度。并且，通过调整喷嘴数能够控制处理速度。
最好是，本发明涉及的图案形成方法中，形成流动性膜的工序包括：通过一边旋转滚筒一边让附着在滚筒表面的具有流动性的物质供应到衬底上，在衬底上形成流动性膜的工序。
这样一来，通过调整滚筒与衬底的间隔及滚筒施压在衬底的力，能够控制流动性膜的厚度。而且，能够采用具有高粘性的流动性的材料。
最好是，本发明涉及的图案形成方法，在形成流动性膜的工序与将凸部转印到流动性膜的工序之间进一步包括：选择地除去流动性膜的周缘部的工序。
这样一来，形成图案的工艺中，将衬底的周缘部予以机械性地保持变得容易。
最好是，本发明涉及的图案形成方法中包括选择地除去流动性膜的周缘部的工序时，该工序为通过一边让流动性膜旋转一边让使具有流动性的物质溶解的溶液供应到流动性膜的周缘部加以进行。
这样一来，能够确实地除去具有圆形或角个数多的多角形的平面形状的衬底的周缘部。
最好是，本发明涉及的图案形成方法包括选择地除去流动性膜的周缘部的工序时，该工序为通过对流动性膜的周缘部照射光使其性质改变后将已性质改变的周缘部予以除去。
这样一来，不仅能够确实地除去圆形或角个数多的多角形平面形状的衬底的周缘部，也能够确实地除去如三角形或四方形等具有角个数少的多角形的平面形状的衬底的周缘部。
最好是，本发明涉及的图案形成方法中，在衬底上形成流动性膜将凸部转印到流动性膜的工序包括：测量衬底表面与推压面之间的多个距离，同时使多个距离相等下通过推压面推压流动性膜的工序。
这样一来，由于能够使从流动性膜表面到衬底表面的距离经常相等，所以能够省略在每隔规定期间使衬底表面与推压构件的推压面的距离相等的作业。
最好是，本发明涉及的图案形成方法中，在衬底上形成流动性膜将凸部转印到流动性膜的工序包括：测量装载衬底的装载台表面与推压面之间的多个距离，同时使多个距离相等下通过推压面推压流动性膜的工序。
这样一来，由于能够使从流动性膜表面到衬底表面的距离经常相等，所以能够省略在每隔规定期间使衬底表面与推压构件的推压面的距离相等的作业。
最好是，本发明涉及的图案形成方法包括测量衬底或装载台的表面与推压面之间的多个距离的工序时，该工序通过计测测量部位的单位面积的静电容量进行。
这样一来，能够简单且确实地测量多个距离。
最好是，本发明涉及的图案形成方法中，推压构件的推压面具有疏水性。
这样一来，由于推压构件容易从固化膜脱离能够形成缺陷更少的图案。
最好是，本发明涉及的图案形成方法中，具有流动性的物质为光硬化性树脂，形成固化膜的工序包括对流动性膜照射光。
这样一来，能够通过光化学反应及热化学反应，使流动性膜容易且迅速地固化。
本发明涉及的图案形成方法中，具有流动性的物质可以使用有机材料、无机材料、有机无机复合材料、光硬化性树脂或感光性树脂。
最好是，本发明涉及的图案形成方法中，图案为多孔质膜。
这样一来，能够形成相对介电常数低的图案。
最好是，本发明涉及的图案形成方法中，形成图案的工序包括：在推压面推压到固化膜的状态下将固化膜加热到第2温度的工序。
这样一来，能够高精度地维持形成在固化膜的凹凸部中至少一个的形状。
最好是，本发明涉及的图案形成方法中，形成图案的工序包括：使推压面从固化膜脱离的状态下将固化膜加热到第2温度的工序。
这样一来，能够使固化膜含有的致孔剂或残留的溶剂等容易蒸发。
本发明涉及的半导体器件的制造方法包括：形成由具有流动性的绝缘性物质构成的流动性膜的工序；将推压构件具有凸部的推压面推压到流动性膜将凸部转印到流动性膜的工序，且所述凸部具有用于形成金属布线的第1凸部与用于形成插塞的第2凸部；在推压面推压到流动性膜的状态下，通过将流动性膜加热到第1温度使转印凸部的流动性膜固化形成固化膜的工序；通过将固化膜加热到比第1温度高的第2温度焙烧固化膜形成由已焙烧的固化膜构成、同时具有与凸部相对应形状的凹部的图案的工序，且所述凹部包括具有与所述第1凸部相对应形状的第1凹部以及具有与所述第2凸部相对应形状的第2凹部；以及将金属材料埋入第1凹部与所述第2凹部形成由金属材料构成的金属布线及插塞的工序。
根据本发明涉及的半导体器件的制造方法，如图案形成方法中说明的，由于在对流动性膜转印形成在推压构件的推压面的凸部后，对流动性膜进行固化工序及焙烧工序形成图案，所以能够以较少的工序形成图案。而且，由于在形成固化膜的工序中形成固化膜的基本骨架后，在形成图案的工序中，从固化膜将丙烯基聚合物等的致孔剂或残留的溶剂等蒸发使图案的基本骨架构造均匀，所以能够提高图案的膜质。因此，由于在膜全体中的由图案构成的绝缘膜的相对介电常数相等，所以提高绝缘膜的可靠性，进一步地提高半导体器件的可靠性。
而且，图案的凹部为布线沟或孔时，通过单金属镶嵌法能够形成由金属材料构成的金属布线或插塞；图案的凹部由布线沟或孔构成时，通过双金属镶嵌法能够形成金属材料构成的金属布线或插塞。
最好是，本发明涉及的半导体器件的制造方法中，第1温度为约150℃～约300℃。
这样一来，能够在不使流动性膜含有的致孔剂等蒸发下形成流动性膜的基本骨架。
最好是，本发明涉及的半导体器件的制造方法中，第2温度为约350℃～约450℃。
这样一来，在不使固化膜进一步地不使图案的膜质恶化状况下，能够从固化膜使致孔剂等蒸发。
最好是，本发明涉及的半导体器件的制造方法中，具有流动性的物质为光硬化性树脂，固化流动性膜的工序包括：对流动性膜照射光的工序。
这样一来，通过光化学反应及热化学反应能够容易且迅速地将流动性膜固化。
本发明涉及的半导体器件的制造方法中，能够使用有机材料、无机材料、有机无机复合材料、光硬化性树脂或感光性树脂作为具有流动性的物质。
最好是，本发明涉及的半导体器件的制造方法中，形成图案的工序包括：在推压面推压到固化膜的状态下将固化膜加热到第2温度的工序。
这样一来，能够高精度地维持形成在固化膜的凹凸部的形状。
最好是，本发明涉及的半导体器件的制造方法中，形成图案的工序包括：在使推压面从固化膜脱离的状态下将固化膜加热到第2温度的工序。
这样一来，能够使固化膜含有的致孔剂或残留的溶剂等容易蒸发。
最好是，本发明涉及的半导体器件的制造方法中，图案为多孔质膜。
这样一来，能够形成由相对介电常数低的由图案构成的绝缘膜。
最好是，本发明涉及的半导体器件的制造方法中，图案的相对介电常数为小于等于4以下。
这样一来，能够确实地降低绝缘膜的相对介电常数减少金属布线之间的静电容量。
最好是，本发明涉及的半导体器件的制造方法中，在形成图案的工序后与形成金属布线及插塞的工序前，包括：通过对存在于图案凹部的底部的残留部进行蚀刻加以除去的工序。
这样一来，能够实现由底部不存在残留部的凹部构成的孔或布线沟。
附图说明
图1(a)～(e)为说明第一实施例涉及的图案形成方法的各工序的剖面图。
图2(a)～(e)为说明第二实施例涉及的图案形成方法的各工序的剖面图。
图3(a)为示出现有的图案形成方法的顺序的流程图；(b)为示出第一或第二实施例涉及的图案形成方法的顺序的流程图。
图4(a)～(c)为第一或第二实施例涉及的图案形成方法中第1实施例的各工序的剖面图。
图5(a)及(b)为第一或第二实施例涉及的图案形成方法中第2实施例的各工序的剖面图。
图6(a)及(b)为第一或第二实施例涉及的图案形成方法中第3实施例的各工序的剖面图。
图7(a)及(b)为第一或第二实施例涉及的图案形成方法的第4实施例的各工序的剖面图。
图8(a)～(c)为示出第三个实施例涉及的图案形成方法的各工序的剖面图。
图9(a)～(c)为示出第三个实施例涉及的图案形成方法的各工序的剖面图。
图10(a)及(b)为示出第四个实施例涉及的图案形成方法的各工序的剖面图。
图11(a)及(b)为示出第四个实施例涉及的图案形成方法的各工序的剖面图。
图12(a)及(b)为示出第五个实施例涉及的图案形成方法的各工序的剖面图。
图13(a)～(d)为示出第六个实施例涉及的半导体器件的制造方法各工序的剖面图。
图14(a)～(d)为示出第六个实施例涉及的半导体器件的制造方法的各工序的剖面图。
图15(a)～(d)为示出第七个实施例涉及的半导体器件的制造方法各工序的剖面图。
图16(a)～(d)为示出第七个实施例涉及的半导体器件的制造方法的各工序的剖面图。
图17(a)～(e)为示出第一现有例涉及的图案形成方法的各工序的剖面图。
图18(a)～(e)为示出第二现有例涉及的半导体器件的制造方法的各工序的剖面图。
图19(a)～(d)为示出第三现有例涉及的半导体器件的制造方法的各工序的剖面图。
图20(a)～(d)为示出第三现有例的半导体器件的制造方法的各工序的剖面图。
具体实施方式
(第一实施例)
以下，参照图1(a)～图1(e)说明第一实施例的图案形成方法。
首先，如图1(a)所示，在半导体晶片构成的衬底11表面供应具有流动性的物质，例如液状或胶状物质，形成具有流动性的膜(以下，仅称为流动性膜)12A。通常，为了使在衬底11上形成的流动性膜12A中的一部份或大部分溶剂蒸发，进行约80℃～120℃左右的加热处理。这一加热通常称为预焙烧，预焙烧的温度只要设定成其次进行的转印工序中能够确保流动性膜12A的流动性的程度即可。也就是，按照供应流动性物质时的溶剂物质特性(沸点等)设定温度即可，也可以根据情况省略预焙烧。
作为流动性膜12A，能够举出：有机膜、无机膜、有机无机复合膜(有机膜无机复合膜)、一旦照射光会硬化的光硬化性树脂、光抗蚀膜等感光性树脂膜、或是在膜中具有直径大约1nm～10nm左右的多数空孔(pore)的多孔质膜(多孔膜)等。
流动性膜12A的形成方法，能够举出旋转涂布法、微观喷涂法或旋转滚筒法等，流动性膜12A的厚度调整虽然根据各个方法不同，但是通过选择流动性膜12A的形成方法能够调整膜厚。而且，有关流动性膜12A的形成方法，将在第1～第4实施例详细说明。
衬底11的平面形状并没有特别限制，可以为圆形或多角形等任一形状。
最好是，将流动性膜12A作为多层布线的层间膜使用时，具有流动性的物质使用绝缘性物质。
其次，如图1(b)所示，将表面具有凹凸部的平坦推压面的推压构件13的推压面与流动性膜12A的表面相向后，通过对推压构件13施加衬底方向的压力，将凹凸部转印到流动性膜12A的表面，同时将流动性膜12A表面转印有凹凸部以外的区域全面平坦化。图1(b)中，14为设在推压面的凸部。
这时，仅通过推压构件13的推压面推压流动性膜12A，就能够将流动性膜12A表面转印了凹凸部以外的区域全面平坦化。当然，一旦中断推压构件13的推压，由于流动性膜12A具有的表面张力，流动性膜12A将变化为能量稳定的形状。
这里，如图1(c)所示，将推压构件13推压到流动性膜12A的状态下，通过将流动性膜12A加热到第1温度(T1)使流动性膜12A内部产生化学反应固化流动性膜12A，形成由已固化的流动性膜12A构成同时转印了凹凸部的固化膜12B。最好是，第1温度(T1)为约150℃～约300℃，约200℃～约250℃更好。这样一来，能够确实形成流动性膜12A的基本骨架，例如聚合物骨架或硅氧烷骨架。固化工序中，通过设定成规定温度的加热板进行2、3分钟左右的加热处理。
其次，如图1(d)所示，在推压构件13推压到固化膜12B的状态下，将固化膜12B加热到比第1温度(T1)高的第2温度(T2)，通过焙烧固化膜12B，形成由已焙烧的固化膜12B构成的图案12C。最好是，第2温度(T2)为约350℃～约450℃。这样一来，从形成基本骨架的固化膜12B蒸发致孔剂等，能够获得具有膜质均匀的图案12C。在形成图案的工序中，通过设定成规定温度的加热板进行约2分钟～15分钟左右的加热处理。
其次，使图案12C的温度从约100℃下降到室温左右的温度范围后，使推压构件13从图案12C脱离，其后，一旦图案12C的温度最终下降到室温时，如图1(e)所示，便得到具有由转印推压构件13的凸部14构成的凹部15，同时凹部15以外的区域全面平坦化的图案12C。
而且，最好是，为了使具有推压构件13的凹凸部的推压面具有疏水性，在推压面施加特氟隆(登录商标)涂层处理或硅耦合材料的表面处理。这样一来，由于能够使推压构件13很容易从图案12C脱离，所以能够形成缺陷更少的图案12C。
若是设在推压构件13的推压面的凹凸部为柱状(点状)凸部，在图案12C形成孔，若为线状凸部，在图案12C形成布线沟。相反的，若是设在推压构件13的推压面的凹凸部为孔状凹部，在图案12C形成柱状(点状)凸部，若为沟状凹部，在图案12C形成线。
以下，说明具有流动性的材料。
用来形成有机膜的流动性物质，能够举出以烯丙醚为主要骨架的芳烃聚合物，具体来说能够举出FLARE及GX-3(Honeywell公司制)及SiLK(DowChemical公司制)等。
用来形成无机膜的具有流动性的物质，能够举出HSQ(Hydrogen silsquioxane)或有机SOG、例如烷基硅氧烷聚合物，HSQ的具体例能够举出Fox(Dow Corning公司制)，有机SOG的具体例能够举出HSG-RZ25(日立化成社制)。
用来形成有机无机复合膜的具流动性的物质，能够举出在硅氧烷骨架中含有甲基等有机基的有机硅氧烷，具体地可以举出HOSP(Hybrid organicsiloxane polymer：Honeywell公司制)。
用来形成光硬化性树脂的具有流动性的物质，可以举出PDGI(Polydimethyl glutar imide)，具体地可以举出SAL101(Shipley Far East公司制)。
用来形成感光性树脂膜的具有流动性的物质，能够使用在光刻技术中使用一般的光阻材料。
用来形成多孔质膜的具有流动性的物质，可以举出具有空孔的有机材料、无机材料及有机无机复合材料，具有空孔的有机材料的具体例可以举出Porous FLARE(Honeywell公司制)，具有空孔的无机材料的具体例可以举出在HSQ(Hydrogen silsquioxane)中具有空孔的XLK(Dow Corning公司制)，具有空孔的有机无机复合材料可以举出Nanoglass(Honeywell公司制)、LKD-5109(JSR公司制)等。
若是将使用以上材料形成的流动性膜12A固化及焙烧形成的图案12C作为多层布线的层间绝缘膜使用，能够获得致密且具有比一般的氧化硅膜(相对介电常数约4左右)相对介电常数低的层间绝缘膜，所以能够实现适合施行100nm以下微细加工的半导体器件的膜。特别是，若使用多孔质膜，可以实现具有小于等于2极低的相对介电常数的层间绝缘膜。
而且，以上材料为形成绝缘膜的材料，但是本发明并不限于绝缘膜，也可以作为具有导电性的聚合物膜或金属膜的形成方法使用。
(第二实施例)
以下，参照图2(a)～(e)说明第二实施例涉及的图案形成方法。
由于第二实施例的基本过程顺序与第一实施例几乎相同，所以以下以与第一实施例不同的地方为中心加以说明。
首先，与第一实施例一样，如图2(a)所示，在衬底11上形成流动性膜12A后，如图2(b)所示，将推压构件13推压到流动性膜12A使推压面的凹凸部转印到流动性膜12A，同时将流动性膜12A转印了凹凸部以外的区域全面平坦化。
其次，如图2(c)所示，在推压构件13推压到流动性膜12A的状态下，通过将流动性膜12A加热到第1温度(T1)，使流动性膜12A内部产生化学反应，使流动性膜12A固化形成转印了凹凸部同时具有平坦表面的固化膜12B。
接下来，如图2(d)所示，使推压构件13从固化膜12B脱离后，通过将固化膜12B加热到比第1温度(T1)高的第2温度(T2)焙烧固化膜12B，形成由已焙烧的固化膜12B构成的图案12C，其后，将图案12C的温度下降到室温左右，如图1(e)所示，形成了具有转印推压构件13的凸部14的凹部15的图案12C，
第一实施例与第二实施例的差异在于：第一实施例中，在推压构件13的推压面推压到固化膜12B的状态下进行焙烧，但是第二实施例中，是在推压构件13的推压面从固化膜12B脱离的状态下进行焙烧。因此，第二实施例中，固化工序必须使用加热板进行加热，但在焙烧工序可以使用加热板或导线进行加热。
第二实施例在焙烧工序(图案形成工序)中对脱气多的固化膜加热的情况比第一实施例有效。一般的膜的情况下，由于能够通过预焙烧抑制膜中的残留溶剂浓度，所以在焙烧工序中几乎没有脱气，但是根据膜的组成，在以比较高温进行加热的焙烧工序中有时会产生脱气。这样的情况下，由于第一实施例的焙烧工序将产生图案12C的均匀性或稳定性的问题，所以最好使用第二实施例的焙烧工序。特别是，图案12C为多孔质膜时将发挥其效果。多孔质膜时，由于在固化工序的第1温度(T1)的加热处理中形成膜的大部分基本结构，在焙烧工序的第2温度(T2)的加热处理中使为了形成空孔添加的致孔剂蒸发，所以适合推压构件13从固化膜12B脱离的状态下进行焙烧的第二实施例的焙烧工序。当然，即使是多孔质膜，固化工序中形成膜的基本骨架同时使致孔剂的大部分蒸发的这类的最佳化的膜的情况，即使使用第一实施例的焙烧工序也能够获得良好的图案12C。
第一及第二实施例中，将焙烧工序的加热温度(第2温度)设定成比固化工序的加热温度(第1温度)高，但是将图案12C作为半导体器件的绝缘膜使用时，固化工序的加热温度(第1温度)最好是约150℃～约300℃，焙烧工序的加热温度(第2温度)最好是约350℃～约450℃。
其次，参照图3(a)及(b)说明现有的图案形成方法与本发明的图案形成方法的差异。
如图3(a)所示，现有的图案形成方法为将推压构件(模块)压入后，通过膜硬化工序的一次加热工序形成具有凹凸部的膜，相对地，如图3(b)所示，本发明的图案形成方法为将推压构件(模块)压入(转印工序)后，通过固化工序及焙烧工序中的二阶段加热处理形成转印了凹凸部的图案12C。
<第1实施例>
以下，参照图4(a)～(c)说明作为第一或第二实施例中使用的流动性膜的形成方法的第1旋转涂布法。
首先，如图4(a)所示，在能够旋转的装载台20上将衬底21通过真空吸附保持后，在衬底21上滴下适量具有流动性的物质23，其后，让装载台20旋转，或如图4(b)所示，在能够旋转的装载台20上将衬底21通过真空吸附保持后，一边让装载台20进一步地让衬底21旋转，一边从滴下喷嘴24将具有流动性的物质23供应到衬底21上。
这样一来，如图4(c)所示，在衬底21上形成流动性膜22。
图4(a)所示方法或图4(b)所示方法的任一方法，通过将具有流动性的物质23的粘性与装载台20的旋转速度最佳化，能够获得具有适合将推压构件13(参照图1(b)或图2(b))的凹凸部转印到流动性膜22表面的工序的硬度的流动性膜22。
而且，第1实施例适合形成具有较大膜厚的流动性膜22的情况。
<第2实施例>
以下，参照图5(a)及(b)说明作为第一或第二实施例中使用的流动性膜的形成方法的第2旋转涂布法。
首先，如图5(a)所示，在能够旋转的装载台20上，将衬底21通过真空吸附保持后，一边让装载台20进一步地让衬底21旋转，一边从喷洒喷嘴25的喷射口将具有流动性的物质26以淋浴状或喷雾状供应到衬底21上。
若供应具有规定量的流动性的物质26后，在规定时间持续旋转装载台20，如图5(b)所示，在衬底21上形成流动性膜22。
第2实施例适合形成膜厚较小的流动性膜22的情况。
<第3实施例>
以下，参照图6(a)及(b)说明作为第一或第二实施例中使用的流动性膜的形成方法的微观喷涂法。
首先，如图6(a)所示，一边让衬底21在二维垂直座标系的垂直二方向中任一方向，例如图6(a)的左右方向移动，同时让垂直的二方向中的另一方向，例如图6(a)的上下方向移动滴下喷嘴27，一边从滴下喷嘴27按照规定量将具有流动性的物质28供应到衬底21上。也就是，将衬底21向图6(a)的左方移动规定量后重复使其停止的动作，同时在衬底21停止的期间，一边让滴下喷嘴27在图6(a)的上方或下方移动，一边按照规定量从滴下喷嘴27将具有流动性的物质28供应到衬底21上。
这样一来，如图6(b)所示，在衬底21上形成流动性膜22。
根据第3实施例，通过调整从滴下喷嘴27供应的具有流动性的物质28的量与滴下喷嘴27的移动速度，能够控制流动性膜22的厚度从小到大。
而且，通过调整从滴下喷嘴27供应的具有流动性的物质28的粘度，能够改变流动性膜22的流动性的程度。
并且，通过调整滴下喷嘴27数能够控制处理速度。
<第4实施例>
以下，作为第一或第二实施例中使用的流动性膜的形成方法，参照图7(a)及(b)说明旋转滚筒法。
如图7(a)及图7(b)所示，在将具有流动性的物质30均匀地附着旋转滚筒29的圆周面的状态下，使旋转滚筒沿着衬底21的表面旋转移动。
这样一来，由于具有流动性的物质30转附在衬底21的表面，所以如图7(b)所示，在衬底21上形成流动性膜22。
根据第4实施例，通过调整旋转滚筒29与衬底21的间隔及将旋转滚筒29推压在衬底21的力，能够控制流动性膜22的厚度。
而且，第4实施例适合具有流动性的物质30为高粘性的液状或胶状的情况。
(第三实施例)
以下，参照图8(a)～(c)及图9(a)～(c)说明第三实施例涉及的图案形成方法。
第三实施例为选择地除去根据第一或第二实施例得到的流动性膜的周缘部的方法，第1方法为一边让形成流动性膜的衬底旋转一边向流动性膜的周缘部供应使流动性膜溶解的溶液除去周缘部；第2方法为对流动性膜的周缘部照射光使周缘部性质改变后除去性质改变的周缘部。
但是，根据第一或第二实施例，在衬底的整个面、也就是直到衬底的周缘部为止形成流动性膜。但是，有时产生必须机械地保持衬底周缘部。
第三实施例是为了解决这样的问题而研究出来的实施例，根据第三实施例，由于选择地除去流动性膜的周缘部，所以将衬底周缘部机械地保持变得容易。
以下，参照图8(a)～(c)说明选择地除去流动性膜22的周缘部的第1方法。
首先，如图8(a)所示，将形成流动性膜22的衬底21真空吸附在能够旋转的装载台20上后，使装载台20旋转并使流动性膜22旋转，同时从第1喷嘴31将剥离液33供应到流动性膜22的周缘部，同时从第2喷嘴32将剥离液34供应到衬底21周缘部的背面。
这样一来，如图8(b)所示，能够除去流动性膜22的周缘部，同时能够除去附着在衬底21的背面周缘部的流动性的物质。
其次，一边持续旋转装载台20，另一方面停止供应剥离液33、34，使流动性膜22干燥。据此，如图8(c)所示，能够得到选择地除去周缘部的流动性膜22。
而且，最好是，第1方法在对流动性膜22的转印工序前进行。
第1方法为一边旋转装载台20进一步地旋转流动性膜22除去其周缘部，所以适合平面形状为圆形或角个数多的多角形的衬底21。
以下，参照图9(a)～(c)说明选择地除去流动性膜22的周缘部的第2方法。
首先，如图9(a)所示，在能够旋转的装载台20上，将形成流动性膜22的衬底21真空吸附后，旋转装载台20并旋转流动性膜22，同时从光照射装置35对流动性膜22的周缘部照射光36，在流动性膜22的周缘部(光照射部)引起光化学反应将该周缘部性质改变。这时，最好是，光36为紫外线或比紫外线波长短的光。
其次，如图9(b)所示，让装载台20的旋转进一步地让流动性膜22停止旋转后，在流动性膜22上的横跨整面供应显像液等溶液37。这样一来，流动性膜22的性质改变的周缘部溶解于溶液37，所以能够选择地除去流动性膜22的周缘部。
其次，如图9(c)所示，再度旋转装载台20进一步地旋转流动性膜22，通过离心力将残留在流动性膜22上的溶液除去到外部。这时，最好是，一边除去溶液37或除去后，一边在流动性膜22上供应冲洗(rinse)液除去残留的溶液37。这样一来，能够得到选择地除去周缘部的流动性膜22。
而且，最好是，第2方法在对流动性膜22的转印工序前进行。
第2方法因为对流动性膜22的周缘部选择地照射光36，所以不仅适合平面形状为圆形或角个数多的多角形的衬底21，也适合如三角形或四方形等角个数少的多角形的衬底21。
(第四实施例)
以下，参照图10(a)、(b)及图11(a)、(b)说明第四实施例的图案形成方法。
第四实施例为将凹凸部转印到根据第一或第二实施例得到的流动性膜的表面的理想方法，其为测量衬底表面或装载台表面与推压构件的推压面之间的多个距离，同时使这些多个距离相等下推压流动性膜。
首先，如图10(a)所示，通过第一或第二实施例的方法，在衬底41上形成流动性膜42后，使用在推压面具有凹凸部及多个距离传感器44的推压构件43，将该推压构件43的凹凸部转印到流动性膜42。而且，最好是，第四实施例中，装载台20(参照图4(c)或图5(b))的外形尺寸比衬底41的外形尺寸大。
这时，通过多个距离传感器44测量衬底41的表面或装载衬底41的装载台20(参照图4(c)或图5(b))的表面与推压构件43的推压面之间的多个距离，同时相等通过推压构件43推压流动性膜42将推压构件43的凹凸部转印到流动性膜42以使多个距离。也就是，由多个距离传感器44测量的多个距离信息反馈到推压推压构件43的推压工具上，推压流动性膜42以使多个距离相等。而且，通过计算机进行反馈控制即可。并且，最好是，测量衬底41的表面或装载有衬底41的装载台20(参照图4(c)或图5(b))的表面与推压构件43的推压面之间的多个距离时，通过计测测量部位的每单位面积的静电电容进行。这样一来，能够简单并确实地测量多个距离。
以下，参照图10(b)说明测量衬底41的表面与推压构件43的推压面之间的多个距离的方法。
图10(b)中，a、b、c、…、q为表示距离传感器44的配置位置。最好是，距离传感器44的位置a～q为根据推压构件43的机构予以最佳化，设定成能够有效率地测量衬底41的表面或装载衬底41的装载台表面与流动性膜42表面的距离的位置即可。例如，中央部的传感器位置a～i适合测量衬底41的表面与流动性膜42表面的距离；周缘部的传感器位置j～q适合测量装载衬底41的装载台表面与流动性膜42表面的距离。
因此，可以仅用传感器位置a～i的距离传感器44测量衬底41表面与流动性膜42表面的距离；也可以仅用传感器位置j～q的距离传感器44测量装载有衬底41的装载台表面与流动性膜42表面的距离；也可以仅用传感器位置a～q的距离传感器44测量衬底41表面与流动性膜42表面的距离及装载有衬底41的装载台表面与流动性膜42表面的距离。
而且，能够微调整推压构件44的推压面的凹凸部的情况下，使用传感器位置a～i的距离传感器44调整衬底41表面与流动性膜42表面的距离后，也可以使用传感器位置j～q的距离传感器44调整衬底41表面与流动性膜42表面的距离。这样一来，能够实现更高精度的平坦化。而且，距离传感器44的数量及位置根据要求的平坦化程度予以最佳化即可。
但是，根据第一实施例，使从衬底11表面到流动性膜12A表面的距离相等虽然重要但是并不容易。也就是，根据第一实施例，通过将衬底11的表面与推压构件13的推压面的距离预先设定成相等，虽然能够使从衬底11表面到流动性膜12A表面的距离相等，但是根据这一方法，在每隔规定期间，也就是，在每次将推压构件13的推压面推压到规定数的流动性膜12A时，必须设定使衬底11的表面与推压构件13的推压面的距离相等。
但是，根据第四实施例，能够使从衬底41表面到流动性膜42表面的距离经常相等，所以能够省略在每隔规定期间使衬底41的表面与推压构件43的推压面的距离相等的作业。
而且，将衬底41的表面与推压构件43的推压面的距离调整为相等的工序可以在推压构件43推压流动性膜42的处理前、途中或其后进行。
图11(a)示出推压构件43的推压面与衬底41的表面的距离不相等时的流动性膜42的剖面状态；图11(b)示出推压构件43的推压面与衬底41的表面的距离保持相等时的流动性膜42的剖面状态。而且，图11(a)及(b)中，45为向推压构件43施加压力的加压板。
从图11(a)与图11(b)的对比可以得知，一旦在推压构件43的推压面与衬底41表面的距离保持相等的状态下推压流动性膜42，能够在从衬底41表面到流动性膜42的距离保持相等的状态下使流动性膜42的表面平坦化。
(第五实施例)
以下，参照图12(a)及(b)说明第五实施例涉及的图案形成方法。
第五实施例为通过对流动性膜52A照射光加热固化流动性膜52A的方法。
如图12(a)所示，对形成在衬底51上的流动性膜52A，通过加压板54推压由透光材料例如石英构成的、在推压面具有凹凸部的推压构件53的推压面，将推压构件53的凹凸部转印到流动性膜52A的状态下，对流动性膜52A照射光同时对流动性膜52A加热。最好是，作为照射的光，主要通过光化学反应固化流动性膜52A时使用紫外线或比紫外线波长短的光；主要通过热化学反应固化流动性膜52A时使用红外线。
这样一来，通过光化学反应或热化学反应固化流动性膜52A固化，如图12(b)所示，能够得到固化膜52B。
主要通过光化学反应固化流动性膜52A的方法适合使用光硬化性树脂、例如光刻技术使用的光阻这类的感光性树脂膜等。而且，主要通过热化学反应固化流动性膜52A的方法适合由含有通过光照射产生酸或碱基的材料同时基础树脂由通过酸或碱基固化的化学放大型材料构成的有机膜或有机无机复合膜、或是无机膜等。
(第六实施例)
以下，参照图13(a)～(d)及图14(a)～(d)说明第六实施例涉及的半导体器件的制造方法。
图示予以省略，通过在半导体衬底上形成层间绝缘膜后，在该层间绝缘膜的上部形成下层的埋入布线，其后，在下层的埋入布线及层间绝缘膜上形成扩散防止膜，在半导体衬底上形成具有层间绝缘膜、下层埋入布线及扩散防止膜的衬底61。这时，衬底61的形状并不限定在平面形状。扩散防止膜具有防止构成下层埋入布线的金属扩散到形成在该埋入布线上的绝缘膜中的作用。
其次，如图13(a)所示，与第一实施例相同，通过旋转涂布法、微观喷涂法或旋转滚筒法等，在衬底61的横跨整面上供应具有液状或胶状的流动性的绝缘性物质，形成具有绝缘性的流动性膜62A。能够适当地设定流动性膜62A的厚度。
作为流动性膜62A，可以使用在第一实施例中说明的绝缘膜，也就是，有机膜、无机膜、有机无机复合膜或多孔质膜等。因为使用这些绝缘膜时，能够得到具有比一般的氧化硅膜的相对介电常数低的绝缘膜，所以可以实现适合施加100nm以下的微细加工的半导体器件的绝缘膜。特别是，若使用多孔质膜，能够实现具有小于等于2极低的相对介电常数的绝缘膜。
其次，如图13(b)所示，将具有点状或线状凸部64的推压面的推压构件63接触流动性膜62A表面后，对推压构件63施加压力将凸部64转印到流动性膜62A表面形成凹部，同时将凹部以外的区域平坦化。也就是，使流动性膜62A的凹部以外的区域到衬底61表面的高度全体相等。
接下来，如图13(c)所示，通过将衬底61进一步地将流动性膜62A加热到第1温度(T1)，使绝缘性物质引起热化学反应，将流动性膜62A固化形成具有凹部的固化膜62B。而且，固化工序只要选择适合第一～第四实施例中的流动性膜62A性质的方法即可。
其次，如图13(d)所示，与第一及第二实施例一样，通过将固化膜62B加热到比第1温度(T1)高的第2温度(T2)，形成由焙烧固化膜62B构成的图案62C。接下来，将图案62C的温度从约100℃下降到室温左右的温度范围后，使推压构件63从图案62C脱离，同时将图案62C的温度最终下降到室温。这样一来，如图14(a)所示，能够得到具有孔状或沟状的凹部65同时凹部65以外的区域平坦的图案62C。
其次，如图14(b)所示，对图案62C进行干蚀刻的回蚀处理。这样一来，由于能够通过回蚀处理除去存在于图案62C的凹部65底部的残留部，所以能够获得由凹部65构成的孔或布线沟。最好是，这一回蚀处理为各向异性的干蚀刻。这样一来，能够将图案62C的尺寸变化抑制到最小，同时能够实现孔或布线沟的形状良好的图案62C。
接下来，对所述扩散防止膜(省略图示)进行各向异性的干蚀刻，使设于扩散防止膜下的下层金属布线(省略图示)的上面露出。通过所述的回蚀处理与对扩散防止膜的干蚀刻，下层金属布线露出在由孔或布线沟形成的凹部65。
但是，作为回蚀处理中使用的蚀刻气体，在为由有机膜以外的绝缘膜构成的图案62C的情况时，使用如CF4气体或CHF3气体之类的含氟气体、含氟气体与氧气的混合气体、或氨气等即可。由有机膜构成的图案62C的情况时，使用氧气与氮气的混合气体、氮气与氢气的混合气体、或氨气等即可。
其次，如图14(c)所示，在形成由孔或布线沟构成的凹部65的图案62C的横跨整面上，使填充好凹部65的状态下沉积金属膜66A。通常，沉积金属膜66A前，通过溅射法或CVD法等在凹部65上沉积由Ta或TaN构成的阻挡金属层。而且，通过溅射法形成种子层后，以该种子层为基础通过电镀法沉积金属膜66A。而且，作为金属膜66A的沉积方法，也可以使用CVD法取代电镀法。通常，能够使用铜作为金属膜66A；但是，最好是，使用金、银或白金等能够以电镀法沉积、并且电阻低的、这类的金属取代铜。
接下来，如图14(d)所示，通过CMP法将金属膜66A无用的部分、也就是露出在图案62C上的部分除去时，在凹部65内部形成由金属膜66A构成的插塞或上层金属布线66B。
第六实施例中，若设于推压构件63的推压面的凸部64为柱状(点状)，在图案62C形成由孔构成的凹部65；若凸部64为线状，在图案62C形成由布线沟构成的凹部65，所以根据单金属镶嵌法能够在图案62C形成插塞或上层金属布线66B。
图示予以省略，重复进行所述各工序时，能够在各层形成具有由图案62C构成的层间绝缘膜与插塞或上层金属布线66B的多层布线构造。
根据第六实施例，由于能够形成由不具全域高低阶梯的图案62C构成的层间绝缘膜，所以能够缓和膜的应力的局部集中，因此提高多层布线的可靠性。
而且，通过光刻技术，在图案62C构成的层间绝缘膜上形成掩模图案时，能够抑制阶梯造成的焦点深度极限的降低。因此，与现有的技术相比，由于增大加工容许范围(工序范围)，所以能够制造高度精密的半导体器件。
而且，第六实施例中，在焙烧工序使用脱气多的膜作为流动性膜62A时，使用第二实施例的焙烧工序比第一实施例有效。在使用一般的流动性膜62A的情况下，由于通过预焙烧能够抑制膜中的残留溶剂浓度，所以在焙烧工序中几乎不会发生脱气，但是根据膜的组成在以较高温度下加热的焙烧工序中有时会有脱气多的情况。这样的情况下，由于使用第一实施例的焙烧工序时在图案62C的均匀性或稳定性将产生问题，最好是，使用第二实施例的焙烧工序。
尤其，图案62C为多孔质膜时，第二实施例的焙烧工序有效。多孔质膜的情况下，在固化工序形成膜的大部分基本构造，其后的焙烧工序中因为使为了形成空孔添加的致孔剂蒸发，所以适合推压构件63从固化膜62B脱离的状态下进行焙烧的第二实施例的焙烧工序。当然，即使是多孔质膜，固化工序中形成膜的基本骨架同时也使致孔剂蒸发的这类的性质的材料时，即使使用第一实施例的焙烧工序也能够获得良好的图案62C。
而且，第六实施例中，由于使用图案62C作为半导体器件的绝缘膜，最好是，固化工序的加热温度(第1温度)为约150℃～约300℃，焙烧工序的加热温度(第2温度)为约350℃～约450℃。
(第七实施例)
以下，参照图15(a)～(d)及图16(a)～(d)说明第七实施例涉及的半导体器件的制造方法。
图示予以省略，通过在半导体衬底上形成层间绝缘膜后，在该层间绝缘膜上部形成下层的埋入布线，其后，在下层的埋入布线及层间绝缘膜上形成扩散防止膜形成在半导体衬底上具有层间绝缘膜、下层埋入布线及扩散防止膜的衬底71。衬底71的形状并不限于平面形状。
其次，如图15(a)所示，与第一实施例相同，通过旋转涂布法、微观喷涂法或旋转滚筒法等，在衬底71的横跨整面上供应具有液状或胶状的流动性的绝缘性物质形成具有绝缘性的流动性膜72A。流动性膜72A能够使用第一实施例中说明的绝缘膜，也就是，有机膜、无机膜、有机无机复合膜或多孔质膜等。
接下来，如图15(b)所示，将具有由线上散布点构成的凸部74的推压面的推压构件73接触流动性膜72A表面后，对推压构件73施加压力将凸部74转印到流动性膜72A表面形成凹部，同时将凹部以外的区域平坦化。
其次，如图15(c)所示，通过将衬底71进一步地将流动性膜72A加热到第1温度(T1)，使绝缘性物质引起热化学反应，将流动性膜72A固化，并形成具有凹部的固化膜72B。而且，固化工序只要选择适合第一～第四实施例中的流动性膜72A性质的方法即可。
接下来，如图15(d)所示，与第一及第二实施例相同，通过将固化膜72B加热到比第1温度(T1)高的第2温度(T2)形成由焙烧固化膜72B构成的图案72C。其次，将图案72C的温度从100℃下降到室温左右的温度范围后，将推压构件73从图案72C脱离，并将图案72C的温度下降到室温。这样一来，如图16(a)所示，能够得到具有由散布在布线沟75a与该布线沟75a下的孔75b构成的凹部75、同时凹部75以外的区域平坦的图案72C。
其次，如图16(b)所示，对图案72C进行根据干蚀刻的回蚀处理。这样一来，由于通过回蚀处理除去图案72C的凹部75底部的残留部，形成使布线沟75a与孔75b一体化的凹部75。
接下来，对所述扩散防止膜(省略图示)进行各向异性干蚀刻，使设在扩散防止膜下的下层金属布线(省略图示)的上面露出。通过所述的回蚀处理与对扩散防止膜的干蚀刻，使下层金属布线露出在由布线沟75a与孔75b构成的凹部75。
其次，如图16(c)所示，在形成凹部75的图案72C的横跨整面上沉积金属膜76A，且将凹部75填充起来。通常，沉积金属膜76A前，事先通过溅射法或CVD法等在凹部75上沉积Ta或TaN构成的阻挡金属层。
接下来，如图16(d)所示，若通过CMP法除去金属膜76A无用的部分、即露出在图案72C上的部分，在凹部75内部形成由金属膜76A构成的上层金属布线76B及插塞76C。
根据第七实施例，由于设于推压构件73的推压面的凸部74由线或点构成，在图案72C形成由布线沟75a与孔75b构成的凹部75，所以通过双金属镶嵌法能够形成上层金属布线76B或插塞76C。
图示予以省略，重复进行所述各工序时，能够在各层形成具有由图案72C构成的层间绝缘膜、上层金属布线76B及插塞76C的多层布线构造。
实用性
本发明对于图案形成方法及半导体器件的制造方法非常有用。

Claims (32)

1.一种图案形成方法，其特征在于，包括：
形成由具有流动性的物质形成的流动性膜的工序，
将推压构件具有凸部的推压面推压到所述流动性膜，将所述凸部转印到所述流动性膜的工序，且所述凸部包括用于形成金属布线的第1凸部与用于形成插塞的第2凸部；
通过在将所述推压面推压在所述流动性膜的状态下，将所述流动性膜加热到第1温度，使所述凸部被转印来的所述流动性膜固化，形成固化膜的工序；以及
通过将所述固化膜加热到比所述第1温度高的第2温度焙烧所述固化膜，形成由已焙烧的所述固化膜构成的且具有与所述凸部对应的形状的凹部的图案的工序。
2.根据权利要求1的图案形成方法，其中：
所述第1温度150℃～300℃。
3.根据权利要求1或2的图案形成方法，其中：
所述第2温度350℃～450℃。
4.根据权利要求1的图案形成方法，其中：
所述具有流动性的物质为绝缘性物质。
5.根据权利要求1的图案形成方法，其中：
所述具有流动性的物质为液状或胶状。
6.根据权利要求1的图案形成方法，其中：
所述形成流动性膜的工序包括：
通过将所述具有流动性的物质供应到旋转的衬底上，在所述衬底上形成所述流动性膜的工序。
7.根据权利要求1的图案形成方法，其中：
所述形成流动性膜的工序包括：
将所述具有流动性的物质供应到衬底上后，通过旋转所述衬底，在所述衬底上所述形成流动性膜的工序。
8.根据权利要求1的图案形成方法，其中：
所述形成流动性膜的工序包括：
通过将所述具有流动性的物质以淋浴状或喷雾状供应到旋转的衬底上，在所述衬底上所述形成流动性膜的工序。
9.根据权利要求1的图案形成方法，其中：
所述形成流动性膜的工序包括：
通过一边让具有微小喷射口的喷嘴与衬底在平面方向相对移动，一边从所述喷射口将所述具有流动性的物质供应到所述衬底上，在所述衬底上形成所述流动性膜的工序。
10.根据权利要求1的图案形成方法，其中：
所述形成流动性膜的工序包括：
通过一边旋转滚筒一边让附着在滚筒表面的所述具有流动性的物质供应到所述衬底上，在所述衬底上形成所述流动性膜的工序。
11.根据权利要求1的图案形成方法，其中：
在所述形成流动性膜的工序与所述将凸部转印到所述流动性膜的工序之间，进一步包括：
选择地除去所述流动性膜的周缘部的工序。
12.根据权利要求11的图案形成方法，其中：
所述选择地除去流动性膜的周缘部的工序，是通过一边让所述流动性膜旋转一边让使所述具有流动性的物质溶解的溶液供应到所述流动性膜的周缘部而进行的.
13.根据权利要求11的图案形成方法，其中：
选择地除去所述流动性膜的周缘部的工序，是通过对所述流动性膜的周缘部照射光加以改变性质后，将已改变性质的所述周缘部除去而进行的。
14.根据权利要求1的图案形成方法，其中：
所述流动性膜形成在衬底上；
所述将凸部转印到所述流动性膜的工序包括：测量所述衬底表面与所述推压面之间的多个距离，同时通过所述推压面推压所述流动性膜使所述多个距离相等的工序。
15.根据权利要求1的图案形成方法，其中：
所述流动性膜形成在衬底上；
所述凸部转印到所述流动性膜的工序包括：测量装载所述衬底的装载台表面与所述推压面之间的多个距离，同时通过所述推压面推压所述流动性膜而使所述多个距离相等的工序。
16.根据权利要求14或15的图案形成方法，其中：
所述测量多个距离的工序为通过计测测量部位的每单位面积的静电电容来进行的。
17.根据权利要求1的图案形成方法，其中：
所述推压构件的推压面具有疏水性。
18.根据权利要求1的图案形成方法，其中：
所述具有流动性的物质为光硬化性树脂；
所述形成固化膜的工序包括对所述流动性膜照射光的工序。
19.根据权利要求1的图案形成方法，其中：
所述具有流动性的物质为有机材料、无机材料、有机无机复合材料、光硬化性树脂或感光性树脂。
20.根据权利要求1的图案形成方法，其中：
所述图案为多孔质膜。
21.根据权利要求1的图案形成方法，其中：
所述形成图案的工序包括：在将所述推压面推压在所述固化膜的状态下，将所述固化膜加热到所述第2温度的工序。
22.根据权利要求1的图案形成方法，其中：
所述形成图案的工序包括：
在使所述推压面从所述固化膜脱离的状态下，将所述固化膜加热到所述第2温度的工序。
23.一种半导体器件的制造方法，其特征在于，包括：
形成由具有流动性的绝缘性物质形成的流动性膜的工序；
将推压构件具有凸部的推压面推压到所述流动性膜，将所述凸部转印到所述流动性膜的工序，且所述凸部具有用于形成金属布线的第1凸部与用于形成插塞的第2凸部；
通过在将所述推压面推压在所述流动性膜的状态下，将所述流动性膜加热到第1温度，使所述凸部转印来的所述流动性膜固化形成固化膜的工序；
通过将所述固化膜加热到比所述第1温度高的第2温度焙烧所述固化膜，形成由已焙烧的所述固化膜形成并具有与所述凸部相对应形状的凹部的图案的工序，且所述凹部包括具有与所述第1凸部相对应形状的第1凹部以及具有与所述第2凸部相对应形状的第2凹部；以及
将金属材料埋入所述第1凹部与所述第2凹部，形成由所述金属材料形成的金属布线及插塞的工序。
24.根据权利要求23的半导体器件的制造方法，其中：
所述第1温度为150℃～300℃。
25.根据权利要求23或24的半导体的器件制造方法，其中：
所述第2温度为350℃～450℃。
26.根据权利要求23的半导体器件的制造方法，其中：
所述具有流动性的物质为光硬化性树脂；
所述固化流动性膜的工序包括对所述流动性膜照射光的工序。
27.根据权利要求23的半导体器件的制造方法，其中：
所述具有流动性的物质为有机材料、无机材料、有机无机复合材料、光硬化性树脂或感光性树脂。
28.根据权利要求23的半导体器件的制造方法，其中：
所述形成图案的工序包括：
在将所述推压面推压到所述固化膜的状态下将所述固化膜加热到所述第2温度的工序。
29.根据权利要求23的半导体器件制造方法，其中：
所述图案形成工序包括：
在从所述固化膜脱离所述推压面的状态下，将所述固化膜加热到所述第2温度的工序。
30.根据权利要求23的半导体器件制造方法，其中：
所述图案为多孔质膜。
31.根据权利要求23的半导体器件的制造方法，其中：
所述图案的相对介电常数为小于等于4。
32.根据权利要求23的半导体器件的制造方法，其中：
在所述形成图案的工序后与形成所述金属布线及插塞的工序前，包括：
通过回蚀除去所述图案的存在于所述凹部底部的残留部的工序。
CNB2004800005832A 2003-06-20 2004-06-14 图案形成方法及半导体器件的制造方法 Expired - Fee Related CN100442436C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP175879/2003 2003-06-20
JP2003175879 2003-06-20

Publications (2)

Publication Number Publication Date
CN1698181A CN1698181A (zh) 2005-11-16
CN100442436C true CN100442436C (zh) 2008-12-10

Family

ID=33534877

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800005832A Expired - Fee Related CN100442436C (zh) 2003-06-20 2004-06-14 图案形成方法及半导体器件的制造方法

Country Status (7)

Country Link
US (2) US7294571B2 (zh)
EP (1) EP1553617A1 (zh)
JP (1) JP4789620B2 (zh)
KR (1) KR20060004903A (zh)
CN (1) CN100442436C (zh)
TW (1) TW200507175A (zh)
WO (1) WO2004114382A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7658772B2 (en) * 1997-09-08 2010-02-09 Borealis Technical Limited Process for making electrode pairs
US7140102B2 (en) * 2001-09-02 2006-11-28 Borealis Technical Limited Electrode sandwich separation
TW200507175A (en) * 2003-06-20 2005-02-16 Matsushita Electric Ind Co Ltd Pattern forming method, and manufacturing method for semiconductor device
JP2006310678A (ja) * 2005-05-02 2006-11-09 Ricoh Opt Ind Co Ltd 微細表面構造形成用基板、微細表面構造物品の製造方法及びその製造方法で製造された微細表面構造物品
KR101107474B1 (ko) * 2005-06-07 2012-01-19 엘지디스플레이 주식회사 소프트몰드와 이를 이용한 패턴방법
WO2006131153A1 (en) * 2005-06-10 2006-12-14 Obducat Ab Pattern replication with intermediate stamp
CN101505974A (zh) * 2005-09-07 2009-08-12 凸版光掩膜公司 用来制作双波纹结构的光掩模及其形成方法
JP2007088374A (ja) * 2005-09-26 2007-04-05 Dainippon Screen Mfg Co Ltd 半導体装置の製造方法
FR2893018B1 (fr) * 2005-11-09 2008-03-14 Commissariat Energie Atomique Procede de formation de supports presentant des motifs, tels que des masques de lithographie.
JP2007329276A (ja) * 2006-06-07 2007-12-20 Tokyo Ohka Kogyo Co Ltd ナノインプリントリソグラフィによるレジストパターンの形成方法
DE102006030267B4 (de) * 2006-06-30 2009-04-16 Advanced Micro Devices, Inc., Sunnyvale Nano-Einprägetechnik mit erhöhter Flexibilität in Bezug auf die Justierung und die Formung von Strukturelementen
WO2008005087A2 (en) * 2006-06-30 2008-01-10 Advanced Micro Devices, Inc. A nano imprint technique with increased flexibility with respect to alignment and feature shaping
US8025829B2 (en) * 2006-11-28 2011-09-27 Nanonex Corporation Die imprint by double side force-balanced press for step-and-repeat imprint lithography
JP2008192281A (ja) 2007-01-12 2008-08-21 Ricoh Co Ltd パターン及びその形成方法
CA2681734A1 (en) 2007-03-23 2008-10-02 Allegiance Corporation Fluid collection and disposal system having interchangeable collection and other features and methods relating thereto
US9889239B2 (en) 2007-03-23 2018-02-13 Allegiance Corporation Fluid collection and disposal system and related methods
WO2008126313A1 (ja) * 2007-03-30 2008-10-23 Pioneer Corporation インプリント用モールドおよびインプリント用モールドの製造方法
US8026170B2 (en) * 2007-09-26 2011-09-27 Sandisk Technologies Inc. Method of forming a single-layer metal conductors with multiple thicknesses
US8466068B2 (en) * 2007-12-31 2013-06-18 Sandisk 3D Llc Methods and apparatus for forming memory lines and vias in three dimensional memory arrays using dual damascene process and imprint lithography
US20100301449A1 (en) * 2007-12-31 2010-12-02 Sandisk 3D Llc Methods and apparatus for forming line and pillar structures for three dimensional memory arrays using a double subtractive process and imprint lithography
KR100940169B1 (ko) * 2008-03-07 2010-02-03 삼성전기주식회사 경화 수지층을 형성하는 인쇄회로기판의 제조방법
KR101248862B1 (ko) * 2009-03-27 2013-03-29 한양대학교 산학협력단 액체 유동층을 매개로 하는 나노 전사 롤 투 롤 인쇄법을 이용한 미세 패턴 형성 방법
WO2011008961A1 (en) 2009-07-15 2011-01-20 Allegiance Corporation Fluid collection and disposal system and related methods
US8747092B2 (en) 2010-01-22 2014-06-10 Nanonex Corporation Fast nanoimprinting apparatus using deformale mold
CN102673288B (zh) * 2012-03-16 2015-02-25 文裕华 一种压纹膜的堆积凸纹印刷工艺
FR3000598B1 (fr) * 2012-12-27 2016-05-06 Commissariat Energie Atomique Procede ameliore de realisation d'une structure de reprise de contact
US8871639B2 (en) 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US10105883B2 (en) 2013-03-15 2018-10-23 Nanonex Corporation Imprint lithography system and method for manufacturing
WO2014145826A2 (en) 2013-03-15 2014-09-18 Nanonex Corporation System and methods of mold/substrate separation for imprint lithography
JP7299685B2 (ja) * 2018-10-11 2023-06-28 キヤノン株式会社 膜形成装置、膜形成方法および物品製造方法
CN109240041B (zh) * 2018-11-19 2020-06-26 京东方科技集团股份有限公司 拼接式压印模板及其制备方法和母模板
JP7414680B2 (ja) * 2020-09-17 2024-01-16 キオクシア株式会社 インプリント方法、インプリント装置、及び膜形成装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267943A (ja) * 1993-03-15 1994-09-22 Hitachi Ltd 半導体装置の製造方法
JP2001252927A (ja) * 2000-03-10 2001-09-18 Nippon Sheet Glass Co Ltd 所定表面形状を有する物品の製造方法および成形型
JP2002158221A (ja) * 2000-11-17 2002-05-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003077807A (ja) * 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd モールド、モールドの製造方法、および、パターン形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07121914A (ja) * 1993-10-20 1995-05-12 Canon Inc 光記録媒体用基板シートの製造方法及びそれに用いられるロールスタンパーの製造方法
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
US6017776A (en) * 1997-04-29 2000-01-25 Micron Technology, Inc. Method of attaching a leadframe to singulated semiconductor dice
JP2000194142A (ja) 1998-12-25 2000-07-14 Fujitsu Ltd パタ―ン形成方法及び半導体装置の製造方法
US6660362B1 (en) * 2000-11-03 2003-12-09 Kimberly-Clark Worldwide, Inc. Deflection members for tissue production
PL206698B1 (pl) * 2002-11-11 2010-09-30 Sig Technology Ltd Zamknięcie zawiasowe z zabezpieczeniem gwarancyjnym dla uszczelnionych powłoką butelek i pojemników z zawartością płynną
KR100496259B1 (ko) * 2003-02-17 2005-06-17 삼성전자주식회사 다마신 공정을 이용한 배선 및 그 형성 방법, 이를포함하는 반도체 소자 및 그 제조 방법
TW200507175A (en) * 2003-06-20 2005-02-16 Matsushita Electric Ind Co Ltd Pattern forming method, and manufacturing method for semiconductor device
TW200503167A (en) * 2003-06-20 2005-01-16 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
US20050191860A1 (en) * 2003-06-20 2005-09-01 Matsushita Electric Industrial Co., Ltd. Method for forming semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267943A (ja) * 1993-03-15 1994-09-22 Hitachi Ltd 半導体装置の製造方法
JP2001252927A (ja) * 2000-03-10 2001-09-18 Nippon Sheet Glass Co Ltd 所定表面形状を有する物品の製造方法および成形型
JP2002158221A (ja) * 2000-11-17 2002-05-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003077807A (ja) * 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd モールド、モールドの製造方法、および、パターン形成方法

Also Published As

Publication number Publication date
WO2004114382A1 (ja) 2004-12-29
US20050170269A1 (en) 2005-08-04
KR20060004903A (ko) 2006-01-16
TW200507175A (en) 2005-02-16
JP4789620B2 (ja) 2011-10-12
US20080045005A1 (en) 2008-02-21
US7294571B2 (en) 2007-11-13
US7563709B2 (en) 2009-07-21
CN1698181A (zh) 2005-11-16
EP1553617A1 (en) 2005-07-13
JPWO2004114382A1 (ja) 2006-08-03

Similar Documents

Publication Publication Date Title
CN100442436C (zh) 图案形成方法及半导体器件的制造方法
JP7201851B2 (ja) 先進的なパッケージアプリケーションのための再配線層形成の方法
US7291554B2 (en) Method for forming semiconductor device
KR102394042B1 (ko) 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법
US20070202666A1 (en) Method for fabricating semiconductor device
US7691275B2 (en) Use of step and flash imprint lithography for direct imprinting of dielectric materials for dual damascene processing
JP2014188656A (ja) 中空構造体の製造方法
JP5722223B2 (ja) 選択的な基板領域メッキを可能とする方法
US7598172B2 (en) Method for manufacturing semiconductor device by using dual damascene process and method for manufacturing article having communicating hole
JPWO2004114388A1 (ja) 半導体装置の製造方法
US20070178712A1 (en) Planarization for Integrated Circuits
TWI386973B (zh) 半導體元件形成技術
US20050191860A1 (en) Method for forming semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20100614