JP2012505553A - 選択的な基板領域メッキを可能とする方法 - Google Patents

選択的な基板領域メッキを可能とする方法 Download PDF

Info

Publication number
JP2012505553A
JP2012505553A JP2011531270A JP2011531270A JP2012505553A JP 2012505553 A JP2012505553 A JP 2012505553A JP 2011531270 A JP2011531270 A JP 2011531270A JP 2011531270 A JP2011531270 A JP 2011531270A JP 2012505553 A JP2012505553 A JP 2012505553A
Authority
JP
Japan
Prior art keywords
electrically conductive
conductive layer
substrate
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011531270A
Other languages
English (en)
Other versions
JP5722223B2 (ja
Inventor
リー,ヨーンガーン
サラマ,イスラム
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2012505553A publication Critical patent/JP2012505553A/ja
Application granted granted Critical
Publication of JP5722223B2 publication Critical patent/JP5722223B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本発明の方法は、基板(201)の選択的領域メッキを可能とする方法であり:前記基板に第一の電気的伝導層を形成し;前記第一の電気的導電性層(301)を抗−無電解メッキ層(410)で覆い;前記抗−無電解メッキ層と前記第一の電気的伝導層とを通して延長する構造(510、520)を形成するために、前記基板をパターン化し;前記第一の電気的伝導層に隣接してかつ電気的に結合された、第二の電気的伝導層(610)を形成し;前記第二の電気的伝導層の上に第三の電気的伝導層(710)を形成し;及び前記抗−無電解メッキ層と前記第一の電気的伝導層を除去することを含む。

Description

本発明の開示された実施態様は、一般的にマイクロエレクトロニクスデバイスの構造形成に関し、及びより具体的には、かかるデバイスの埋包金属構造のための選択的領域メッキに関する。
マイクロエレクトロニクスデバイスの形成は通常、基板のビルドアップ層にトレース又は他の構成を形成することが要求される。レーザー放射パターン化(LPP)は、かかる構成を形成するためにレーザーアブレーションを用いるものであり、マイクロエレクトロニクス応用分野において利点を提供するひとつのパターン化技術である。また多くの他のパターン化技術が使用されている。トレンチ又はビアが削られて又は他の方法で形成された後は、それらは基板に電気的相互接続を形成するために銅のような電気的伝導性材料で埋められる必要がある。
開示される実施態様は、以下の詳細な説明を、添付の図面を参照にしつつ読むことでよりよい理解が得られるであろう。
本発明は、一般的にマイクロエレクトロニクスデバイスの構造形成に関し、及びより具体的には、かかるデバイスの埋包金属構造のための選択的領域メッキを可能とする方法を提供する。
本発明のひとつの実施態様において、基板の選択領域のメッキを可能とする方法は、前記基板に第一の電気的伝導層を形成し、前記第一の電気的導電性層を抗−無電解メッキ層で覆い、前記抗−無電解メッキ層と前記第一の電気的伝導層とを通して延長する構造を形成するために、前記基板をパターン化し、前記第一の電気的伝導層に隣接してかつ電気的に結合された、第二の電気的伝導層を形成し、前記第二の電気的伝導層の上に第三の電気的伝導層を形成し、及び前記抗−無電解メッキ層と前記第一の電気的伝導層を除去する、ことを含む。
図1は、本発明の実施態様による、基板の選択的領域のメッキを可能とする方法を示す。 図2は、本発明の第一の実施態様による製造方法での、種々な特定の点での、ワークピース部分の断面図を示す。 図3は、本発明の第一の実施態様による製造方法での、種々な特定の点での、ワークピース部分の断面図を示す。 図4は、本発明の第一の実施態様による製造方法での、種々な特定の点での、ワークピース部分の断面図を示す。 図5は、本発明の第一の実施態様による製造方法での、種々な特定の点での、ワークピース部分の断面図を示す。 図6は、本発明の第一の実施態様による製造方法での、種々な特定の点での、ワークピース部分の断面図を示す。 図7は、本発明の第一の実施態様による製造方法での、種々な特定の点での、ワークピース部分の断面図を示す。 図8は、本発明の第一の実施態様による製造方法での、種々な特定の点での、ワークピース部分の断面図を示す。
説明を簡単にかつ明瞭にするため、一般的作成方法で記載され、良く知られた構成及び技術についての説明及び詳細は、本発明の記載された実施態様についての説明が不必要に不明瞭になるのを防ぐために省略してある。さらに、図面の各要素は必ずしも寸法が正確ではない。例えば図中のある要素の寸法は、本発明の実施態様の理解を助けるために他の要素に比べて誇張して記載されていることがあり得る。異なる図面の同じ参照番号は、同じ要素を表す。類似の参照番号は、必ずしもそうであるとは限らないが、類似の要素を示す。
明細書及び特許請求の範囲の用語、「第一の」、「第二の」、「第三の」、「第四の」等は、類似の要素を区別するために用いられ、必ずしも特定の順序や経時的順序を記載するものではない。そのような用語は、特定の場合には交換可能である。例えばここで記載された本発明の実施態様が例えば、ここで説明され又は他の方法で記載されたものとは異なる順序で実施される場合である。同様に、ここで一連のステップを含むとして記載された方法は、必ずしもその順序でのみ実施されなければならないわけではない。例えば記載されたステップのいくつかは省略され得るし、及び/又はここで記載されていない他のステップが当該方法に加えられてもよい。さらに、用語「からなる」、「含む」、「有する」及びそれらのいかなる変換用語は、非限定的な内包をカバーすることを意図するものである。例えばリストの要素に含まれる、工程、方法、部品又は装置は、必ずしもこれらに限定されるものではなく、他の要素であってリストには明記されていないが、当然リストされる工程、方法、部品又は装置が含まれる。
明細書及び特許請求の範囲における用語、「左」、「右」、「前」、「後ろ」、「トップ」、「ボトム」、「上」、「下」等は、説明の目的で使用されているものであり、相対的位置を永続的に記載するためのものではない。このように使用される用語はある場合には交換可能な用語である。例えばここで記載された本発明の実施態様が、例えば、ここで説明され又は他の方法で記載される方向とは逆の方向で実施されるという場合である。ここで使用される用語、「結合される」とは、電気的又は非電気的に直接又は間接的に結合されることを意味する。お互いに「隣接する」として記載される対象物は、当該用語が使用される文脈に従い、お互いに近い位置でお互いが物理的に接触している状態であってもよいし、又はお互いが同じ一般的地域又は領域に存在するという状態であってもよい。ここで「ひとつの実施態様において」なる用語は、同じ実施態様が全てを意味することは必ずしも必要ではない。
本発明のひとつの実施態様において、基板の選択領域のメッキを可能とする方法は、
前記基板に第一の電気的伝導層を形成し、
前記第一の電気的導電性層を抗−無電解メッキ層で覆い、
前記抗−無電解メッキ層と前記第一の電気的伝導層とを通して延長する構造を形成するために、前記基板をパターン化し、
前記第一の電気的伝導層に隣接してかつ電気的に結合された、第二の電気的伝導層を形成し、
前記第二の電気的伝導層の上に第三の電気的伝導層を形成し、及び
前記抗−無電解メッキ層と前記第一の電気的伝導層を除去する、ことを含む。前記抗−無電解メッキ層は、例えばポリマー又はセラミックであってよいが、非電気的伝導性であり、以下説明するように、無電解メッキを抑制するものである。
無電解メッキ及び電解メッキを組み合わせた標準のダマシン技術を用いてトレンチ及びビアを埋める場合、基板の全てのトレンチとビアが適切に埋め込まれていることを保証するため、誘電体表面にある程度の過度のメッキが必要となる。かかる過度にされた電気伝導性材料は、トレンチ及びビアが電気的に分離されるように基板から除去されなければならない。かかる過度のメッキ材料は化学機械研磨(CMP)を用いて除去することができる。CMPは、半導体チップ(die)製造プロセスに過度の銅メッキを除去する標準の方法である。しかしながら、基板製造のためのCMPは、幾何学形状及び十分でない構造上の堅牢性と寸法安定性のために、技術的に難しいものである。さらに、CMP及び他のメッキ後金属除去プロセスは、基板パネルサイズを越える不均一な金属厚さを生じる傾向があり、しばしば、過度の又は不十分なメッキ金属除去により、電気的にオープン/ショート比率損失の結果となり、また誘電層に傷を付ける原因となり信頼性を損なう他の問題を起こす原因となり得る。これら及び他の問題に関して一般的に、有機基板を製造する場合にCMPを適用することは費用の点から抑制的となる。他の手段であって例えば機械研削(mechanical grinding)又は機械研磨(mechanical polishing)(これらを単独で又は化学的エッチングと組み合わせて)は、上で説明した問題についてはCMPよりもさらによくないものである。
以下説明する本発明の実施態様は、CMP(又は存在するその変法技術)により起こる信頼性の問題がなく、選択的領域メッキを用いて基板を金属化することを可能とする。開示される方法は、容易に実施可能であり、CMPよりも基板金属化のための低費用の方法を提供する。というのも、CMPは、基板製造の際に非常な基礎投資を必要とするからである。
より具体的に、本発明の実施態様は、埋包されたパターンに電解メッキにより金属で埋めることを可能とする。パターンが形成されない誘電体表面部分には金属メッキは起こらない。この領域選択的な金属化プロセスにより、機械研磨及び/又は化学エッチング等のいかなる金属除去プロセスを必要としない。かかる埋包パターンは、直接のレーザーアブレーション(LPPを含む)、光定義誘電体によるリソグラフフィ等で形成される。かかるプロセスは、微細線及び空間(FLS)形成を可能とし、及び平面化工程の必要のない有機基板への使用に拡張され得る。さらに集積回路及び半導体材料へ拡張することが可能である。
次に図を参照する。図1には、本発明の実施態様における基板への選択的領域メッキの方法100を説明するフローチャートである。
方法100のステップ110は、第一の電気的伝導層を基板に形成することである。図2は、本発明の実施態様による製造方法のある特定の時点でのワークピース200の部分の断面図を示す。ワークピース200は、基板201の部分をとともに形成する誘電体層210の下にビルドアップ層210及びパッド220を含む。一例として、パッド220は、基板金属化にしばしば用いられるような銅(等)を含むことができる。他の例として、方法100のステップ110で参照される基板が、基板201と類似のものであってよい。理解されるべきは、基板201は多くの基板を含むより大きなサイズの通常の製造技術によるパネルの一部であっといということである(図では、そのパネルの一部のみを示す単一の基板につき示され、説明がされてはいるが)。
図3は、本発明の実施態様における製造方法の特定に時点でのワークピース200の断面図を示す。一例として図3は、方法100のステップ110の実施に従うワークピース200を示すことができる。一例として、方法100のステップ110に関する電気的伝導層は、電気的伝導層310と類似のものであってよい。ひとつの実施態様において、電気的伝導層310は、無電解メッキプロセスを用いて形成された金属層である。銅がしばしばこの金属層の金属として用いられるが、いかなる他の適切な金属又は電気的伝導層も使用可能である。ひとつの実施態様において、電気的伝導層310は、約0.1μm及び約1.0μmの間の厚さをとり得る。
方法100のステップ120は、前記電気的伝導層を抗−無電解メッキ層で覆うことである。図4は、本発明の実施態様における製造方法の特定に時点でもワークピース200の断面図を示す。一例として、図4は、方法100のステップ120の実施に従ったワークピース200の断面を示すことができる。図4に示すように、抗−無電解メッキ層410は、電気的伝導層310の上に形成される。一例として、方法100でステップ120において参照される抗−無電解メッキ層は、抗−無電解メッキ層410に類似のものであってよい。
ひとつの実施態様において、抗−無電解メッキ層410は、特定部分の電磁波スペクトルに感受する光感受性ソルダーレジストフィルムを含む。一例として、係る光感受性ソルダーレジストフィルムは、液状ソルダーレジスト又はドライ型フィルム前駆物質から形成されてよい。液状ソルダーレジストは、ローターコーティング、スクリーン印刷、スピンコーティング、スプレーコーティング又は他の当該分野において知られた適切な技術を用いて、電気的伝導層に適用することができる。例えばスピンコーティングは、光感受性ソルダーレジストフィルムの層を望ましい厚さで適用する上で特に容易な方法を代表する。少なくともひとつの実施態様において、かかる好ましい厚さは、約2−3マイクロメータである。(「マイクロメータ」とはここでは、「ミクロン」又は「μm」を意味する)。このように形成された液状フィルムは、次に熱により硬化されるか、電磁波スペクトルの特定の部分であってソルダーレジストが感受する部分のスペクトルに曝露させるか、又は前記熱と前記曝露の組み合わせかにより、硬化される。ソルダーレジストのドライフィルム型は、部分的に硬化され、前記第一の電気的伝導層の上に単純にラミネートされ、その後十分硬化させるために熱又は曝露を続けて行う。
一例として、ソルダーレジストフィルムは、通常のソルダーレジストであって、半導体パッケージの大量生産にしばしば使用されるものであってよい。これらのソルダーレジストが、熱/機械的性質を調節するためにフィラー材料をブレンドされていてよい。そのようなフィラーをわずか含むか又は全く含まない単純な処方物もまた使用可能である。ソルダーレジストは、非常に薄いフィルムとしてコーティングすることができる。例えば2μm又はそれよりも薄い厚さである。係るフィルムは無電解メッキには影響されない。つまり、無電解メッキプロセスにより形成される材料は、かかるソルダーレジストの上には形成されない。
他の実施態様において、抗−無電解メッキ層410は、ポリジメチルシロキサン(PDMS)、ポリエチレン(PE)、ポリ(テトラフルオロエチレン)(PTFE)等の疎水性ポリマー層を含む。一例として、疎水性ポリマーは、フィルム形状にラミネートされるか、上で説明した方法のひとつ、即ちローターコーティング、スクリーン印刷、スピンコーティング、スプレーコーティング又は他の当該分野において知られた適切な技術を用いて、液状でコーティングされてもよい。
さらに他の実施態様において、抗−無電解メッキ層410は、疎水性炭化水素フィルムを含む。この実施態様において、方法100のステップ120は、電気的伝導層310の上にプラズマ重合プロセスを用いて炭化水素フィルムを堆積させることを含む。一例として、このプロセスは、CHプラズマ重合堆積を含んでよい。これはインライン大気圧RFプラズマプロセスで実施可能である。ここで大気圧RFグロー放電プラズマが相対的に大きな領域(例えば数十平方センチメートル)上で長方形の電極を用いて発生させる。疎水性コーティング層は、NHのプラズマ重合により製造することができる。基板を連続的にプラズマ堆積領域に移動させることができる。このようにして得られる炭化水素層の厚さは、ドウェル時間(基板がプラズマ堆積の対象となっている時間)に依存して、数十から数百ナノメータの範囲で変更され得る。炭化水素コーティングは、非常に安定かつ丈夫なものであり、数ヶ月間空気に晒していても目だった疎水性の分解は見られない。プラズマ堆積コーティングは、ヘキサンのような有機溶媒中でもなんら影響されず保持され、溶媒が完全に乾燥された後で疎水性を維持する。
方法100のステップ130は、基板をパターン化してその中に、抗−無電解メッキ層及び第一の電気的伝導層を通る構造を形成させることである。ひとつの実施態様として、ステップ130は、レーザードリル、又はプラズマエッチング等のような他の方法で基板にビアを形成することを含む。またさらに、基板に埋包トレースパターンの形成を含む。ここでかかる形成は、例えばLLPでは、高電力レーザービームが、マスクを通して誘電体物に放射される。直接レーザーライティングでは、焦点されたレーザービームが誘電体をなぞりマスクを用いることなくパターンを形成する。電気的伝導層及び抗−無電解メッキ層は、レーザーアブレーションプロセスには大きくは影響を与えない。2つの層の合計厚さは、通常10μmより小さく(ひとつの実施態様では、3μmより小さい)それを剥離させるためにほんのわずかな追加のレーザーパルスが必要となるにすぎないからである。ひとつの実施態様において、誘電体は、その後清浄溶液のような湿式化学溶液か又はプラズマクリーニングのようなドライクリーニングプロセスかにより清浄化される。
図5は、本発明の実施態様における製造方法の特定に時点でのワークピース200の断面図を示す。一例として、図5は、方法100のステップ130の実施に従ったワークピース200を示す。図5に示されるように、基板201は、パターン501を形成するためにパターン化されている。図にのされるように、パターン501は、ビア510及びトレース520を含む。一例として、ビア510及びトレース510のいずれか又はどちらも、方法100のステップ130で参照される構造を含むことができる。
方法100のステップ140は、第一の電気的伝導層に隣接しかつ電気的に結合された第二の電気的伝導層を形成することである。ひとつの実施態様においては、ステップ140は、無電解メッキプロセスを用いて金属層の形成を含み、これは、ステップ110に関して上で説明した第一の電気的伝導層を形成するためになされ得ることと類似するものである。第二の電気的伝導層の成分及び厚さは、第一の電気的伝導層の成分及び厚さと非常に類似したものであってよい。従って、第一の電気的伝導層と同様に、第二の電気的伝導層は、ひとつの実施態様においては無電解銅層であり、厚さが約0.1μmと約1.0μmの間である。実際には、ステップ140の実施に従い、第一及び第二の電気的伝導層は、図6に示すようにほとんど区別することができないものである。
図6は、本発明の実施態様における製造方法の特定の時点でのワークピース200の断面図を示す。一例として、図6は、方法100のステップ140の実施に従うワークピース200を示す。図6に示すように、電気的伝導層610は、電気的伝導層310と隣接し電気的に結合するように形成されている。一例として、方法100のステップ140で参照されている第二の電気的伝導層は、電気的伝導層610と類似のものであってよい。上で説明した通り、電気的伝導層610及び310は、実際にはお互いにほとんど区別できないものであり、基板201の実質的に全ての上表面を亘って拡張する本質的に単一の電気的伝導層となっている、ということは注意されるべきである。(2つの電気的伝導層は、しかし、電気的伝導層310が抗−無電解メッキ層410により覆われることを思い出せば、区別することはできる)。次の点はさらに注意すべきである。電気的伝導層610は、抗−無電解メッキ層410により覆われていない領域のみ形成されるということである。(抗−無電解メッキ層は、無電解メッキ金属層がその上に形成されることを抑制する)。これらの領域はパターン501を形成し、レーザーアブレーション又は類似のパターン化工程により形成される構造、即ち前記の埋包領域である。
方法100のステップ150は、第二の電気的伝導層の上に第三の電気的伝導層を形成することである。ひとつの実施態様においては、ステップ150は、ビア510及びトレース520を、電解メッキプロセスを用いて銅(又は他の適切な電気的伝導材料で)で埋めることを含む。金属は前記埋包領域のみを埋める。というのも残りの基板部分は抗−無電解メッキ層で覆われているからである。ビア510及びトレース520は、高密度内部結合(HDI)基板製造で広く使用される、ビア埋め用のメッキ液を用いて同時に埋めることが可能である。
図7は、本発明の実施態様における製造方法の特定に時点でもワークピース200の断面図を示す。ひとつの例として、図7は、方法100のステップ150の実施態様に従ったワークピース200の断面を示す。図7に示すように、電気的伝導層710は、電気的伝導層610の上に形成されている。一例として、方法100のステップ150で参照される第三の電気的伝導層は、電気的伝導層710と類似していてよい。
方法100のステップ160は、抗−無電解メッキ層と第一の電気的伝導層を取り除くことである。これによりパターン化された構造が電気的に分離される。ひとつの実施態様において、第一の電気的伝導層を取り除くことは、硫酸系溶液を用いて第一の電気的伝導層をエッチングして除くことを含む。同じ又は他の実施態様において、抗−無電解メッキ層は、プラズマエッチング又は水溶性過マンガン酸塩のような化学的溶液を用いて除いてもよい。ひとつの実施態様においては、単一のステップ又はプロセス(例えば反応性イオンエッチング)を、抗−無電解メッキ層及び第一の電気的伝導層を共に取り除くことに使用することができる。他の実施態様においては、抗−無電解メッキ層が第一の工程で除かれ、第一の電気的伝導層が引き続いて第二の工程例えば迅速エッチングプロセスのような工程で除かれる。
上で説明したように、抗−無電解メッキ層に使用される材料に応じて、抗−無電解メッキ層は化学溶液又はプラズマエッチングで取り除かれることができる。一例として、Oプラズマ又はCHプラズマ又はこれらの組み合わせは、抗−無電解メッキ層を除去するための非常に有効な方法である。PDMSは、膨潤及びエッチングを含む2ステッププロセスを用いて化学的に除くことができる。膨潤溶媒は、PDMSにはクロロホルム及びエーテルが、及びエッチング溶液には水溶性過マンガン酸塩溶液を用いることができる。PEは、熱的に除去され得る。PEの融点(分子量に依存するが130℃よりも低い)は、基板201に見られるエポキシ系誘電物に比べてずっと低いからである。
図8は、本発明の実施態様における製造方法の特定に時点でもワークピース200の断面図を示す。一例として、図8は、方法100のステップ160の実施態様に従ったワークピース200の断面を示す。図8に示すように、抗−無電解メッキ層410及び電気的伝導層310は除かれ、ビア510とトレース520内に電気的伝導層610及び710が存在する。次の点に注意すべきである。迅速エッチング工程は、電気的伝導層610及び同様に710の上部部分を除くということである。しかし、除かれる量は最小限であり、これらの層の性能にはほとんど悪影響はない。
特定の実施態様に基づいて本発明を説明してきたが、この技術分野の熟練者にとって、種々の変更もまた本発明の本質と範囲から離れることなく可能であるということは理解されるべきである。従って、本発明の実施態様の開示は、本発明の範囲を説明することを意図するものであり、それを限定することを意図するものではない。本発明の範囲は、添付の特許請求の範囲において要求範囲においてのみ規定されるものである。例えば、この技術分野の熟練者にとって、ここで説明された選択領域のメッキを可能とする方法は種々の態様で実施できるものであること、また特定の実施態様においてこれまで説明されたことは必ずしも全ての可能な実施態様を完全に記載しているものではないこと、を理解するべきである。
さらに、効果、他の利点及び解決手段は、特定の実施態様に関連して説明された。効果、利点及び解決手段、及び全ての効果、利点又は解決を生じる又はより増加させる原因となる全ての要素は、しかし、特許請求の範囲のいくつか又は全てについて、決定的な、必須の又は本質的な構成又は要素として、解釈されるべきではない。
さらに、ここで開示した実施態様及び限定は、以下の場合、決して奉仕論の下で公衆へ奉仕されるものではない。すなわち、実施態様及び/又は限定が:(1)特許請求の範囲において明示的に表明されていない場合、及び(2)均等論の下で表現された要素及び/又は限定と実質的に均等である場合である。
200 ワークピース
201 基板
210 誘電体層、ビルドアップ層
220 パッド220
310 電気的伝導層
410 抗−無電解メッキ層
501 パターン
510 ビア
520 トレース
610 電気的伝導層
710 電気的伝導層

Claims (20)

  1. 基板の選択的領域メッキを可能とする方法であり:
    前記基板に第一の電気的伝導層を形成し;
    前記第一の電気的導電性層を抗−無電解メッキ層で覆い;
    前記抗−無電解メッキ層と前記第一の電気的伝導層とを通して延長する構造を形成するために、前記基板をパターン化し;
    前記第一の電気的伝導層に隣接してかつ電気的に結合された、第二の電気的伝導層を形成し;
    前記第二の電気的伝導層の上に第三の電気的伝導層を形成し;及び
    前記抗−無電解メッキ層と前記第一の電気的伝導層を除去すること、を含む方法。
  2. 請求項1に記載の方法であり:
    第一の銅層を第一の無電解メッキプロセスにより形成して、前記基板に第一の電気的伝導層を形成し;
    第二の銅層を第二の無電解メッキプロセスにより形成して、前記基板に第二の電気的伝導層を形成し;
    前記第一の銅層が、約0.1ミクロン及び約1.0ミクロンの間の第一の厚さを持ち;及び
    前記第二の銅層が、ほぼ前記第一の厚さと等しい第二の厚さを持つ、方法。
  3. 請求項1に記載の方法であり:
    前記第一の電気的伝導層の上に、電磁波長に感受性である光感受性ソルダーレジストフィルムをコーティングして、前記第一の電気的伝導層を前記ソルダーレジスト層で覆い;及び
    前記光感受性ソルダーレジストフィルムを前記電磁波長に曝露すること、を含む方法。
  4. ローラーコーティング、スクリーン印刷、スピンコーティング及びスプレーコーティングを含む群から選択される操作により、前記光感受性ソルダーレジストフィルムを前記第一の電気的伝導層にコーティングする、請求項3に記載の方法。
  5. 前記基板内に構造を形成するために、前記基板内にビアを形成することで前記基板をパターン化する、請求項1に記載の方法。
  6. 前記基板内に構造を形成するために、さらに前記基板内に埋込みトレースパターンを形成することで前記基板をパターン化する、請求項5に記載の方法
  7. 前記第三の電気的伝導層形成が、電解メッキプロセスを用いて銅で、前記構造を生めることを含む、請求項1に記載の方法。
  8. 前記第一の電気的伝導層の除去が、硫酸系溶液を用いた前記第一の電気的伝導層をエッチングして除くことを含む、請求項1に記載の方法。
  9. 基板の選択的領域メッキを可能とする方法であり:
    前記基板に第一の電気的伝導層を形成し;
    前記第一の電気的導電性層を疎水性ポリマー層で覆い;
    前記疎水性ポリマー層と前記第一の電気的伝導層とを通して延長する構造を形成するために、前記基板をパターン化し;
    前記第一の電気的伝導層に隣接してかつ電気的に結合された、第二の電気的伝導層を形成し;
    前記第二の電気的伝導層の上に第三の電気的伝導層を形成し;及び
    前記疎水性ポリマー層と前記第一の電気的伝導層を除去すること、を含む方法。
  10. PDMS、PE及びPTFEを含む群から選択されるポリマー材料を適用することで、前記第一の電気的導電性層を前記疎水性ポリマー層で覆う、請求項9に記載の方法。
  11. 請求項9に記載の方法であり:
    第一の銅層を第一の無電解メッキプロセスにより形成して、前記基板に第一の電気的伝導層を形成し;
    第二の銅層を第二の無電解メッキプロセスにより形成して、前記基板に第二の電気的伝導層を形成し;
    前記第一の銅層が、約0.1ミクロン及び約1.0ミクロンの間の第一の厚さを持ち;及び
    前記第二の銅層が、ほぼ前記第一の厚さと等しい第二の厚さを持つ、方法。
  12. 前記基板内に構造を形成するために、前記基板内にビアを形成することで前記基板をパターン化する、請求項11に記載の方法。
  13. 前記基板内に構造を形成するために、さらに前記基板内に埋込みトレースパターンを形成することで前記基板をパターン化する、請求項12に記載の方法。
  14. 前記第三の電気的伝導層形成が、電解メッキプロセスを用いて銅で、前記構造を生めることを含む、請求項14に記載の方法。
  15. 前記第一の電気的伝導層の除去が、硫酸系溶液を用いた前記第一の電気的伝導層をエッチングして除くことを含む、請求項14に記載の方法。
  16. 基板の選択的領域メッキを可能とする方法であり:
    前記基板に第一の電気的伝導層を形成し;
    前記第一の電気的導電性層の上に、プラズマ重合プロセスを用いて炭化水素フィルムを堆積し;
    前記炭化水素フィルムと前記第一の電気的伝導層とを通して延長する構造を形成するために、前記基板をパターン化し;
    前記第一の電気的伝導層に隣接してかつ電気的に結合された、第二の電気的伝導層を形成し;
    前記第二の電気的伝導層の上に第三の電気的伝導層を形成し;及び
    前記炭化水素フィルムと前記第一の電気的伝導層を除去すること、を含む方法。
  17. 請求項16に記載の方法であり:
    第一の銅層を第一の無電解メッキプロセスにより形成して、前記基板に第一の電気的伝導層を形成し;
    第二の銅層を第二の無電解メッキプロセスにより形成して、前記基板に第二の電気的伝導層を形成し;
    前記第一の銅層が、約0.1ミクロン及び約1.0ミクロンの間の第一の厚さを持ち;及び
    前記第二の銅層が、ほぼ前記第一の厚さと等しい第二の厚さを持つ、方法。
  18. 前記基板内に構造を形成するために、前記基板内にビア及び、さらに前記基板内に埋込みトレースパターンを形成することで前記基板をパターン化する、請求項16に記載の方法。
  19. 電解メッキプロセスを用いて銅で前記構造を生めることで、前記第三の電気的伝導層を形成する、請求項16に記載の方法。
  20. 硫酸系溶液を用いて前記第一の電気的伝導層を化学的エッチングにより除去して、前記第一の電気的伝導層を除去する、請求項16に記載の方法。
JP2011531270A 2008-11-25 2009-11-18 選択的な基板領域メッキを可能とする方法 Expired - Fee Related JP5722223B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/315,066 2008-11-25
US12/315,066 US7891091B2 (en) 2008-11-25 2008-11-25 Method of enabling selective area plating on a substrate
PCT/US2009/064898 WO2010065301A2 (en) 2008-11-25 2009-11-18 Method of enabling selective area plating on a substrate

Publications (2)

Publication Number Publication Date
JP2012505553A true JP2012505553A (ja) 2012-03-01
JP5722223B2 JP5722223B2 (ja) 2015-05-20

Family

ID=42194889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011531270A Expired - Fee Related JP5722223B2 (ja) 2008-11-25 2009-11-18 選択的な基板領域メッキを可能とする方法

Country Status (6)

Country Link
US (1) US7891091B2 (ja)
JP (1) JP5722223B2 (ja)
KR (1) KR101222262B1 (ja)
CN (1) CN102171804B (ja)
TW (1) TWI412081B (ja)
WO (1) WO2010065301A2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7891091B2 (en) 2008-11-25 2011-02-22 Yonggang Li Method of enabling selective area plating on a substrate
KR101267277B1 (ko) * 2011-05-19 2013-05-24 한국기계연구원 유연기판의 금속배선 형성방법
CN102392247B (zh) * 2011-10-26 2013-11-06 首都航天机械公司 一种扩散焊接用零件中间局部区域电镀方法
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
CN102779905B (zh) * 2012-08-23 2015-04-22 马悦 一种太阳能电池电极的制备方法
US9653419B2 (en) 2015-04-08 2017-05-16 Intel Corporation Microelectronic substrate having embedded trace layers with integral attachment structures
WO2016180944A1 (en) 2015-05-13 2016-11-17 Atotech Deutschland Gmbh Method for manufacturing of fine line circuitry
GB201514501D0 (en) * 2015-08-14 2015-09-30 Semblant Ltd Electroless plating method
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9872399B1 (en) 2016-07-22 2018-01-16 International Business Machines Corporation Implementing backdrilling elimination utilizing anti-electroplate coating
GB201621177D0 (en) 2016-12-13 2017-01-25 Semblant Ltd Protective coating
US20200078884A1 (en) * 2018-09-07 2020-03-12 Intel Corporation Laser planarization with in-situ surface topography control and method of planarization
CN110545634A (zh) * 2019-08-29 2019-12-06 江苏上达电子有限公司 一种先做线路再镀孔铜的多层精细线路板的制作方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02188987A (ja) * 1989-01-17 1990-07-25 Hitachi Chem Co Ltd 配線板用材料及びその製造法
JPH03244126A (ja) * 1990-02-22 1991-10-30 Toshiba Corp 半導体装置の製造方法
JPH04209555A (ja) * 1989-12-21 1992-07-30 Bull Sa 電子ボードの多層ネットワークの金属層を相互接続する方法
JP2001118808A (ja) * 1999-10-20 2001-04-27 Rohm Co Ltd 半導体装置の製法
JP2004519559A (ja) * 2001-03-06 2004-07-02 グユン リュー,スン ポリマー表面に金属膜をメッキする方法
JP2004281984A (ja) * 2003-03-19 2004-10-07 Toray Ind Inc 半導体装置の製造方法
JP2005161245A (ja) * 2003-12-04 2005-06-23 Hitachi Ltd 膜形成方法、膜形成装置及び素子
JP2006093271A (ja) * 2004-09-22 2006-04-06 Toppan Printing Co Ltd 配線基板の製造方法
JP2006108613A (ja) * 2004-10-05 2006-04-20 Samsung Electro Mech Co Ltd プリント基板およびその製造方法
JP2006196768A (ja) * 2005-01-14 2006-07-27 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007048827A (ja) * 2005-08-08 2007-02-22 Sankyo Kasei Co Ltd 導電性回路の形成方法
JP2008135445A (ja) * 2006-11-27 2008-06-12 Shinko Electric Ind Co Ltd 配線構造及び配線層の形成方法
WO2009075052A1 (ja) * 2007-12-12 2009-06-18 Panasonic Corporation 半導体装置及びその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151168A (en) * 1990-09-24 1992-09-29 Micron Technology, Inc. Process for metallizing integrated circuits with electrolytically-deposited copper
DE59409539D1 (de) * 1993-07-07 2000-11-02 Heinze Dyconex Patente Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung
US7033648B1 (en) 1995-02-06 2006-04-25 International Business Machines Corporations Means of seeding and metallizing polyimide
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
AUPP654398A0 (en) * 1998-10-16 1998-11-05 Silverbrook Research Pty Ltd Micromechanical device and method (ij46g)
KR100265771B1 (ko) * 1998-07-09 2000-10-02 윤종용 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법
KR100399910B1 (ko) * 2000-12-28 2003-09-29 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
KR100435881B1 (ko) 2001-02-07 2004-06-11 쌍용정보통신 주식회사 인터넷 전자상거래의 할인경매를 이용한 물품 판매 및구매 방법
JP2003332426A (ja) * 2002-05-17 2003-11-21 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2004103911A (ja) * 2002-09-11 2004-04-02 Shinko Electric Ind Co Ltd 配線形成方法
WO2004060660A1 (ja) * 2002-12-27 2004-07-22 Nec Corporation シート材及び配線板
US7759609B2 (en) 2003-03-06 2010-07-20 Yissum Research Development Company Of The Hebrew University Of Jerusalem Method for manufacturing a patterned structure
TWI231166B (en) * 2004-04-16 2005-04-11 Unimicron Technology Corp Structure for connecting circuits and manufacturing process thereof
US7217651B2 (en) * 2004-07-28 2007-05-15 Intel Corporation Interconnects with interlocks
TWI253714B (en) * 2004-12-21 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a multi-layer circuit board with fine pitch
TWI268130B (en) * 2004-12-23 2006-12-01 Phoenix Prec Technology Corp Method for fabricating a multi-layer packaging substrate
US7253105B2 (en) * 2005-02-22 2007-08-07 International Business Machines Corporation Reliable BEOL integration process with direct CMP of porous SiCOH dielectric
TWI389205B (zh) * 2005-03-04 2013-03-11 Sanmina Sci Corp 使用抗鍍層分隔介層結構
JP2006274369A (ja) * 2005-03-29 2006-10-12 Ebara Corp 基板配線形成方法、基板配線形成装置、及びめっき抑制物質転写スタンプ
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
TWI277191B (en) * 2006-03-07 2007-03-21 Phoenix Prec Technology Corp Method for manufacturing leadless package substrate
US8134085B2 (en) * 2007-10-29 2012-03-13 Mitsubishi Electric Corporation Printed interconnection board having a core including carbon fiber reinforced plastic
US7891091B2 (en) 2008-11-25 2011-02-22 Yonggang Li Method of enabling selective area plating on a substrate

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02188987A (ja) * 1989-01-17 1990-07-25 Hitachi Chem Co Ltd 配線板用材料及びその製造法
JPH04209555A (ja) * 1989-12-21 1992-07-30 Bull Sa 電子ボードの多層ネットワークの金属層を相互接続する方法
JPH03244126A (ja) * 1990-02-22 1991-10-30 Toshiba Corp 半導体装置の製造方法
JP2001118808A (ja) * 1999-10-20 2001-04-27 Rohm Co Ltd 半導体装置の製法
JP2004519559A (ja) * 2001-03-06 2004-07-02 グユン リュー,スン ポリマー表面に金属膜をメッキする方法
JP2004281984A (ja) * 2003-03-19 2004-10-07 Toray Ind Inc 半導体装置の製造方法
JP2005161245A (ja) * 2003-12-04 2005-06-23 Hitachi Ltd 膜形成方法、膜形成装置及び素子
JP2006093271A (ja) * 2004-09-22 2006-04-06 Toppan Printing Co Ltd 配線基板の製造方法
JP2006108613A (ja) * 2004-10-05 2006-04-20 Samsung Electro Mech Co Ltd プリント基板およびその製造方法
JP2006196768A (ja) * 2005-01-14 2006-07-27 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007048827A (ja) * 2005-08-08 2007-02-22 Sankyo Kasei Co Ltd 導電性回路の形成方法
JP2008135445A (ja) * 2006-11-27 2008-06-12 Shinko Electric Ind Co Ltd 配線構造及び配線層の形成方法
WO2009075052A1 (ja) * 2007-12-12 2009-06-18 Panasonic Corporation 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TWI412081B (zh) 2013-10-11
WO2010065301A2 (en) 2010-06-10
CN102171804A (zh) 2011-08-31
US20100126009A1 (en) 2010-05-27
JP5722223B2 (ja) 2015-05-20
CN102171804B (zh) 2013-08-14
TW201029068A (en) 2010-08-01
WO2010065301A3 (en) 2010-08-12
KR101222262B1 (ko) 2013-01-15
KR20110060921A (ko) 2011-06-08
US7891091B2 (en) 2011-02-22

Similar Documents

Publication Publication Date Title
JP5722223B2 (ja) 選択的な基板領域メッキを可能とする方法
TWI667674B (zh) 嵌入在聚合物電介質中的薄膜電容器及其製造方法
US8003173B2 (en) Method for forming a photoresist-laminated substrate, method for plating an insulating substrate, method for surface treating of a metal layer of a circuit board, and method for manufacturing a multi layer ceramic condenser using metal nanoparticles aerosol
US7811934B2 (en) Method of manufacturing nanoelectrode lines using nanoimprint lithography process
JP5560775B2 (ja) 回路基板及びその製造方法
FI116867B (fi) Monisirumoduulien liitos- ja asennustekniikka
JPH06505833A (ja) マルチチップモジュールおよび平坦化パターン化表面を有する集積回路基板
TWI399150B (zh) 線路板及其製程
US7435675B2 (en) Method of providing a pre-patterned high-k dielectric film
KR101173774B1 (ko) C4 패드들 사이에 라인/간격 라우팅을 제조하기 위한 방법
JP2012124452A (ja) プリント基板およびその製造方法
US7611985B2 (en) Formation of holes in substrates using dewetting coatings
JPS61182245A (ja) 複数の半導体集積回路を接続する薄膜状の相互接続信号面を形成する方法及び素子
US6606793B1 (en) Printed circuit board comprising embedded capacitor and method of same
WO2009088357A1 (en) Method for lift-off patterning films on a substrate
US20140042122A1 (en) Method of manufacturing printed circuit board
JP5640667B2 (ja) 回路基板の製造方法
CN108231547B (zh) 半导体装置的形成方法
JPWO2004114388A1 (ja) 半導体装置の製造方法
JP2011258871A (ja) 回路基板及びその製造方法
Ho et al. Development of via in mold (ViM) for embedded wafer level package (EWMLP)
JP2013089831A (ja) 配線構造及びその製造方法
US20050020046A1 (en) Planarization for integrated circuits
JP2012190826A (ja) 半導体装置及び半導体装置の製造方法
JP2005072360A (ja) 電気絶縁膜のパターン製造方法および電子デバイス

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130802

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150325

R150 Certificate of patent or registration of utility model

Ref document number: 5722223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees