KR20110000847A - 멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법 - Google Patents

멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법 Download PDF

Info

Publication number
KR20110000847A
KR20110000847A KR1020090058144A KR20090058144A KR20110000847A KR 20110000847 A KR20110000847 A KR 20110000847A KR 1020090058144 A KR1020090058144 A KR 1020090058144A KR 20090058144 A KR20090058144 A KR 20090058144A KR 20110000847 A KR20110000847 A KR 20110000847A
Authority
KR
South Korea
Prior art keywords
nozzle
thinner
wafer
semiconductor coating
chemical
Prior art date
Application number
KR1020090058144A
Other languages
English (en)
Inventor
정영교
박귀하
오대현
Original Assignee
주식회사 쏠리스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 쏠리스 filed Critical 주식회사 쏠리스
Priority to KR1020090058144A priority Critical patent/KR20110000847A/ko
Publication of KR20110000847A publication Critical patent/KR20110000847A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

본 발명은 멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법에 관한 것으로, 더욱 상세하게는, 노즐의 구조와 공정 순서를 개선하여 공정 시간을 저해하지 않는 범위 내에서 고가의 케미컬 소모량을 감소시킬 수 있는 멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법에 관한 것이다.
본 발명에 의한 멀티 노즐 구조의 반도체 코팅 장치는 제1 시너(thinner) 공급 라인을 구비하는 제1 노즐부; 및 제2 시너 공급 라인과 케미컬 공급 라인을 구비하는 제2 노즐부를 구비하며, 상기 제1 노즐부와 상기 제2 노즐부는 붙어 있어, 상기 제1 노즐부의 분사홀과 상기 제2 노즐부의 분사홀 간의 거리가 일정 간격을 갖는 것을 특징으로 한다.
본 발명에 의한 멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법은 공정 시간을 저해하지 않는 범위 내에서 고가의 케미컬 소모량을 감소시킬 수 있다.
노즐, 케미컬, 반도체

Description

멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법{Semiconductor Coating Apparatus Of Multi-Nozzle And Semiconductor Coating Method Using The Same}
본 발명은 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법에 관한 것으로, 구체적으로는, 노즐의 구조와 공정 순서를 개선하여 공정 시간을 저해하지 않는 범위 내에서 케미컬 소모량을 감소시킬 수 있는 멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법에 관한 것이다.
도 1은 스핀 코팅 방식을 통한 산화막 형성 공정의 순서를 나타내는 도면이다.
스핀 온 절연막(Spin-on-Dielectrics; 이하 SOD) 공정은 화학 기상 증착(Chemical Vapor Deposition; CVD)과 같이 증착 방식을 통해 산화막을 형성하는 공정은 아니다. SOD 공정은 도 1(a)과 같이 스핀 코팅 방식을 통해 산화막이 형성되는 공정이다. 실리콘 산화물에 가까운 형태의 분자 덩어리가 녹아있는 원료 용액을 제조하여 웨이퍼 위에 뿌린 후 웨이퍼를 수백 ~ 수천 rpm의 회전속도로 회전시키면, 원료 용액이 기판 위에 골고루 퍼지면서 균일한 막이 코팅된다. SOD 공정은 용액 형태로 웨이퍼 위에 공급되는 장점을 이용하여 점도를 낮추면 좁은 틈을 채우는 데 탁월한 능력을 보이기 때문에 고밀도 플라즈마(High Density Plasma; HDP) CVD의 이후의 대안으로 가장 먼저, 그리고 쉽게 접근할 수 있었고, 지난 수년 동안 원료 용액을 중심으로 계속 발전해 온 실리콘 산화막 제조 공정이다.
위와 같은 SOD 공정은 평탄도와 균일도(uniformity)가 우수하여 디바이스가 고집적화된 현재까지 사용되고 있다.
도 2는 종래 기술에 따른 반도체 스핀(spin) 코팅 공정의 순서를 나타낸 도면이다.
도 2를 참조하면, 스핀 척(chuck) 위에 웨이퍼가 놓여 진공 흡착된다(도 2a). 그 후, 노즐(1)이 웨이퍼의 중심부로 이동한 후(도 2b), 노즐(1)로부터 케미컬이 웨이퍼에 일정량만큼 도포된다(도 2c). 그 후, 노즐(1)이 웨이퍼 바깥에 위치한 노즐 홈으로 이동하고 후속 린스(back rinse) 공정이 진행된다(도 2d). 이로써, 웨이퍼에 케미컬의 코팅 공정이 완료된다(도 2e).
도 3은 도 2에 도시된 노즐의 실재 사진이다.
노즐의 내부에는 시너를 공급하는 라인과 케미컬을 공급하는 라인이 구비되어 있다(미도시).
상온과 상압 조건에서 FOX(flowable Oxide) 케미컬(chemical)을 노즐을 통하여 웨이퍼 표면에 분사하고 일정한 rpm으로 회전시키면 원심력에 의해 웨이퍼의 전면에 도포된다. 그 후에 소프트 베이크 및 하드 베이크로 필름 내의 솔벤트(solvent) 성분을 휘발시키고 필름을 큐어링(curing)한다.
SOD 공정에 사용되는 케미컬의 반응식을 살펴보면 다음과 같다.
[반응식 1]
Si-H + Air(N2+O2) -> SiO2 + SiOH + H2O↑
[반응식 2]
Si-N-H + O2 +H2O -> SiO2 + NH3 + H2↑
스핀 코팅 공정에서, 케미컬을 도포하면, 하부 막의 단차로 인해서 케미컬의 주 성분(솔벤트와 레진) 중에 휘발성이 강한 솔벤트가 레진보다 먼저 증발되면서 하부 막 중 단차가 진 부분에 레진이 적층함으로써 케미컬의 완전히 코팅되지 않는 논필(non fill) 또는 랙 필(lack fill)의 품질 문제를 유발하게 되고, 이를 보상키 위한 더 많은 케미컬의 사용하게 되는 문제점이 있다.
위의 반응식 1 및 반응식 2와 같이, SOD 공정은 케미컬로서 주로 무기물을 이용하는데 이중 Si, N, H로 이루어진 폴리실라잔(Polysilazane;PSZ) 또는 FOX(flowable Oxide)라는 물질을 사용하는데, 케미컬의 고비용으로 단위 웨이퍼당 생산 원가가 높아 시장경제 원리인 가격 경쟁력이 낮은 단점이 있다.
본 발명은 하부 막의 단차에 의한 논필(non-fill)과 랙필(lack-fill)을 감소시키고 고가의 케미컬의 사용량을 감소시킬 수 있는 반도체 코팅 장치를 제안하고자 한다.
본 발명이 이루고자 하는 기술적 과제는 고가의 케미컬의 사용량을 저감시키 기 위한 멀티 노즐 구조의 반도체 코팅 장치 및 반도체 코팅 방법을 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 의한 멀티 노즐 구조의 반도체 코팅 장치는 제1 시너(thinner) 공급 라인을 구비하는 제1 노즐부; 및 제2 시너 공급 라인과 케미컬 공급 라인을 구비하는 제2 노즐부를 구비하며, 상기 제1 노즐부와 상기 제2 노즐부는 붙어 있어, 상기 제1 노즐부의 분사홀과 상기 제2 노즐부의 분사홀 간의 거리가 일정 간격을 갖는 것을 특징으로 한다.
본 발명에 의한 반도체 코팅 방법은 반도체 코팅 방법에 있어서, 제1 노즐부가 웨이퍼의 중심으로 이동한 후 상기 시너를 상기 웨이퍼에 도포하는 단계; 및 제2 노즐부가 상기 웨이퍼의 중심으로 이동한 후 상기 케미컬을 상기 웨이퍼에 도포하는 단계를 구비하는 것을 특징으로 한다.
본 발명에 의한 멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법은 공정 시간을 저해하지 않는 범위 내에서 고가의 케미컬 소모량을 감소시킬 수 있다.
또한, 본 발명은 코팅 공정시 발생한 랙필(lack fill) 및 논필(non fill) 문제를 해결할 수 있다.
또한, 본 발명은 시너와 케미컬의 각 용액의 간섭이 없이 중심 오염 물질(Center Spot)의 불량과 막질의 두께 불량을 해소할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하도록 한다.
본 발명은 가격 경쟁력을 높이기 위해 반도체 코팅 공정의 레시피(recipe)의 개선과 반도체 코팅 장치의 노즐 구조의 개선에 의해 코팅시 사용되는 케미컬의 양을 감소시킬 수 있는 멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법을 제안하고자 한다.
도 4는 본 발명에 의한 반도체 코팅 장치의 멀티 노즐부의 도면이다.
도 4(a)를 참조하면, 본 발명에 의한 멀티 노즐 구조의 반도체 코팅 장치는, 시너(thinner)를 도포하기 위한 제1 노즐부(110)와 케미컬(chemical)을 도포하기 위한 제2 노즐부(120)가 붙어 있는 이중 구조로 이루어진 멀티 노즐부(100)를 구비한다.
제1 노즐부(110)는 시너(thinner) 공급 라인(112)을 구비하며, 제2 노즐부(120)는 시너 공급 라인(123)과 케미컬 공급 라인(122)을 구비한다.
상기 제1 노즐부(110)와 상기 제2 노즐부(120)는 붙어 있어, 상기 제1 노즐부(110)의 분사홀(111)과 상기 제2 노즐부(120)의 분사홀(121)간의 거리가 일정 간격을 갖도록 구성된다.
도 4(b)는 실재로 제조된 멀티 노즐부(100)의 사진이다. 도 3에 도시된 종래 기술의 1포트(port) 노즐과 다르게 본 발명에 의한 노즐은 두 개의 포트(110,120)로 이루어진 멀티 노즐 구조이다.
도 5는 본 발명에 의한 반도체 코팅 장치의 공정 순서를 나타내는 도면이고, 도 6은 도 5에 도시된 반도체 코팅 공정의 플로우 챠트를 나타낸다.
제1 단계는 상기 제1 노즐부(110)가 웨이퍼의 중심부로 이동한다. 상기 멀티 노즐부(100) 중 제1 노즐부(110)가 웨이퍼의 중심부로 이동한다(도 5(a), S1).
제2 단계는 상기 제1 노즐부(110)가 상기 시너를 상기 웨이퍼에 도포한다(도 5(b),S2).
케미컬의 주 용제가 시너이며, 시너의 사용량은 1cc/1.5초 이상부터 5cc/1.5초 이하의 범위가 될 수 있으며, 바람직하게는 3.5cc/1.5초이다.
제3 단계는 상기 제2 노즐부(120)가 웨이퍼의 중심부로 이동한다(도 5(c), S3).
상기 제2 노즐부(120)는 상기 제1 노즐부(110)의 옆에 붙어있기 때문에 약간의 이동만으로 상기 웨이퍼의 중심으로 이동될 수 있다.
제4 단계는 상기 케미컬을 상기 웨이퍼에 도포한다(도 5(d), S4).
시너가 도포된 후에 케미컬이 도포되므로 종래 기술에서 발생한 케미컬이 완전히 코팅되지 않는 문제점이 해결될 수 있다.
제5 단계는 상기 멀티 노즐부(100)가 웨이퍼 바깥에 위치한 노즐 홈으로 이동한다(도 5(e), S5).
제6 단계는 상기 시너와 상기 케미컬이 도포된 웨이퍼를 고속 회전시킨다(도 5(f), S6).
제7 단계는 후속 린스(back rinse)를 수행 후 웨이퍼의 코팅 공정이 완료된다(도 5(g), S7).
종래 기술에서는 케미컬만 도포된 반면, 본 발명은 시너를 도포 후에, 케미컬을 도포함으로써, 도 7(a)와 도 7(b)와 같이, 종래 기술에서 발생된 케미컬 속의 솔벤트가 레진보다 먼저 증발되면서 하부 막의 단차가 진 부분에 레진의 적층이 됨으로써 발생한 케미컬의 논필(non-fill) 및 랙필(lack fill) 문제가 해결될 수 있다.
본 발명에서, 단차부의 마찰 계수를 최소화하기 위한 시너를 선 도포하고, 케미컬을 도포하여 웨이퍼의 갭필(gap fill)을 탁월하게 형성하였고, 케미컬 사용량을 저감시킬 수 있다. 그리고, 시너를 도포한 후에 케미컬을 도포함으로써 발생될 수 있는 공정 시간의 길어짐을 단축시키기 위해, 제1 노즐부(110) 옆에 제2 노즐부(120)를 구비함으로써, 시너 도포 후, 약간의 이동만으로 케미컬을 도포할 수 있게 구현하였다.
도 8은 도 4에 도시된 멀티 노즐부(100)에 디게서가 추가된 반도체 코팅 장치의 다른 실시예를 나타내는 도면이다.
도 8에 도시된 반도체 코팅 장치는 상기 시너가 담겨있는 시너 용기(202), 상기 시너 속의 기체 또는 이물질을 제거하는 디게서(203) 및 하우스 배큠(house vacuum)(204), 상기 디게서(203) 및 하우스 배큠(204)으로부터 기체 또는 이물질이 제거된 시너를 필터링하는 필터(205) 및 상기 필터를 통과한 시너의 상기 멀티 노즐부(100)에 공급하는 양을 조절하는 밸브(206)를 구비한다.
상기 디게서(203)는 시너 용기로부터의 용액의 기체를 탈기하여 시너를 상기 제1 노즐부(110)에 공급한다.
따라서, 시너를 도포함으로써 발생할 수 있는 버블 및 기타 이물질을 상기 디게서에 의해 제거한 후 시너를 공급할 수 있게 된다.
따라서, 본 발명은 종래의 반도체 코딩 공정시 발생했던, 중앙에 공급되는 시너 내 다량의 침전된 N2로 인한 램덤성 버블의 발생 및 그로 인한 웨이퍼의 디스칼라(discolor) 불량을 해소할 수 있고, 오염을 방지할 수 있다.
본 발명은 특히, 쉘로우 트랜지 분리막(Sallow Trench Isolation; STI),내부 금속 절연막(Inter-Metal Dielectric Film; IMD), 금속 전 절연막(Pre-Metal Dielectric Film; PMD) 및 층간 절연막(Inter-Layer Dielectric Film; ILD)과 같은 공정에 적용될 수 있다.
이상에서 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 반도체 스핀 공정의 순서를 나타낸 도면이다.
도 2는 종래 기술에 따른 반도체 스핀(spin) 코팅 공정의 순서를 나타낸 도면이다.
도 3은 도 2에 도시된 노즐의 실재 사진이다.
도 4는 본 발명에 의한 반도체 코팅 장치의 멀티 노즐부의 도면이다.
도 5는 본 발명에 의한 반도체 코팅 장치의 공정 순서를 나타내는 도면이다.
도 6은 도 5에 도시된 반도체 코팅 공정의 순서도를 나타낸다.
도 7은 본 발명에 의한 반도체 코팅 공정 시 웨이퍼에 시너 및 케미컬이 도포되는 형상을 나타내는 도면이다.
도 8은 도 4에 도시된 멀티 노즐부에 디게서가 추가된 반도체 코팅 장치의 다른 실시예를 나타내는 도면이다.

Claims (6)

  1. 반도체 코팅 장치에 있어서,
    제1 시너(thinner) 공급 라인을 구비하는 제1 노즐부; 및
    제2 시너 공급 라인과 케미컬 공급 라인을 구비하는 제2 노즐부를 구비하며,
    상기 제1 노즐부와 상기 제2 노즐부는 붙어 있어, 상기 제1 노즐부의 분사홀과 상기 제2 노즐부의 분사홀 간의 거리가 일정 간격을 갖는 것을 특징으로 하는 멀티 노즐 구조의 반도체 코팅 장치.
  2. 제 1항에 있어서,
    시너가 담겨있는 시너 용기;
    상기 시너를 필터링하는 필터; 및
    상기 필터를 통과한 시너가 상기 제1 노즐부에 공급되는 양을 조절시키는 밸브를 더 구비하는 것을 특징으로 하는 멀티 노즐 구조의 반도체 코팅 장치.
  3. 제 2항에 있어서,
    상기 시너 용기로부터의 시너를 공급받아 기체 또는 이물질을 제거하여 상기 제1 노즐부로 공급하는 디게서(degasser)를 더 구비하는 것을 특징으로 하는 멀티 노즐 구조의 반도체 코팅 장치.
  4. 반도체 코팅 방법에 있어서,
    제1 노즐부가 웨이퍼의 중심부로 이동한 후 시너를 상기 웨이퍼에 도포하는 단계; 및
    제2 노즐부가 상기 웨이퍼의 중심부로 이동한 후 케미컬을 상기 웨이퍼에 도포하는 단계를 구비하는 것을 특징으로 하는 반도체 코팅 방법.
  5. 제 4항에 있어서, 상기 시너를 상기 웨이퍼에 도포하는 단계 전에,
    상기 시너 속의 기체 또는 이물질을 제거하여 상기 제1 노즐부에 공급하는 단계를 더 구비하는 것을 특징으로 하는 반도체 코팅 방법.
  6. 제 4항에 있어서,
    상기 제1 노즐부와 상기 제2 노즐부는 상기 웨이퍼의 바깥에 위치한 노즐부 홈으로 이동하고, 상기 웨이퍼의 회전에 의해 상기 시너와 상기 케미컬이 상기 웨이퍼에 코팅되는 단계를 더 구비하는 것을 특징으로 하는 반도체 코팅 방법.
KR1020090058144A 2009-06-29 2009-06-29 멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법 KR20110000847A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090058144A KR20110000847A (ko) 2009-06-29 2009-06-29 멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090058144A KR20110000847A (ko) 2009-06-29 2009-06-29 멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법

Publications (1)

Publication Number Publication Date
KR20110000847A true KR20110000847A (ko) 2011-01-06

Family

ID=43609497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090058144A KR20110000847A (ko) 2009-06-29 2009-06-29 멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법

Country Status (1)

Country Link
KR (1) KR20110000847A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200031943A (ko) 2018-09-17 2020-03-25 김중옥 중앙분리대 장착용 태양광발전장치
KR20200032049A (ko) 2018-09-17 2020-03-25 김중옥 중앙분리대 장착용 태양광발전장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200031943A (ko) 2018-09-17 2020-03-25 김중옥 중앙분리대 장착용 태양광발전장치
KR20200032049A (ko) 2018-09-17 2020-03-25 김중옥 중앙분리대 장착용 태양광발전장치

Similar Documents

Publication Publication Date Title
US9029272B1 (en) Method for treating SiOCH film with hydrogen plasma
TWI673826B (zh) 可流動膜固化穿透深度之改進以及應力調諧
US7807566B2 (en) Method for forming dielectric SiOCH film having chemical stability
US10041167B2 (en) Cyclic sequential processes for forming high quality thin films
KR102221064B1 (ko) 실리콘 디옥사이드를 증착하는 방법
CN101965629A (zh) 用于制备硅质膜的浸渍溶液和使用所述浸渍溶液制备硅质膜的方法
JP2011109086A (ja) 膜の少なくとも一部を酸化シリコンに変換し、および／または、蒸気内紫外線硬化を利用して膜の品質を改善し、および、アンモニア内紫外線硬化を利用して膜を高密度化するシステムおよび方法
KR20020071169A (ko) 트렌치형 소자 분리막 형성 방법
JP2005012168A (ja) シリコン窒化膜の成膜方法
WO2007140377A2 (en) A novel deposition-plasma cure cycle process to enhance film quality of silicon dioxide
TW201535513A (zh) 介電常數減少且機械性質強化的低ｋ介電層
WO2012021243A2 (en) Methods for forming low stress dielectric films
KR20110000847A (ko) 멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법
WO2011112402A2 (en) Improving conformality of oxide layers along sidewalls of deep vias
KR20090037259A (ko) 스핀 코팅 장치 및 반도체 소자의 절연막 형성방법
US7972654B2 (en) Planarizing coating method
US9312167B1 (en) Air-gap structure formation with ultra low-k dielectric layer on PECVD low-k chamber
KR100888186B1 (ko) 절연막 형성 방법
KR102362534B1 (ko) 기판 처리방법
KR20100003601A (ko) 반도체 기판 열처리 장치 및 소자분리막 형성방법
KR20230082731A (ko) 절연막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR100721247B1 (ko) 반도체 공정에서의 에스오지 도포기 및 그것을 이용하는에스오지 공정
KR20210153379A (ko) 기판 처리 장치의 시즈닝 박막 형성 방법
KR100552817B1 (ko) Ｓｏｇ 도포 장치 및 이를 이용한 반도체 소자의 제조방법
KR20090104312A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application